KR101168263B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101168263B1
KR101168263B1 KR1020050123782A KR20050123782A KR101168263B1 KR 101168263 B1 KR101168263 B1 KR 101168263B1 KR 1020050123782 A KR1020050123782 A KR 1020050123782A KR 20050123782 A KR20050123782 A KR 20050123782A KR 101168263 B1 KR101168263 B1 KR 101168263B1
Authority
KR
South Korea
Prior art keywords
support member
forming
layer
recess
insulating resin
Prior art date
Application number
KR1020050123782A
Other languages
English (en)
Other versions
KR20060069293A (ko
Inventor
준이치 나카무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060069293A publication Critical patent/KR20060069293A/ko
Application granted granted Critical
Publication of KR101168263B1 publication Critical patent/KR101168263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

반도체 패키지 및 그 제조 방법이 개시된다. 소량의 납을 함유하는 외부 접속 단자 또는 반도체 소자 탑재 단자를 사용함으로써, 환경 문제가 해결되는 동시에, 단자의 미세 피치화를 달성할 수 있다. 반도체 패키지는 복수의 절연 수지층을 포함하는 기판(20)과, 그 기판의 최상면에 형성되는 반도체 소자 탑재 단자(18)와, 그 기판의 바닥면에 형성되는 외부 접속 단자(12)를 포함한다. 각각의 외부 접속 단자(12)는 패키지의 바닥면으로부터 하방으로 돌출하는 범프로 형성되고, 각 범프에는 절연 수지(14)가 충전되고, 그 범프의 표면에는 금속(16)이 피복된다. 배선(24 및 26)은 금속층(16)의 금속과 반도체 소자 탑재 단자(18)를 전기적으로 접속하는 도체 비어(26a)를 포함한다.
반도체 패키지, 외부 접속 단자, 반도체 소자 접속 범프

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND FABRICATION METHOD THEREOF}
도 1은 종래 기술에 공지된 볼 그리드 어레이(BGA) 패키지의 측면도.
도 2는 종래 기술에 공지된 핀 그리드 어레이(PGA) 패키지의 측면도.
도 3의 (a)는 본 발명의 제 1 실시예에 따른 반도체 패키지의 단면도이며, (b)는 그것의 변형예의 부분 단면도.
도 4는 본 발명의 제 1 실시예에 따른 패키지를 사용하는 반도체 장치의 단면도.
도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도.
도 6은 본 발명의 제 2 실시예에 따른 패키지를 이용하는 반도체 장치의 단면도.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지의 단면도.
도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지의 단면도.
도 9는 본 발명의 제 5 실시예에 따른 반도체 패키지의 단면도.
도 10은 본 발명의 제 6 실시예에 따른 반도체 패키지의 단면도.
도 11은 도 7에 도시된 본 발명의 제 3 실시예의 패키지를 이용하는 반도체 장치의 단면도.
도 12의 (a) 내지 (c)는 범프의 구조를 도시하는 단면도.
도 13의 (a) 내지 (f), 및 도 14의 (a) 및 (b)는 본 발명의 제 1 실시예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 15는 본 발명의 제 1 실시예의 변형예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 16은 본 발명의 제 2 실시예의 반도체 패키지의 제조 공정을 도시하는 도면.
제 17은 본 발명의 제 2 실시예의 변형예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 18의 (a) 내지 (c)는 본 발명의 제 3 실시예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 19의 (a) 내지 (c)는 본 발명의 제 5 실시예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 20의 (a) 내지 (c)는 본 발명의 제 6 실시예에 따른 반도체 패키지의 제조 공정을 도시하는 도면.
도 21의 (a) 내지 (c)는 본 발명의 제 3 실시예에 따른 패키지를 이용하는 반도체 장치의 제조 공정을 도시하는 도면.
도 22의 (a) 및 (b), 및 도 23의 (a) 및 (b)는 지지 부재의 각 측부에 반도체 패키지를 형성하는 제조 방법을 도시하는 도면.
도 24의 (a) 및 (b), 도 25의 (a) 및 (b), 및 도 26의 (a) 및 (b)는 지지 부 재의 각 측부에 반도체 패키지를 형성하는 변형된 제조 방법을 각각 도시하는 도면.
도 27은 지지 부재의 각 측부에 반도체 장치를 형성하는 제조 방법을 도시하는 도면.
도 28의 (a) 내지 (f), 및 도 29의 (a) 및 (b)는 본 발명의 제 3 실시예의 변형예에 따른 솔더 레지스트층을 갖는 반도체 패키지의 제조 방법을 도시하는 도면.
도 30의 (a) 및 (b)는 본 발명의 제 3 실시예의 다른 변형예에 따른 반도체 패키지의 제조 방법을 도시하는 도면.
도 31의 (a) 내지 (e), 및 도 32의 (a) 및 (b)는 본 발명의 제 6 실시예의 변형예에 따른 연장부를 갖는 반도체 패키지 제조 방법을 도시하는 도면.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10: 반도체 패키지
12: 돌출 범프
14: 절연 수지
16: 금속층
18: 랜드, 패드(단자)
22: 절연 수지층
삭제
24: 배선층
25: 솔더 레지스트
26: 층간 접속 비어
26a, 26b: 범프내 도체 비어
28: 솔더 레지스트층
30: 반도체 소자
40: 지지체
42: 포토 레지스트층
44: 개구부
본 발명은 반도체 패키지, 및 그 제조 방법에 관한 것이며, 더욱 상세하게는, 외부 접속용 단자 또는 반도체 소자 탑재용 단자가 패키지 표면으로부터 돌출하는 동시에 각각이 절연 수지로 충전되고 금속으로 피복되는 범프로 형성되는 반도체 패키지 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 반도체 패키지를 이용하는 반도체 장치 및 그 제조 방법에 관한 것이다.
종래의 반도체 패키지의 외부 접속 단자는 도 1에 도시된 바와 같은 BGA(ball grid array)용의 복수의 볼, 및 도 2에 도시된 바와 같은 PGA(pin grid array)용의 복수의 핀으로 형성된다.
구체적으로, 도 1은 통상적인 BGA 패키지 구조를 도시한다. 패키지(1)의 상면은 반도체 소자 탑재면을 구성하고, 그것의 하면은 외부 접속 단자측을 구성한 다. 각 단자에 전기적으로 접속되는 반도체 소자(2)는 반도체 소자 탑재면에 탑재되고, 외부 접속 단자는 하방으로 돌출하는 복수의 볼(3)로 형성된다.
도 2는 종래의 PGA 패키지의 구조를 도시한다. 도 1에 도시된 바와 같이, 패키지(1)의 상면은 반도체 소자-탑재면을 구성하고, 그것의 하면은 외부 접속 단자측을 구성하며, 각 단자에 전기적으로 접속되는 반도체 소자(2)는 반도체 소자 탑재면에 탑재된다. 한편, 외부 접속 단자측은 하방으로 돌출되는 복수의 핀(4)으로 구성된다.
솔더볼(solder ball)(3)이 상기한 바와 같은 외부 접속 단자로 사용되는 경우에, 단자는 통상적으로 납 함유 솔더로 구성된다. 또한, 핀(4)이 외부 접속 단자로 사용되는 경우에, 핀(4)이 탑재되는 부위는 통상적으로 납 함유 솔더로 구성된다.
최근에, 환경 보호의 관점에서, 납 함유 솔더를 사용하지 않고, 반도체 소자를 탑재 또는 접속하고, 외부 접속 단자를 다른 부품에 결합하는 접속 방법이 요구되고 있다.
본 발명과 관련한 종래의 기술로서, 일본국 특허 공개 평9-283925호 공보에는 반도체 소자를 포함하고 외부 회로에 실장되며, 볼 그리드 어레이의 미세 피치화 및 패키지 소형화가 가능함과 동시에, 접속 신뢰성이 향상되는 PGA 반도체 장치가 제안되어 있다. 이러한 특허 공보에 개시되어 있는 종래의 반도체 장치에서는, BGA의 솔더 범프용 함몰부가 금속 플레이트의 일 면에 형성되며, 함몰부에 솔더층 및 도체 금속층을 전해 도금에 의해 형성한 후, 금속 플레이트에 필요한 수의 절연 층 및 배선층을 적층하여, 다층 배선 회로 기판을 형성하고, 반도체 소자를 탑재하고 그것을 수지로 밀봉한 후, 금속 플레이트를 에칭하여 솔더 범프를 형성하는 기술이 개시되어 있다.
이러한 방법에 따르면, 솔더 범프용 함몰부는 금속 플레이트를 에칭하여 형성된다. 따라서, 솔더 범프는 실질적으로 형상이 변형되지 않고, 솔더 형상은 리플로우(reflow) 후에도 안정되게 유지되어 미세 피치화에 기여한다.
한편, 일본국 특허 공개 2004-64082호 공보에는, 반도체 장치의 단자의 증가 및 좁은 피치화에 대응한 고밀도, 미세 배선화를 구현하기 위한 구성이 개시되어 있다. 독립적인 단일층을 구성하는 절연층의 상면에는 배선이 설치되고, 그 절연층의 하면에는 전극이 형성된다. 전극의 상단부의 측면 주위가 절연층에 접촉되며, 전극의 하단부는 절연층과 접촉하지 않고 그 절연층의 하면으로부터 돌출한다. 전극 및 배선은 절연층 내에 형성되는 비어홀을 통하여 서로 전기적으로 접속되며, 지지 부재가 절연층의 표면에 배치된다.
일본국 특허 공개 2004-64082호 공보에는, 전극 패턴에 대응하는 개구부 패턴을 갖는 레지스트층을 기판 위에 형성하고, 그 레지스트층을 마스크로 하여, 기판을 에칭하여, 레지스트층의 개구부 패턴에 대응하는 오목부를 기판의 상면에 형성한 후, 금속을 오목부 및 개구부 패턴 내에 금속을 석출시켜 전극 패턴을 형성하는 구성이 개시되어 있다.
일본국 특허 공개 평9-283925호 공보에 따르면, 솔더 범프는 그 형상이 변하 지 않으며, 리플로우 후의 솔더 형상을 안정화시킴으로써 미세 피치화가 달성될 수 있다. 하지만, 솔더 범프의 솔더가 통상적으로 납을 함유하므로, 외부 접속 단자 또는 반도체 소자 접속 단자로서의 솔더 범프에 납을 사용하는 것에 기인한 환경 문제가 해결되지 않는다.
또한, 일본국 특허 공개 2004-64082호 공보에 개시된 종래의 기술에서도, 반도체 패키지의 외부 접속 단자 또는 반도체 소자 접속 단자에 납을 이용하는 것에 기인한 환경 문제가 해결되지 않는다.
본 발명은 목적은, 한편으로는, 반도체 패키지를 다른 부품에 탑재하기 위한 외부 접속 단자 또는 반도체 소자를 패키지에 탑재하기 위한 접속 단자에서의 납의 사용으로 인한 환경 문제를 해결하고, 다른 한편으로는, 외부 접속 단자 또는 반도체 소자 접속 단자의 미세 피치화를 달성할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 상기 반도체 패키지를 사용한 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 태양에 따르면, 제 1 면 및 제 1 면과 반대측의 제 2 면을 가지며, 적어도 하나의 절연 수지층 및 배선층의 스택(stack)을 갖는 기판과, 반도체 소자 탑재용으로 기판의 제 1 면 위에 형성된 적어도 하나의 제 1 단자와, 외부 접속용으로 상기 기판의 제 2 면 위에 형성된 적어도 하나의 제 2 단자와, 제 1 및 제 2 단자를 전기적으로 접속하기 위한 배선층간 비어를 포함하는 적어도 하나의 도체 비어(conductor via)를 포함하는 배선을 구비하며, 제 1 및 제 2 단자의 적어도 하나는 제 1 면 또는 제 2 면으로부터 돌출하는 적어도 하나의 범프로서 형성되며, 그 범프의 내부에는 절연 수지가 충전되고, 또한 그 범프의 표면에는 금속층이 피복되는 반도체 패키지가 제공된다.
본 발명의 상기 태양에 따른 반도체 소자 탑재측에 형성된 특수 범프는 반도체 패키지에서, 반도체 소자 탑재용의 제 1 단자는 패드(pad)로서 형성되고, 외부 접속용의 제 2 단자는 제 2 면으로부터 돌출하는 범프로서 형성된다. 그 결과, 반도체 패키지의 외부 접속측이 특수 범프로 구성될 수 있어서, 외부 접속 단자의 솔더용 납 사용을 절감하고, 미세 피치화를 달성할 수 있다.
이 경우, 제 1 면이 솔더 레지스트층으로 피복되고, 패드의 적어도 일부가 솔더(solder) 레지스트층으로부터 노출된다.
또한, 제 2 면이 솔더 레지스트층으로 피복되고, 범프가 그 솔더 레지스트층으로부터 돌출된다.
본 발명의 상기 태양에 따른 반도체 소자 탑재측에 형성된 적어도 하나의 특수 범프를 가지는 반도체 패키지에서, 반도체 소자 탑재용의 제 1 단자는 제 1 면으로부터 돌출하는 적어도 하나의 범프로서 형성되고, 외부 접속용의 제 2 단자는 패드로서 형성된다. 그 결과, 반도체 패키지의 반도체 소자 탑재측의 단자에서의 솔더용 납의 사용을 절감함과 동시에 미세 피치화를 달성할 수 있다.
이 경우, 제 2 면이 솔더 레지스트층으로 피복되고, 패드의 적어도 일부가 솔더 레지스트층으로부터 노출된다.
또한, 제 1 면이 솔더 레지스트층으로 피복되고, 범프가 솔더 레지스트층으로부터 돌출된다.
본 발명의 상기 태양에 따른 반도체 패키지에 있어서, 외부 접속측 또는 반도체 소자 탑재측의 범프는 특수 범프로 구성되고, 그 범프 내부의 도체 비어가 범프 내에 충전된 절연 수지를 관통하여 범프 표면상의 금속층에 접속된다.
또한, 각 범프의 표면을 피복하는 금속층은 제 1 면 또는 제 2 면으로 연장하는 연장 패드를 갖고, 도체 비어는 기판을 구성하는 절연 수지층을 관통하여 연장 패드에 접속된다.
또한, 범프의 표면을 덮는 금속층은 표면측으로부터 Au/Ni, Au/Ni/Cu, Au/Pd/Ni, Au/Pd/Ni/Pd, Au/Pd/Ni/Pd/Cu, 및 Au/Pd/Ni/Cu 을 포함하는 금속 조합의 어느 하나로 이루어진다.
본 발명의 다른 태양에 따르면, 상기 목적을 달성하기 위하여, 상기 반도체 패키지를 포함하며, 하기 구성을 갖는 반도체 장치가 제공된다.
구체적으로, 반도체 패키지의 외부 접속측에 형성된 특수 범프를 갖는 본 발명에 따른 반도체 장치에서, 반도체 소자는 반도체 패키지의 제 1 면에, 제 1 단자에 전기적으로 접속되도록 하여 탑재되고, 제 1 면과 반도체 소자 사이의 갭을 포함하여 반도체 소자의 일부 또는 전체가 밀봉 수지(언더필 수지)로 피복된다.
다른 한편으로, 반도체 패키지의 반도체 소자 탑재측에 형성된 적어도 하나의 특수 범프를 갖는 본 발명에 따른 반도체 장치에서, 반도체 소자는 반도체 패키지의 제 1 면에, 범프로 형성된 제 1 단자에 전기적으로 접속되도록 하여 탑재되 고, 제 1 면과 반도체 소자 사이의 갭을 포함하는 반도체 소자의 일부 또는 전체가 언더필 수지로 피복된다.
상기 목적을 달성하기 위한 본 발명의 또 다른 태양에 따르면, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과, 오목부의 내면에 금속층을 형성하는 공정과, 금속층을 형성한 오목부의 내부 및 지지 부재의 표면을 절연 수지로 피복하는 공정과, 오목부 내의 절연 수지에, 금속층이 노출되는 비어홀을 형성하는 공정과, 비어홀에 도체 비어를 형성하는 공정과, 절연 수지 위에, 하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 도체 비어에 전기적으로 접속되도록 하여 형성하는 공정과, 배선층을 통하여 금속층에 접속되는 단자를 최상부의 절연 수지층 위에 형성하는 공정과, 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 반도체 패키지 제조 방법이 제공된다.
이 경우, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에 레지스트층을 형성하는 단계와, 오목부가 형성되는 부위의 레지스트층을 제거하여 오목부 형성 부위의 지지 부재의 표면을 노출시키는 단계와, 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함한다. 또한, 금속층을 오목부의 내면에만 형성하는 공정은, 금속으로 이루어진 지지 부재의 오목부의 내면에 도금을 실시하는 단계와, 레지스트층을 제거하는 단계를 포함한다.
또한, 본 발명의 또 다른 태양에 따르면, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과, 오목부의 내면 및 그 내면에 인접한 지지 부재의 표면 의 일부에 걸친 연장부에 금속층을 형성하는 공정과, 지지 부재의 표면 및 금속층이 형성된 오목부의 내면에 절연 수지를 피복하는 공정과, 지지 부재의 연장부 위의 절연 수지에, 연장부 위의 금속층이 노출되는 비어홀을 형성하는 공정과, 비어홀에 도체 비어를 형성하는 공정과, 절연 수지 위에 하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 도체 비어에 전기적으로 접속되도록 형성하는 공정과, 배선층을 통하여 도체 비어에 접속되는 단자를 최상부의 절연 수지층에 형성하는 공정과, 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 반도체 패키지 제조 방법이 제공된다.
이 경우에, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에 레지스트층을 형성하는 단계와, 오목부 형성 부위와 이 오목부 형성 부위에 인접한 지지 부재의 표면의 일부에 걸쳐 금속 연장부가 형성되는 부위의 레지스트층을 제거하여, 오목부 형성 부위 및 금속 연장부 형성 부위를 포함하는 지지 부재의 표면을 노출시키는 단계와, 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함한다. 또한, 오목부의 내면 및 그 내면에 인접한 상기 지지 부재의 표면의 일부에 걸친 연장부에 금속층을 형성하는 공정은, 금속층으로 이루어진 지지 부재의 오목부의 내면 및 상기 지지 부재의 연장부에 도금을 실시하고 상기 레지스트층을 제거하는 단계를 포함한다.
본 발명의 또 다른 태양에 따르면, 지지 부재의 표면에 솔더 레지스트층을 형성하는 공정과, 솔더 레지스트층 상부로부터 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과, 지지 부재의 오목부의 내면에 금속층을 형성하는 공정과, 금속층이 형성된 오목부 내부에 절연 수지를 충전하고, 솔더 레지스트층의 표면에 절연 수지를 피복하는 공정과, 오목부 내의 절연 수지에, 금속층이 노출하는 비어홀을 형성하는 공정과, 비어홀에 도체 비어를 형성하는 공정과, 하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 도체 비어에 전기적으로 접속되도록 하여 절연 수지에 형성하는 공정과, 배선층을 통하여 금속층에 접속되는 적어도 하나의 단자를 최상부의 절연 수지층에 형성하는 공정과, 지지 부재를 제거하여, 절연 수지가 충전되고 또한 금속층이 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 반도체 패키지 제조 방법이 제공된다.
이 경우, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에 솔더 레지스트층을 형성하는 단계와, 오목부가 형성되는 부위의 레지스트층을 제거하여 오목부 형성 부위의 지지 부재의 표면을 노출시키는 단계와, 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함한다. 또한, 오목부의 내면에 금속층을 형성하는 단계는 지지 부재의 오목부의 내면에 도금을 실시하는 단계를 포함한다.
또한, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에, 스크린 인쇄법(screen printing method) 또는 잉크젯 인쇄법(ink jet printing method)에 의해 오목부 형성 부위를 노출하는 개구부를 갖는 솔더 레지스트층을 형성하는 단계와, 지지 부재 표면의 오목부 형성 부위를 에칭하는 단계를 포함한다. 또한, 오목부의 상기 내면에 금속층을 형성하는 공정은, 지지 부재 의 상기 오목부의 내면에 도금을 실시하는 단계를 포함한다.
본 발명의 또 다른 태양에 따르면, 지지 부재의 표면에 솔더 레지스트층을 형성하는 공정과, 지지 부재의 표면에 솔더 레지스트층의 상부로부터 적어도 하나의 오목부를 형성하는 공정과, 그 오목부의 내면에 금속층을 형성하는 공정과, 솔더 레지스트층의 표면에 절연 수지를 피복하고, 금속층이 형성되어 있는 오목부의 내면에 절연 수지를 충전하는 공정과, 오목부의 내면, 및 그 내면에 인접한 솔더 레지스트층의 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정과, 지지 부재의 연장부 위의 절연 수지에, 연장부 위의 금속층이 노출되는 비어홀을 형성하는 공정과, 비어홀 내에 도체 비어를 형성하는 공정과, 하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 도체 비어에 전기적으로 접속되도록 하여 상기 절연 수지에 형성하는 공정과, 배선층을 통하여 상기 도체 비어에 접속되는 적어도 하나의 단자를 최상부의 절연 수지층에 형성하는 공정과, 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 반도체 패키지 제조 방법이 제공된다.
이 경우, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에 솔더 레지스트층을 형성하는 단계와, 오목부 형성 부위의 솔더 레지스트층을 제거하여 오목부 형성 부위의 지지 부재의 표면을 노출시키는 단계와, 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함한다. 또한, 오목부의 내면, 및 그 내면에 인접하는 솔더 레지스트층의 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정은, 지지 부재의 오목부의 내면에 도금을 실시하는 단계와, 솔더 레지스트층의 표면에 도체층(conductor layer)을 형성하는 단계와, 도체층의 표면에 도금 레지스트층을 형성하는 단계와, 적어도 금속 연장부가 형성되는 부위의 도금 레지스트층을 제거하여 도체층의 표면을 노출시키는 단계와, 적어도 지지 부재의 연장부에 도금을 실시하는 단계와, 도금 레지스트층을 제거하는 단계를 포함하는 반도체 패키지 제조 방법이 제공된다.
또한, 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 표면에, 스크린 인쇄법에 의해 오목부 형성 부위를 노출하는 개구부를 갖는 솔더 레지스트층을 형성하는 단계와, 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함한다. 또한, 오목부의 내면과, 그 내면에 인접하는 솔더 레지스트층의 표면의 일부 위의 연장부에만 금속층을 형성하는 공정은, 금속으로 이루어진 상기 지지 부재의 오목부의 내면에 도금을 실시하는 단계와, 솔더 레지스트층의 표면에 도체층을 형성하는 단계와, 도체층의 표면에 도금 레지스트층을 형성하는 단계와, 적어도 금속 연장부가 형성되는 부위의 도금 레지스트층을 제거하여 도체층의 표면을 노출시키는 단계와, 적어도 지지 부재의 연장부에 도금을 실시하는 단계와, 도금 레지스트층을 제거하는 단계를 포함한다.
본 발명의 상기 태양에 따른 반도체 패키지 제조 방법에 있어서, 지지 부재는 금속으로 이루어지고, 지지 부재 제거 공정에서, 범프 형성 영역 주위의 지지 부재가 제거되지 않고 남아, 프레임상 보강 부재(frame-like reinforcing member)가 범프 형성 영역 주위에 형성되도록 지지 부재를 에칭한다.
또한, 본 발명에 따른 반도체 패키지 제조 방법은, 지지 부재를 제거하기 이전에, 또한 배선층을 통하여 도체 비어에 접속되는 적어도 하나의 단자를 최상부 절연 수지층에 형성한 이후에, 반도체 소자를 그것이 상기 단자에 전기적으로 접속되도록 하여 최상부 표면 위에 탑재하고 그 반도체 소자를 밀봉하는 공정을 더 포함한다.
본 발명의 다른 태양에 따르면, 지지 부재의 두 표면 각각에 적어도 하나의 오목부를 형성하는 공정과, 지지 부재의 각 표면의 오목부의 내면에만 금속층을 형성하는 공정과, 지지 부재의 각 표면에서 금속층이 형성된 오목부의 내면 및 지지 부재의 각 표면에 절연 수지를 피복하는 공정과, 지지 부재의 각 표면의 오목부 내의 절연 수지에, 금속층이 노출되는 비어홀을 형성하는 공정과, 지지 부재의 각 표면의 비어홀에 도체 비어를 형성하는 공정과, 지지 부재의 각 표면의 절연 수지 위에, 절연 수지층 및 배선층을 그 배선층이 도체 비어에 전기적으로 접속되도록 하여 적층하는 공정과, 지지 부재의 각 표면의 최상부 절연 수지층 위에 배선층을 통하여 도체 비어에 접속되는 단자를 형성하는 공정과, 지지 부재를 제거하고, 그 지지 부재의 두 표면 위에 형성되는 패키지를 분리하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면으로부터 돌출시키는 반도체 패키지 제조 방법이 제공된다.
이 경우에, 지지 부재의 각 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 각 표면에 레지스트층을 형성하는 단계와, 지지 부재의 각 표면의 오목부 형성 부위의 레지스트층을 제거하여, 지지 부재의 각 표면의 오목부 형성 부위에서 지지 부재의 표면을 노출시키는 단계와, 지지 부재의 각 표면의 노출 부 위를 에칭하는 단계를 포함한다. 또한, 지지 부재의 각 표면의 오목부의 내면에만 금속층을 형성하는 공정은, 금속으로 이루어진 지지 부재의 각 표면의 오목부의 내면을 도금하고 지지 부재의 각 표면으로부터 레지스트층을 제거하는 단계를 포함한다.
본 발명의 또 다른 태양에 따르면, 지지 부재의 두 표면 각각에 적어도 하나의 오목부를 형성하는 단계와, 지지 부재의 각 표면의 오목부의 내면 및 그 내면에 인접하는 지지 부재의 각 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정과, 지지 부재의 각 표면 및 금속층이 형성되는 오목부의 내면에 절연 수지를 피복하는 공정과, 지지 부재의 각 표면의 지지 부재의 상기 연장부 위의 절연 수지에, 연장부 위의 금속층이 노출하는 비어홀을 형성하는 공정과, 지지 부재의 각 표면의 비어홀에 도체 비어를 형성하는 공정과, 지지 부재의 각 표면의 절연 수지 위에, 적어도 하나의 절연 수지층 및 적어도 하나의 배선층을 그 배선층이 도체 비어에 전기적으로 접속되도록 하여 적층하는 공정과, 배선층을 통하여 도체 비어에 접속되는 적어도 하나의 단자를 각 지지 부재의 각 표면 위의 최상부 절연 수지층 위에 형성하는 공정과, 지지 부재를 제거하고, 지지 부재의 두 표면에 형성된 패키지를 분리하여, 절연 수지로 충전되고 또한 금속층으로 피복되어 있는 적어도 하나의 범프를 패키지의 바닥면으로부터 돌출시키는 공정을 포함하는 반도체 패키지 제조 방법이 제공된다.
이 경우, 지지 부재의 각 표면에 적어도 하나의 오목부를 형성하는 공정은, 지지 부재의 각 표면에 제 1 레지스트층을 형성하는 단계와, 지지 부재의 각 표면 의 오목부 형성 부위의 제 1 레지스트층을 제거하여, 지지 부재의 각 표면의 오목부 형성 부위에서 지지 부재의 표면을 노출시키는 단계와, 지지 부재의 각 표면의 노출 부위를 에칭하는 단계와, 제 1 레지스트층을 제거하는 단계를 포함한다. 또한, 지지 부재의 각 표면의 오목부의 내면, 및 그 내면에 인접한 지지 부재의 각 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정은, 지지 부재의 각 표면에 제 2 레지스트층을 형성하는 단계와, 지지 부재의 각 표면의 오목부 형성 부위, 및 그 오목부 형성 부위에 인접한 지지 부재의 각 표면의 일부에 걸친 연장부 부위의 제 2 레지스트층을 제거하여, 지지 부재의 각 표면의 오목부 및 연장부를 노출시키는 단계와, 금속으로 이루어진 지지 부재의 각 표면의 오목부의 내면 및 지지 부재의 각 표면의 연장부에 도금을 실시하는 단계와, 지지 부재의 각 표면으로부터 제 2 레지스트층을 제거하는 단계를 포함한다.
지지 부재는 서로 접합된 두 개의 평판 금속 부재로 이루어질 수 있고, 이들 두 개의 평판 부재는 서로 분리되며, 패키지로부터 제거된다.
두 개의 평판 부재는 그 사이에 삽입된 보강 플레이트를 통하여 서로 접합될 수 있고, 보강 플레이트로부터 분리된 후, 각 패키지로부터 제거된다.
또한, 지지 부재는 단일의 평판 금속 부재로 이루어진다. 각 표면에 패키지가 적층되어 있는 평판 부재는 그것의 표면을 따라서 두 부위로 절단된다. 그 후, 두 개로 분리된 평판 부재를 각각의 패키지로부터 제거한다.
오목부의 내면에 금속층을 형성한 후에, 금속층이 형성된 영역을 제외한 지지 부재의 표면에는 솔더 레지스트층이 형성될 수 있다. 이 경우, 솔더 레지스트 층은 에폭시 아크릴 수지, 에폭시 수지, 및 아크릴 수지 중의 어느 하나로 형성될 수 있다.
절연 수지층은 에폭시 수지 또는 폴리이미드 수지로 형성될 수 있다.
금속층을 형성하는 공정 중에, Au/Ni 도금, Au/Ni/Cu 도금, Au/Pd/Ni 도금, Au/Pd/Ni/Pd 도금, Au/Pd/Ni/Pd/Cu 도금, 또는 Au/Pd/Ni/Cu 도금을 실시할 수 있다.
또한, 본 발명에 따르면, 상기 목적을 달성하기 위하여, 하기 구성을 갖는 반도체 장치 제조 방법이 제공된다.
구체적으로, 본 발명에 따른 반도체 장치의 제조 방법에서, 반도체 패키지는 하기하는 본 발명에 따른 제조 방법에 의해서 제조된다. 배선층을 통하여 도체 비어에 접속되는 단자는 지지 부재의 각 표면의 최상부 절연 수지층 위에 형성되고, 그 후, 지지 부재를 제거하기 이전에, 반도체 소자를 그것이 단자에 전기적으로 접속되도록 하여 최상부 절연 수지층 위에 탑재한다.
이 경우, 반도체 소자를 탑재하고 밀봉한 후에, 지지 부재를 두 부위로 분리하고, 분리된 지지 부재를 각각의 반도체 장치로부터 제거한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3의 (a)는 본 발명의 제 1 실시예에 따른 반도체 패키지를 도시하는 단면도이다. 제 1 실시예에 따른 반도체 패키지(10)에서, 하면측의 외부 접속 단자(12)를 절연 수지(14)로 충전하고 금속층(16)으로 피복한 범프로 구성하고, 그 범프(12)를 패키지(10)의 하면으로부터 하방으로 돌출시킨다.
반도체 패키지(10)는 다층 배선 기판으로 이루어지고, 각 층은 절연 수지층(22)과 배선층(24)을 포함한다. 환언하면, 다층 배선 기판은 교호적으로 적층된 절연 수지층(22)과 배선층(24)을 포함한다. 스택(stack) 내의 배선층(24)은 절연 수지층(22)을 관통하는 비어(via)(26)에 의해서 서로 전기적으로 접속된다.
복수의 외부 접속 범프(12)는 반도체 패키지(10)의 바닥층으로부터 하방으로 돌출한다. 외부 접속 범프(12)는, 공지되어 있는 바와 같이, 반도체 패키지(10) 또는 이 반도체 패키지(10)를 갖는 반도체 장치를 마더보드나 인쇄 기판 등의 다른 부품에 전기적인 접속을 구현하면서 실장하기 위하여 사용된다. 복수의 외부 접속 범프(12)는 격자상(格子像) 등의 소망의 패턴으로 배열된다.
외부 접속 범프(12)는 절연 수지층(22)과 동일한 재료로 이루어진 절연 수지(14)로 충전되고, 그 표면은 금, 니켈 등의 금속층(16)으로 피복된다. 더욱 상세하게는, 범프(12)의 표면을 덮는 금속층(16)은 외측으로부터 Au/Ni, Au/Ni/Cu, Au/Pd/Ni, Au/Pd/Ni/Pd, Au/Pd/Ni/Pd/Cu, 및 Au/Pd/Ni/Cu의 어느 하나의 조합으로 이루어질 수 있다.
절연 수지(14)로 충전된 각 범프(12)는 하단이 금속층(16)과 접촉하는 도체 비어(26a)가 관통하고 있다. 도체 비어(26a)의 상단은 제 1 배선층(24)에 접속되어 있다. 도체 비어(26a)는, 후술하는 바와 같이, 레이저 드릴 등의 수단에 의해 금속층(16)이 노출될 때까지 절연 수지(14)에 홀(hole)을 뚫고, 그 홀의 벽 둘레를 따라서 그리고 바닥면에 금속층을 형성하여, 도 3의 (a)에 도시된 바와 같은 절두 원추의 둘레 및 정점부에만 금속으로 충전되고, 내부에는 절연 수지(14)로 충전된 도체 비어(26a)로 형성되어도 좋다. 또한, 도 3의 (b)에 도시된 바와 같이, 절연 수지(14)에 레이저 드릴 등으로 형성된 홀의 전체에 금속을 충전시킨 실질적으로 절두 원추형상인 도체 비어(26a)로 하여도 좋다. 또한, 다층 배선 기판의 각 층의 배선층(24) 사이를 접속하는 도체 비어에 있어서도, 도체 비어(26b)와 같이, 홀의 내부 전체가 금속으로 충전된 실질적인 절두 원추 형상의 도체 비어(26c)로 구성할 수도 있다.
반도체 패키지(10)의 최상층의 상면은 솔더 레지스트(solder resist)(25)로 피복되며, 반도체 소자의 전극 단자에 접속되는 복수의 접속 단자(18)는 솔더 레지스트(25)로부터 노출된다. 반도체 소자 접속 단자(18)도 탑재할 반도체 소자의 전극 배열에 따른 배열로 격자상 등의 형상으로 다수 배열되고, 니켈-금 등의 도금에 의해서 피복된다.
상기한 바와 같이, 각 층의 배선층(24)은 층간 접속 비어(26)에 의해 서로 전기적으로 접속된다. 따라서, 외부 접속 범프(12)의 금속층(16)은 도체 비어(26a), 배선층(24), 및 층간 접속 비어(26)를 통하여 반도체 소자 접속 단자(패드)(18)에 전기적으로 접속된다.
도 4는 도 3의 (a)에 도시된 제 1 실시예에 따른 반도체 패키지를 사용하는 반도체 장치의 단면도이다. 상기한 바와 같이, 반도체 소자 접속 단자(18)는 솔더 레지스트(25)로부터 반도체 패키지(10)의 최상층의 상면까지 노출된다. 범프형 전극 단자(32)를 갖는 반도체 소자(30)는, 예컨대, 전극 단자(32)가 반도체 소자 접속 단자(18)에 전기적으로 접속되는 방식으로 반도체 패키지 상에 탑재된다. 또한, 밀봉 수지(34)(언더필 수지(underfill resin))를 반도체 패키지의 상면과 반도체 소자(30) 사이에 충전한다. 이와 같이 하여, 반도체 소자(30)의 일부 또는 전체가 언더필 수지에 의해 덮인 반도체 장치를 완성한다. 반도체 소자(30)를 와이어 본딩(wire bonding)(도시 생략)에 의해서 반도체 소자 접속 단자(18)에 접속함으로써, 반도체 패키지 상에 탑재할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도이다. 도 6 은 제 2 실시예에 따른 반도체 패키지에 반도체 소자를 탑재한 반도체 장치의 단면도이다.
제 2 실시예에 따른 반도체 패키지(100)에서, 최상층의 상면 상의 반도체 소자 접속 단자 각각은, 절연 수지(114)로 충전되고 또한 금속층(116)으로 덮인 범프(112)로 형성되고, 그 범프는 패키지(100)의 상면으로부터 상방으로 돌출된다. 범프(112)의 구조는, 제 1 실시예에서와 같이, 그것의 내부가 절연 수지(114)로 충전되고 그것의 표면은 금 또는 니켈의 금속층(116)으로 피복된 구조이다.
한편, 반도체 패키지(100)의 바닥층의 바닥면은 솔더 레지스트(125)로 피복되고, 그 반도체 패키지를 다른 부품에 탑재하기 위한 외부 접속 단자를 구성하는, 니켈-금 도금에 의해 피복된 복수의 랜드(land) 또는 패드(118)가 솔더 레지스트(125)로부터 노출된다.
제 1 실시예에서와 같이, 각 층의 배선층(24)은 층간 접속 비어(26)를 통하여 서로 전기적으로 접속되고, 반도체 소자 탑재용 범프(112)의 금속층(116)은 외부 접속 단자를 구성하는 랜드 또는 패드(118)에 도체 비어(26a), 배선층(24), 및 층간 접속 비어(26)를 통하여 전기적으로 접속된다.
제 2 실시예에 따른 반도체 패키지(100)의 다른 부분의 구성은 도 3의 (a)에 도시한 제 1 실시예에 따른 반도체 패키지(10)에서와 유사하다.
도 6에 도시된 바와 같이, 반도체 소자(30)는 제 2 실시예에 따른 반도체 패키지(100)의 상면에 탑재된다. 구체적으로, 반도체 소자(30)는, 반도체 패키지(100)의 상면에 형성되어 절연 수지(114)로 충전되고 금속층(116)으로 피복된 범프(112)에 접속된다. 이 경우, 도 4에 도시된 바와 같이, 반도체 소자(30)의 전극을 접속하기 위한 솔더 범프 등은 필요하지 않다. 그 대신, 반도체 소자(30)의 전극(도시 생략)은, 반도체 패키지(100)의 상면으로부터 상방으로 돌출된 범프(112)에 소량의 솔더를 이용하여 직접 접속될 수 있다.
도 6에 도시된 반도체 장치를 마더 보드나 인쇄 배선 보드 등의 탑재 보드 상에 탑재하는 경우, 외부 접속 단자인 핀 또는 솔더 볼을 랜드(118)에 접합시켜, PGA(pin grid array) 또는 BGA(ball grid array)로서 사용된다. 또한, 도 6에 도시된 바와 같이, 랜드(118)는 외부 접속 단자의 LGA(land grid array)로서 사용된다. 어셈블리가 LGA로 형성되는 경우, 탑재 보드의 패드에 접합된 솔더볼을 접속용으로 사용한다.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지를 도시하는 단면도이다. 제 3 실시예는 도 3의 (a)에 도시된 제 1 실시예에 따른 반도체 패키지와 유사한 구성을 갖는다. 제 3 실시예와 상이한 점에 대하여만 이하에 설명한다. 반도체 패키지(10a)의 바닥층의 저면에는 솔더 레지스트층(28)이 형성되고, 바닥층의 저면으로부터 하방으로 돌출하는 외부 접속 단자측 상의 범프(12)가 솔더 레지스트층(28)으로부터 부분적으로 노출된다. 구성의 다른 부분은 도 3의 (a)에 도시한 제 1 실시예에 따른 반도체 패키지에서와 유사하다.
도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지의 단면도이다. 제 4 실시예는 도 5에 도시된 제 2 실시예에 따른 반도체 패키지의 구성과 유사하다. 제 4 실시예의 다른 점에 대해서만 이하에 설명한다. 반도체 패키지(100a)의 최상층의 상면에는 솔더 레지스트층(128)이 형성되고, 최상층의 상면으로부터 상방으로 돌출된 반도체 소자 접속 범프(112)가 솔더 레지스트층(128)으로부터 상방으로 부분적으로 노출된다. 구성의 다른 부분은 도 5에 도시된 제 2 실시예에 따른 반도체 패키지에서와 유사하다.
도 9는 본 발명의 제 5 실시예에 따른 반도체 패키지의 단면도이다. 제 5 실시예는, 도 3에 도시된 제 1 실시예에 따른 반도체 패키지의 비어 접속 구조만이 상이하다. 구체적으로, 제 1 실시예에 따르면, 돌출된 범프(12)의 금속층(16)과 접촉하고 있는 도체 비어(26a)가 범프(12) 내에 충전된 절연 수지(14)를 관통하고 있지만, 제 5 실시예에 따르면, 범프(12)의 표면을 피복하는 금속층(16)이 반도체 패키지의 바닥층의 저면으로 연장하는 연장 패드(16a)를 갖고, 도체 비어(26d)가 바닥층의 절연 수지층(22)을 관통하여 연장 패드(16a)에 접속된다. 구성의 다른 점은 도 3에 도시된 제 1 실시예에 따른 반도체 패키지에서와 유사하다.
도 10은 본 발명의 제 6 실시예에 따른 반도체 패키지를 도시하는 단면도이다. 제 6 실시예는 도 9에 도시된 제 5 실시예에 따른 반도체 패키지에서와 유사 한 비어 접속 구조를 갖는다. 구체적으로, 돌출된 범프(12)의 표면을 피복하는 금속층(16)은 반도체 패키지의 바닥층의 저면으로 연장하는 연장 패드(16a)를 갖고, 도체 비어(24d)가 바닥층의 절연 수지층(22)을 관통하여 연장 패드(16a)에 접속된다. 또한, 제 6 실시예에 따르면, 도 7에 도시된 제 3 실시예에서와 같이, 솔더 레지스트층(28)이 반도체 패키지(10a)의 바닥층의 저면 상에 형성되고, 바닥층의 저면으로부터 하방으로 돌출하는 외부 접속 단자측의 범프(12)가 솔더 레지스트층(28)으로부터 부분적으로 노출된다.
도 11은 도 7에 도시된 제 3 실시예에 따른 반도체 패키지를 포함하는 반도체 장치의 단면도이다. 반도체 패키지의 제조 중에, 반도체 소자(30)를 탑재하고, 밀봉 수지(34)로 밀봉한다. 반도체 소자 접속 단자(18)는 솔더 레지스트(25)로부터 반도체 패키지(10a)의 최상층의 상면으로 노출된다. 범프 형상의 전극 단자(32)를 갖는 반도체 소자(30)를, 전극 단자(32)가 반도체 소자 접속 단자(18)에 전기적으로 접속되는 방식으로 반도체 패키지(10a)에 탑재하고, 그 반도체 소자(30)를 에폭시 밀봉 수지(34)로 피복하여 밀봉한다. 이와 같이 하여, 전체 반도체 소자(30)를 밀봉 수지(34)로 피복한 반도체 장치를 완성한다. 도 4에 도시된 바와 같이, 반도체 소자(30)와 반도체 패키지(10a)의 상면 사이의 간격을 밀봉 수지(34)(언더필 수지)로 피복할 수도 있다. 또한, 반도체 소자(30)를 와이어 본딩(도시 생략)에 의해서 단자(18)에 접속하고 패키지 상에 탑재할 수도 있다.
도 12의 (a) 내지 (c)는 본 발명에 따른 반도체 패키지의 범프의 단면 구성을 도시한다. 상기한 제 1 내지 제 6 실시예에 따른 반도체 패키지에서는, 범프 (12, 112)가 절연 수지(14, 114)로 충전되고, 또한, 금속층(16, 116)으로 피복된다. 도 12의 (a) 및 (b)에 도시된 바와 같이, 금(Au) 및 니켈(Ni)을 범프의 표면측으로부터 도금한다. 또한, 도 12의 (c)에 도시된 바와 같이, 금(Au), 팔라듐(Pd), 및 니켈(Ni)을 범프의 표면측으로부터 도금한다. 또한, Au/Pd/Ni/Pd 또는 Au/Pd/Ni/Cu의 조합을 범프의 표면측으로부터 도금할 수도 있다.
도 13의 (a) 내지 (f), 도 14의 (a) 및 (b)는 제 1 실시예에 따른 반도체 패키지의 제조 공정을 도시한다.
먼저, 도 13의 (a)에 도시된 바와 같이, 구리 등의 금속 플레이트나 금속 호일로 이루어진 지지 부재(40)에 포토레지스트층(42)을 형성한다. 지지 부재(40)는 구리로 형성하는 것이 적합하지만, Fe-Ni 합금을 포함하는 임의의 각종 금속으로 형성할 수도 있다. 이러한 포토레지스트층(42)은 노광 및 현상에 의해 패터닝하여 포토레지스트층(42)의 개구부를 형성될 각 단자에 대응하는 위치에 형성한다. 그 후, 도 13의 (b)에 도시된 바와 같이, 포토레지스트층(42)으로부터 노출된 지지 부재(40) 부위를 에칭하여 오목부(44)를 형성한다. 또한, 도 13의 (c)에 도시된 바와 같이, 각 오목부(44)의 내벽에 (금 등으로) 도금을 행하여 단자용 금속층(16)을 형성한다. 이 공정에서, 지지 부재(40)(금속 플레이트)를 급전층(power feed layer)으로 하는 전해 도금을 이용하는 것이 적합하다. 금속층(16)은 지지 부재(40)의 금속을 에칭에 의해 제거할 때, 에칭액에 에칭되지 않는 물질로 형성된다. 그 후, 포토레지스트층(42)을 제거한다.
다음으로, 도 13의 (d)에 도시된 바와 같이, 오목부(44)가 형성되어 있는 지 지 부재(40)의 표면 및 그 오목부(44)의 내부를 절연 수지로 피복하여 절연 수지층(22)을 형성한다. 그 결과, 각 오목부(44)의 내부 영역 또한 절연 수지(14)로 충전된다. 절연 수지로는, 예컨대, 에폭시 수지 또는 폴리이미드 수지를 사용한다. 다음으로, 도 13의 (e)에 도시된 바와 같이, 각 오목부(44) 내의 절연 수지(14)에 레이저광을 조사하여 비어홀(46)을 형성한다. 도 13의 (f)에 도시된 바와 같이, 비어홀(46)의 벽면 및 절연 수지(22)의 표면에는 반-첨가법(semi-additive method)에 의해 도체 비어(26a) 및 배선(24)을 형성한다.
다음으로, 빌드-업(build-up) 공법에 의해 절연 수지층(22) 및 배선층(24)(층간 접속 비어(26)를 포함)을 순차 및 교호적으로 형성하여 적층하고, 솔더 레지스트층(25)을 최상층의 표면에 형성한다. 그 후, 도 14의 (a)에 도시된 바와 같이, 반도체 소자 탑재 측에 있는 접속 단자(랜드)(18)를 노출시키는 등의, 반도체 소자 탑재면인 최상층의 표면 처리를 행한다. 반도체 소자 탑재면의 표면 처리는 지지 부재(금속 플레이트)(40), 도체 비어(26a), 접속 비어(26), 및 배선층(24)을 급전 플레이트로서 이용하여 단자(18)의 표면에 니켈 및 금을 전해 도금함으로써 수행된다.
다음으로, 도 14의 (b)에 도시된 바와 같이, 지지 부재를 구성하는 금속 플레이트(40)를 에칭하여 제거함으로써, 반도체 패키지의 바닥층으로부터 하방으로 돌출하는 외부 접속 범프(12)를 노출시킨다. 실재의 제조 공정에서, 복수의 패키지가 하나의 지지 부재(40)에서 제조되고, 그 지지 부재(40)를 제거한 후, 개별 패키지로 절단된다.
도 15는 도 14의 (a) 및 (b)의 단계 이후의 완성 상태의 반도체 패키지를 도시한다. 도 14의 (a)의 상태로부터, 도 14의 (b)와 같이, 지지 부재를 구성하는 금속 플레이트(40)가 완전히 에칭되지 않고, 지지 부재의 단자면의 둘레 에지는 에칭되지 않아 프레임(frame)의 형태로 남아서 보강 부재(50)를 형성한다. 이러한 프레임상 보강 부재(50)는 반도체 패키지(10)의 바닥층으로부터 하방으로 돌출된 외부 접속 범프(12)를 보호한다.
도 16은 본 발명의 제 2 실시예에 따른 반도체 패키지 제조 방법을 도시한다. 제 2 실시예에서, 반도체 소자 탑재측 단자는 절연 수지로 충전되고 금속층으로 피복된 범프(112)로 구성된다. 이러한 반도체 패키지는, 도 13의 (a) 내지 (f), 도 14의 (a) 및 (b)에 도시된 반도체 패키지 제조 방법에서와 완전 동일한 방법으로, 범프 단자(112)가 반도체 소자 탑재측에서 돌출하도록 하여 제조할 수 있다.
유사하게, 도 17에 도시된 바와 같이, 지지 부재를 구성하는 금속 플레이트(40)를, 지지 부재(40)의 반도체 소자 탑재측에서 돌출된 범프(112)의 단자면 둘레 에지가 프레임 형상으로 남는 방식으로 에칭하여, 보강 부재(500)를 형성한다.
도 18의 (a) 내지 (c)는 본 발명의 제 3 실시예에 따른 반도체 패키지의 제조 방법을 도시한다.
먼저, 도 13의 (a) 내지 (c)와 유사한 공정에서, 금속 플레이트의 지지 부재(40)를 에칭하여 오목부(44)를 형성하고, 각 오목부(44)의 내벽을 (금 등으로) 도금하여 단자 금속층(16)을 형성한다. 다음으로, 도 18의 (a)에 도시된 바와 같이, 오목부(44)의 내부를 제외한, 지지 부재(40)의 오목부 형성면에 솔더 레지스트층(28)을 형성한다. 솔더 레지스트로는 에폭시 아크릴 수지, 에폭시 수지, 및 아크릴 수지 중의 임의의 수지를 사용할 수 있다.
다음으로, 도 18의 (b)에 도시된 바와 같이, 솔더 레지스트층(28)의 상면 및 각 오목부(44)의 내부를 절연 수지로 피복하여 절연 수지층(22)을 형성한다. 그 결과, 각 오목부(44)의 내부 영역에도 절연 수지(14)가 충전된다. 상기의 경우, 에폭시 또는 폴리이미드 그룹의 절연 수지를 사용할 수 있다. 솔더 레지스트층(28) 및 절연 수지층(22)에는 동일한 그룹이지만 조성이 다른 수지가 사용된다.
후속 공정은 도 13의 (e) 및 (f), 도 14의 (a) 및 (b)에 나타낸 공정과 유사하다. 구체적으로, 절연 수지층(22) 및 배선층(24)(층간 접속 비어(26)를 포함)을 빌드-업 공법에 의해 순차 및 교호적으로 적층하여 반도체 패키지(10a)를 형성한다. 그 후, 반도체 소자 탑재측의 패드(18)를 최상층의 솔더 레지스트층(25)으로부터 노출시키고, 도 18의 (c)에 도시된 바와 같이, 지지 부재를 구성하는 금속 플레이트(40)를 에칭하여 제거한다. 이와 같이 하여, 바닥층으로부터 하방으로 돌출되는 외부 접속 범프(12)가 솔더 레지스트층(28)으로부터 노출되는 반도체 패키지(10a)를 제조한다. 이 경우, 외부 접속 범프(12) 측의 표면 또한 솔더 레지스트층(28)으로 피복된다.
도 19의 (a) 내지 (c)는 본 발명의 제 5 실시예에 따른 반도체 패키지의 제조 방법을 도시한다.
먼저, 도 13의 (a) 및 (b)와 유사한 공정에서 금속 플레이트의 지지 부재(40)를 에칭하여 오목부(44)를 형성한 후, 레지스트를 제거한다. 그 후, 도 19의 (a)에 도시된 바와 같이, 오목부(44) 형성 부위 및 그 오목부(44) 형성 부위에 인접한 지지 부재(40)의 상면의 연장부 이외의 영역에 도금된 레지스트층(52)을 새로 형성한다. 그 후, 금 또는 니켈 도금의 금속층(16, 16a)을 각 오목부(44)의 내면 및 각 오목부(44)의 둘레 에지의 연장부에 형성한다.
도 19의 (b)에 도시한 바와 같이, 도금 레지스트층(52)을 제거한 후, 금속층(16a)의 상면을 포함하여, 지지 부재(40)의 각 오목부(44) 형성 부위 및 그 오목부(44) 내부에 절연 수지를 피복하여, 절연 수지층(22)을 형성한다. 그 결과, 각 오목부(44)의 내부 영역 또한 절연 수지(14)로 충전된다. 절연 수지로는, 예컨대, 에폭시 또는 폴리이미드 그룹의 수지를 사용한다.
후속 공정은 도 13의 (e) 및 (f), 및 도 14의 (a) 및 (b)에 도시된 것과 유사하며, 반도체 패키지(10)는 빌드-업 공법에 의해서 형성한다. 공정 중에, 도 13의 (e)에 도시된 바와 같이, 오목부(44) 내부의 절연 수지(14)에 비어홀(46)을 형성하지 않고, 도 19의 (c)에 도시된 바와 같이 절연 수지층(22) 내에 비어홀(54)을 형성하며, 각 오목부(44)의 둘레 에지의 연장부에 위치한 연장 패드(금속층)(16a)를 비어홀(54)의 하단에서 노출하여, 도체 비어(26d)를 포함하는 배선(24)을 비어홀(54)의 바닥 및 벽면에 형성한다.
후속 공정에서, 상기 실시예서와 같이, 절연 수지(22) 및 배선층(24)(층간 접속 비어(26)를 포함)을 빌드-업 공법에 의해 순차 및 교호적으로 형성하여 적층한다. 이와 같이 하여, 반도체 패키지(10a)를 형성하고 지지 부재(40)를 제거한 다.
도 20의 (a) 내지 (c)는 본 발명의 제 6 실시예에 따른 반도체 패키지 제조 방법을 도시한다. 이와 같은 제 6 실시예에서와 같이, 솔더 레지스트층(28)을 반도체 패키지(10a)의 바닥층의 저면에 형성하여, 바닥층의 절연 수지(22)의 저면으로부터 하방으로 돌출된 외부 접속 단자 측 범프(12)를 그 솔더 레지스트층(28)으로부터 부분적으로 노출시키는 방식으로 반도체 패키지를 제조할 수 있다.
구체적으로, 도 20의 (a)에 도시된 바와 같이, 각 오목부(44)를 금속 플레이트의 지지 부재(40)에 형성한 후, 오목부(44)의 내부 이외의 지지 부재의 오목부 형성면에 솔더 레지스트층(28)을 형성한다. 그 후, 도 20의 (b)에 도시된 바와 같이, 오목부(44)와 그 오목부(44) 형성 부위에 인접한 지지 부재(40)의 상면의 연장부 이외의 영역에 도금 레지스트층(52)을 새로 형성한다. 그 후, 금 또는 니켈 도금층으로 이루어진 금속층(16, 16a)을 오복부(44)의 내면 및 각 오목부의 둘레 에지의 연장부에 형성한다. 그 후, 절연 수지(22) 및 배선층(24)을 빌드-업 공법에서와 유사한 방식으로 순차 및 교호적으로 적층하여 반도체 패키지(10a)를 형성하고, 그 후 도 20의 (c)에 도시한 바와 같이 지지 부재(40)를 제거한다.
반도체 소자 단자 접속부 측으로부터 돌출된 범프 구조를 갖는 패키지의 경우에도, 레이저 등에 의해 비어홀을 개방시키고, 도 19의 (c)에 도시된 도체 비어(26d)와 유사한 도체 비어를 형성할 수도 있다. 유사하게, 반도체 소자 접속 단자측으로부터 돌출된 범프 구조를 갖는 패키지의 경우에도, 반도체 소자를 탑재하는 표면에는 도 20의 (c)에 도시된 솔더 레지스트층(28)과 같은 솔더 레지스트층이 피 복될 수 있다.
도 21의 (a) 내지 (c)는 제 3 실시예에 따른 반도체 패키지의 제조 공정을 도시하며, 이 경우에는, 도 18의 (b)에 도시된 바와 같이 빌드-업 공법에 의해서 절연 수지층(22) 및 배선층(24)을 순차 및 교호적으로 적층한 후, 도 18의 (c)에 도시된 바와 같이 지지 부재를 구성하는 금속 플레이트(40)를 에칭하여 제거하기 이전에, 도 21의 (a)에 도시된 바와 같이, 반도체 소자(30)를 탑재한다. 이 경우에, 반도체 소자 접속 단자(18)는 반도체 패키지(10a)의 최상층의 상면에서 솔더 레지스트(25)로부터 노출된다. 그리하여, 전극으로 솔더 또는 금으로 이루어지는 범프(32)를 갖는 반도체 소자(30)는 전극 단자(32)가 반도체 소자 접속 단자(18)에 전기적으로 접속되는 방식으로 반도체 패키지(10a)에 탑재된다.
다음으로, 도 21의 (b)에 도시된 바와 같이, 반도체 소자(30)는 에폭시 밀봉 수지(34)에 의해서 피복되어 밀봉된다. 이 경우에, 반도체 소자(30)는 도 4에 도시된 형태로 밀봉 수지(34)(언더필 수지)에 의해서 밀봉될 수 있다. 이와 같이 하여, 전체 반도체 소자(30)가 밀봉 수지(34)에 의해 피복된 반도체 장치가 지지 부재(40) 위에서 완성된다. 또한, 반도체 소자(30)는 와이어 본딩(도시 생략)에 의해서 단자(18)에 접속되고 밀봉 수지(34)로 밀봉될 수도 있다. 도 21의 (c)에 도시된 바와 같이, 지지 부재를 구성하는 금속 플레이트(40)를 에칭하여 제거함으로써, 도 11에 도시한 것과 동일한 반도체 장치를 제조할 수 있다.
도 22의 (a) 및 (b), 도 23의 (a) 및 (b)는 지지 부재의 각 측에 반도체 패키지를 형성하는 제조 방법을 도시한다. 이 경우, 먼저, 도 22의 (a)에 도시된 바와 같이, 두 금속 플레이트의 지지 부재(40, 40)는 접착제(62)에 의해서 둘레 에지를 따라 서로 접합되어 있다. 상술한 실시예에 따른 반도체 패키지 제조 방법에서와 동일한 공정에서, 레지스트층(42, 42)을 지지 부재(40, 40)의 두 표면에 형성하고, 오목부를 형성한다. 그 후, 절연 수지층(22) 및 배선층(24)을 빌드-업 공법에 의해서 순차 및 교호적으로 적층하고, 그 후, 도 22의 (b)에 도시된 바와 같이, 접착제(62)에 의해서 접합된 부위를 포함한 둘레 에지 영역을 절단선(64)을 따라서 절단함으로써, 지지 부재(40, 40) 및 그 지지 부재(40, 40) 위에 형성된 반도체 패키지를 두 부분으로 분리한다.
도 23의 (a)는 양 지지 부재(40, 40)를 두 부위로 분리한 것 중 하나를 도시한다. 전술한 실시예에 따른 각 반도체 패키지 제조 방법에서, 각 지지 부재(40)를 에칭하여 제거하여, 도 23의 (b)에 도시된 바와 같은 반도체 패키지를 제조한다.
도 24의 (a) 및 (b)는 변형예에 따른 지지 부재의 각 표면 위에 반도체 패키지를 형성하는 공정을 도시한다. 이 경우에, 도 24의 (a)에 도시된 바와 같이, 두 금속 플레이트의 지지 부재(40, 40)의 전체 배면을 접합층(66)에 의해 서로 부착한다. 전술한 각 실시예에 따른 반도체 패키지 제조 방법과 동일한 공정에서, 레지스트층(42, 42)을 지지 부재(40, 40)의 두 표면 위에 형성하고, 오목부를 형성한다. 그 후, 절연 수지층(22) 및 배선층(24)을 빌드-업 공법에 의해서 순차 및 교호적으로 적층하고, 그 후, 도 24의 (b)에 도시된 바와 같이, 접합층(66)에 의해서 부착된 부위에서 절단선(68)을 따라서 어셈블리를 절단한다. 이와 같이 하여, 지지 부재(40, 40), 및 그 위에 형성된 반도체 패키지를 두 부위로 분리한다. 후속 공정에서, 두 개의 분리된 반도체 패키지를 에칭하여 지지 부재(40)를 제거한다.
도 25의 (a) 및 (b)는 다른 변형예에 따라서 지지 부재의 각 표면 위에 반도체 패키지를 형성하는 공정을 도시한다. 이 경우에, 먼저, 도 25의 (a)에 도시된 바와 같이, 금속 플레이트의 하나의 지지 부재(40)의 두 표면 위에 레지스트층(42, 42)을 형성한다. 후속 공정에서, 오목부를 형성하고, 절연 수지층(22) 및 배선층(24)을 빌드-업 공법에 의해서 순차 및 교호적으로 적층한다. 그 후, 도 25의 (b)에 도시된 바와 같이, 절단기를 사용하여 두께의 거의 중간 지점에서 절단선(70)을 따라 지지 부재(40)를 절단한다. 이와 같이 하여, 두 지지 부재(40a, 40a), 및 그 위에 형성된 반도체 패키지를 제조한다. 후속 공정에서, 그와 같이 얻어진 두 반도체 패키지를 에칭하여 지지 부재(40a)를 제거한다.
도 26의 (a) 및 (b)는 또 다른 변형예에 따라 지지 부재의 각 표면 위에 반도체 패키지를 형성하는 공정을 도시한다. 이 경우, 먼저, 도 26의 (a)에 도시된 바와 같이, 보강 플레이트(72)가 두 금속 플레이트의 지지 부재(40, 40) 사이에서 지지되고, 세 개의 플레이트가 접착제(62)를 사용하여 둘레 에지를 따라서 서로 부착되어 있다. 요구 강도가 유지될 수 있는 한, 수지나 금속을 포함하는 임의의 재료로 이루어진 보강 플레이트(72)를 사용할 수 있다. 전술한 각 실시예에 따른 반도체 패키지 제조 방법에서와 동일한 공정에 의해서 레지스트층(42, 42)을 지지 부재(40, 40)의 두 면에 형성하고, 오목부를 형성한다. 도 26의 (b)에 도시된 바와 같이, 절연 수지층(22) 및 배선층(25)을 빌드-업 공법에 의해 순차 및 교호적으로 적층하고, 접착제(62)에 의해 부착된 부위를 포함하는 둘레 에지 영역을 절단선 (64, 64)을 따라서 절단하여, 지지 부재(40, 40), 및 그 지지 부재(40, 40) 위에 형성된 반도체 패키지를 두 부위로 절단한다. 동시에, 지지 부재(40, 40) 사이에서 지지된 보강판(72) 또한 분리시킨다. 그 후, 전술한 경우에서와 같이, 그와 같이 얻어진 두 반도체 패키지를 에칭하여 지지 부재(40)를 제거한다.
도 27은 도 22 및 23에 도시한 지지 부재의 각 표면 위에 반도체 패키지를 형성하는 제조 방법을 도시한다. 이 공정에서, 반도체 패키지가 형성된 지지 부재(40, 40)를 서로 분리하기 이전에, 반도체 소자(30)를 각 반도체 패키지에 탑재하고 밀봉 수지로 밀봉하여 반도체 장치를 형성하고, 그 후, 지지 부재(40, 40)를 에칭하여 제거한다.
또한, 도 24 내지 26에 도시된 변형예에서, 지지 부재(40)를 분리하기 이전에 반도체 소자(30)를 반도체 패키지에 탑재할 수 있으며, 반도체 소자(30)를 밀봉 수지로 밀봉하여 반도체 장치를 형성한 이후에, 지지 부재(40)를 에칭하여 제거할 수 있다.
또한, 두 지지 부재(40, 40)를 분리한 이후에, 반도체 소자(30)를 탑재하고 수지로 밀봉하여 반도체 장치를 완성할 수 있고, 그 후, 지지 부재(40, 40)를 에칭하여 제거할 수 있다.
도 28의 (a) 내지 (f), 및 도 29의 (a) 및 (b)는 본 발명의 제 3 실시예의 변형예에 따른 솔더 레지스트층을 갖는 반도체 패키지의 제조 방법을 도시한다.
도 28의 (a)에 도시된 바와 같이, 구리 플레이트와 같은 금속 플레이트로 이루어진 지지 부재(40)를 준비한다. 다음으로, 도 28의 (b)에 도시된 바와 같이, 지지 부재(40)의 표면에 감광성 수지로 이루어진 솔더 레지스트층(28)이, 레지스트 수지를 도포하거나 드라이 필름 레지스트를 부착시킴으로써 형성된다. 노광 및 현상에 의해 솔더 레지스트층(28)을 패터닝하고, 도 28의 (c)에 도시된 바와 같이, 솔더 레지스트층(28)의 개구부(28a)를 단자가 형성될 각 부위에 형성한다. 그 후, 도 28의 (d)에 도시된 바와 같이, 지지 부재(40)의 일부를 솔더 레지스트층(28)으로부터 노출된 개구부(28a)를 통하여 에칭하여, 대응하는 오목부(44)를 형성한다.
다음으로, 도 28의 (e)에 도시된 바와 같이, 각 오목부(44)의 내벽을 (금으로) 도금하여 단자로서의 금속층(16)을 형성한다. 이 경우, 바람직하게는, 급전층으로서 금속 플레이트로 이루어진 지지 부재(40)를 이용하는 전해 도금을 사용할 수 있다. 금속층(16)은 에칭에 의해서 지지 부재(40)의 금속을 제거할 때 에칭액에 용해되지 않는 임의의 재료로 이루어질 수 있다. 도금에 의해서 금속층(16)을 형성하기 이전에, 지지 부재(40)의 배면은 마스킹 지그(masking jig)(도시 생략)에 의해 밀봉한다. 다음으로, 도 28의 (f)에 도시된 바와 같이, 각 오목부(44)의 내부에 절연 수지를 충전시킴과 동시에, 지지 부재(40)의 표면 위에 절연 수지층(22)을 형성한다. 이 경우, 각 오목부를 충전하도록 수지를 도포하거나, 수지 필름을 접착제에 의해 부착한다. 예컨대, 에폭시 수지나 폴리이미드 수지로 이루어진 절연 수지를 사용할 수 있다.
이 후, 도 13의 (e)에 도시된 것과 유사한 공정 및 후속 공정에서, 각 오목부(44) 내의 절연 수지(14)에 레이저광을 조사하여 비어홀을 형성한다. 비어홀의 벽면 및 절연 수지층의 표면에는 반-첨가법 등에 의해 도체 비어(26a) 및 배선(24) 을 형성한다. 그 후, 빌드-업 공법에 의해서 절연 수지층(22) 및 배선층(24)(층간 접속 비어(26)를 포함)을 순차 및 교호적으로 적층하여, 최상층의 표면 위에 솔더 레지스트층(25)을 형성한다. 반도체 소자를 탑재시키는 표면을 제공하는 최상층을 표면 처리하여 반도체 소자 탑재 측 접속 단자(랜드)(18)를 노출시킨다. 반도체 소자를 탑재하는 표면의 표면 처리는 지지 부재(금속 플레이트)(40)를 급전층으로 하여, 단자(18)의 표면에 니켈 및 금을 전해 도금함으로써 수행된다.
다음으로, 지지 부재를 구성하는 금속 플레이트(40)를 에칭하여 제거함으로써, 반도체 패키지의 바닥층으로부터 하방으로 돌출하는 외부 접속 범프(12)를 노출시킨다 (도 29의 (b)). 실제의 제조 공정에서, 복수의 패키지를 단일 지지 부재(40) 위에 제조하고, 지지 부재(40)를 제거한 후에, 개별 패키지로 절단한다.
도 30의 (a) 및 (b)는 본 발명의 제 3 실시예의 또 다른 변형예에 따른 반도체 패키지의 제조 방법을 도시한다. 지지 부재(40)의 표면 위에 형성되는 솔더 레지스트층(28)을 노광 및 현상하여 개구부를 형성하는 도 28에서와 달리, 본 변형예에 따른 방법에서는, 도 30의 (a)에서와 같이, 구리 등의 금속 플레이트로 이루어지는 지지 부재(40)를 준비한 후, 도 30의 (b)에 도시된 바와 같이, 스크린 인쇄법 또는 잉크젯 인쇄법에 의한 지지 부재(40)의 표면 인쇄시, 개구부(28a)를 갖는 솔더 레지스트층(28)을 형성한다. 후속 공정에서, 도 28의 (d) 이후의 공정에서와 동일한 방식으로 반도체 패키지를 형성한다.
도 31의 (a) 내지 (e), 및 도 32의 (a) 및 (b)는 본 발명의 제 6 실시예의 변형예에 따른 연장부를 갖는 반도체 패키지 제조 방법을 도시한다.
먼저, 도 28의 (a) 내지 (e)에 도시된 공정과 동일한 공정에서, 솔더 레지스트층(28)을 지지 부재(40)의 표면 위에 형성하고, 각 오목부(44)의 내부 표면에 금속층(16)을 전해 도금에 의해 형성된다. 이 경우에, 도 30의 (a) 및 (b)에 도시된 바와 같은 스크린 인쇄법 또는 잉크젯 인쇄법에 의해서 개구부를 갖는 솔더 레지스트 패턴을 형성할 수도 있다.
그 후, 도 31의 (a)에 도시된 바와 같이, 이후 공정의 전해 도금시의 급전층이 되는 제 2 금속층(70)을 무전해 도금 또는 스퍼터링에 의해서 각 오목부의 내벽의 금속층(16) 및 솔더 레지스트층(28) 위에 형성한다. 제 2 금속층(70)은 예컨대, 크롬 및 구리가 이 순서대로 적층되어 이루어진다.
다음으로, 제 2 금속층(70) 위에 건식 필름 레지스트에 의해서 도금 레지스트층(72)을 형성한다(도 31의 (b)). 오목부 내벽의 제 2 금속층(70) 및 금속 연장부를 형성하는 제 2 금속층(70)이 노출하도록, 도금 레지스트층(72)을 노광 및 현상에 의해서 패터닝하여, 레지스트 패턴(72a)을 형성한다(도 31의 (c).
그 후, 지지 부재(40) 및 제 2 금속층(70)으로부터의 급전에 의해 전해 도금을 실시하여, 금속 연장부(74)를 형성한다(도 31의 (d)). 이어서, 도금 레지스트 패턴(72a)을 제거하고, 또한, 각 금속 연장부(74) 하부 이외의 부분에 존재하는 제 2 금속층(70)을 에칭하여 제거한다(도 31의 (e)).
후속 공정에서, 도 32의 (a)에 도시된 바와 같이, 각 오목부 내에 충전될 절연층을 형성하고, 이어서 소정 개수의 절연층 및 배선층을 형성한다. 최종적으로, 최상층으로 되는 솔더 레지스트층(25)을 형성한다. 도 32의 (b)에 도시된 바와 같 이, 지지 부재(40)를 에칭하여 제거함으로써, 반도체 패키지를 완성한다.
이상 첨부 도면을 참조하여 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 상기의 실시예에 한정되지 않고, 본 발명의 정신 또는 범위 내에서 각종 형태의 변형, 수정 등이 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 패키지를 다른 부품에 탑재하는 경우의 외부 접속 단자 또는 패키지 위에 반도체 소자를 탑재하는 접속용 단자를, 내부에 절연 수지를 충전시키고 또한 금속으로 피복한 범프를 돌출시킨 구조로 함으로써, 접속 부분에서의 납의 사용을 저감하여 환경 문제를 해결할 수 있다. 또한, 그와 같은 범프 구조로 함으로써, 외부 접속 단자 또는 반도체 소자 접속 단자의 미세 피치화를 달성할 수 있다.

Claims (37)

  1. 제 1 면 및 제 1 면과 반대측의 제 2 면을 가지며, 적어도 하나의 절연 수지층 및 배선층의 스택(stack)을 갖는 기판과,
    반도체 소자 탑재용으로 상기 기판의 상기 제 1 면 위에 형성된 적어도 하나의 제 1 단자와,
    외부 접속용으로 상기 기판의 상기 제 2 면 위에 형성된 적어도 하나의 제 2 단자와,
    상기 제 1 및 제 2 단자를 전기적으로 접속하기 위한 배선층간 비어를 포함하는 적어도 하나의 도체 비어(conductor via)를 포함하는 배선을 구비하며,
    상기 제 1 및 제 2 단자의 적어도 하나는, 상기 제 1 면 또는 제 2 면으로부터 돌출하는 적어도 하나의 범프로서 형성되며, 상기 범프의 내부에는 절연 수지가 충전되고, 그 범프의 표면에는 금속층이 피복되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 소자 탑재용의 상기 제 1 단자는 패드(pad)로서 형성되고, 외부 접속용의 상기 제 2 단자는 상기 제 2 면으로부터 돌출하는 범프로서 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 제 1 면이 솔더(solder) 레지스트층으로 피복되고, 상기 패드의 적어도 일부가 상기 솔더 레지스트층으로부터 노출되는 것을 특징으로 하는 반도체 패키지.
  4. 제 2 항에 있어서,
    상기 제 2 면이 솔더 레지스트층으로 피복되고, 상기 범프가 상기 솔더 레지스트층으로부터 돌출되는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 소자 탑재용의 상기 제 1 단자는 상기 제 1 면으로부터 돌출하는 적어도 하나의 범프로서 형성되고, 외부 접속용의 상기 제 2 단자는 패드로서 형성되는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 제 2 면이 솔더 레지스트층으로 피복되고, 상기 패드의 적어도 일부가 상기 솔더 레지스트층으로부터 노출되는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 제 1 면이 솔더 레지스트층으로 피복되고, 상기 범프가 상기 솔더 레지 스트층으로부터 돌출되는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 외부 접속측 또는 반도체 소자 탑재측의 범프는, 상기 범프 내부의 도체 비어가 상기 범프 내에 충전된 절연 수지를 관통하여 상기 범프 표면상의 상기 금속층에 접속되는 특수 범프로서 형성되는 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서,
    상기 각 범프의 표면을 피복하는 상기 금속층은 상기 제 1 면 또는 제 2 면으로 연장하는 연장 패드를 갖고, 상기 도체 비어는 상기 기판을 구성하는 상기 절연 수지층을 관통하여 상기 연장 패드에 접속되는 것을 특징으로 하는 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 범프의 표면을 덮는 상기 금속층은 표면측으로부터 Au/Ni, Au/Ni/Cu, Au/Pd/Ni, Au/Pd/Ni/Pd, Au/Pd/Ni/Pd/Cu, 및 Au/Pd/Ni/Cu 을 포함하는 금속 조합의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 패키지.
  11. 제 1 항에 기재된 반도체 패키지와,
    상기 반도체 패키지의 상기 제 1 면에 탑재되며, 패드로 형성된 상기 제 1 단자에 전기적으로 접속되는 반도체 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  12. 제 1 항에 기재된 반도체 패키지와,
    상기 반도체 패키지의 상기 제 1 면에 탑재되며, 상기 범프로 형성된 상기 제 1 단자에 전기적으로 접속되는 반도체 소자를 구비하는 것을 특징으로 하는 반도체 장치.
  13. 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과,
    상기 오목부의 내면에 금속층을 형성하는 공정과,
    상기 금속층을 형성한 상기 오목부의 내부 및 상기 지지 부재의 표면을 절연 수지로 피복하는 공정과,
    상기 오목부 내의 상기 절연 수지에, 상기 금속층이 노출되는 비어홀을 형성하는 공정과,
    상기 비어홀에 도체 비어를 형성하는 공정과,
    상기 절연 수지 위에, 하나 또는 복수의 절연 수지층 및 배선층을, 상기 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 형성하는 공정과,
    상기 배선층을 통하여 상기 금속층에 접속되는 단자를 최상부의 절연 수지층 위에 형성하는 공정과,
    상기 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제 13 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 상기 표면에 레지스트층을 형성하는 단계와,
    상기 오목부가 형성되는 부위의 상기 레지스트층을 제거하여 상기 오목부 형성 부위의 상기 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함하며,
    상기 금속층을 오목부의 내면에만 형성하는 공정은,
    금속으로 이루어진 지지 부재의 상기 오목부의 내면에 도금을 실시하는 단계와,
    상기 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과,
    상기 오목부의 내면 및 상기 내면에 인접한 상기 지지 부재의 표면의 일부에 걸친 연장부에 금속층을 형성하는 공정과,
    상기 지지 부재의 표면 및 금속층이 형성된 상기 오목부의 상기 내면에 절연 수지를 피복하는 공정과,
    상기 지지 부재의 연장부 위의 절연 수지에, 상기 연장부 위의 상기 금속층이 노출되는 비어홀을 형성하는 공정과,
    상기 비어홀에 도체 비어를 형성하는 공정과,
    상기 절연 수지 위에 하나 또는 복수의 절연 수지층 및 배선층을, 상기 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 형성하는 공정과,
    상기 배선층을 통하여 상기 도체 비어에 접속되는 단자를 최상부의 절연 수지층에 형성하는 공정과,
    상기 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제 15 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 상기 표면에 제 1 레지스트층을 형성하는 단계와,
    상기 오목부가 형성될 부위의 상기 제 1 레지스트층을 제거하여, 상기 부위의 상기 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재 표면의 노출 부위를 에칭하는 단계를 포함하며,
    상기 오목부의 내면 및 상기 내면에 인접한 상기 지지 부재의 표면의 일부에 걸친 연장부에 금속층을 형성하는 공정은,
    상기 지지 부재의 표면에 제 2 레지스트층을 형성하는 단계와,
    상기 오목부 형성 부위 및 상기 연장부로부터 상기 제 2 레지스트층을 제거하여, 상기 오목부 형성 부위 및 상기 연장부에서 상기 지지 부재의 표면을 노출시키는 단계와,
    금속으로 이루어진 상기 지지 부재의 상기 오목부 내면과 상기 지지 부재의 연장부에 도금을 실시하는 단계와,
    상기 제 2 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 지지 부재의 표면에 솔더 레지스트층을 형성하는 공정과,
    상기 솔더 레지스트층 상부로부터 상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정과,
    상기 지지 부재의 상기 오목부의 내면에 금속층을 형성하는 공정과,
    상기 금속층이 형성된 상기 오목부 내부에 절연 수지를 충전하고, 상기 솔더 레지스트층의 표면에 상기 절연 수지를 피복하는 공정과,
    상기 오목부 내의 상기 절연 수지에, 상기 금속층이 노출되는 비어홀을 형성하는 공정과,
    상기 비어홀에 도체 비어를 형성하는 공정과,
    하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 상기 절연 수지에 형성하는 공정과,
    상기 배선층을 통하여 상기 금속층에 접속되는 적어도 하나의 단자를 최상부 의 절연 수지층에 형성하는 공정과,
    상기 지지 부재를 제거하여, 절연 수지가 충전되고 또한 금속층이 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제 17 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 표면에 솔더 레지스트층을 형성하는 단계와,
    상기 오목부가 형성되는 부위의 솔더 레지스트층을 제거하여 오목부 형성 부위의 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재의 상기 표면의 노출 부위를 에칭하는 단계를 포함하며,
    상기 오목부의 내면에 상기 금속층을 형성하는 공정은,
    상기 지지 부재의 상기 오목부의 내면에 도금을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제 17 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 표면에, 스크린 인쇄법(screen printing method) 또는 잉크젯 인쇄법(ink jet printing method)에 의해 상기 오목부 형성 부위를 노출하는 개구부를 갖는 솔더 레지스트층을 형성하는 단계와,
    상기 지지 부재 표면의 오목부 형성 부위를 에칭하는 단계를 포함하며,
    상기 오목부의 내면에 금속층을 형성하는 공정은,
    상기 지지 부재의 상기 오목부의 내면에 도금을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 지지 부재의 표면에 솔더 레지스트층을 형성하는 공정과,
    상기 지지 부재의 표면에 상기 솔더 레지스트층의 상부로부터 적어도 하나의 오목부를 형성하는 공정과,
    상기 오목부의 내면에 금속층을 형성하는 공정과,
    상기 솔더 레지스트층의 표면에 절연 수지를 피복하고, 상기 금속층이 형성되어 있는 상기 오목부의 내면에 상기 절연 수지를 충전하는 공정과,
    상기 지지 부재의 연장부 위의 절연 수지에, 상기 연장부 위의 금속층이 노출되는 비어홀을 형성하는 공정과,
    상기 비어홀 내에 도체 비어를 형성하는 공정과,
    하나 또는 복수의 절연 수지층 및 배선층을, 그 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 상기 절연 수지에 형성하는 공정과,
    상기 배선층을 통하여 상기 도체 비어에 접속되는 적어도 하나의 단자를 최상부의 절연 수지층에 형성하는 공정과,
    상기 지지 부재를 제거하여, 절연 수지로 충전되고 또한 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면에 노출시키는 공정을 포함하는 것을 특징으 로 하는 반도체 패키지 제조 방법.
  21. 제 20 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 표면에 솔더 레지스트층을 형성하는 단계와,
    상기 오목부 형성 부위의 상기 솔더 레지스트층을 제거하여 상기 오목부 형성 부위의 상기 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재 표면의 상기 노출 부위를 에칭하는 단계를 포함하며,
    상기 오목부의 내면 및, 그 내면에 인접하는 상기 솔더 레지스트층의 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정은,
    상기 지지 부재의 오목부의 내면에 도금을 실시하는 단계와,
    상기 솔더 레지스트층의 표면에 도체층(conductor layer)을 형성하는 단계와,
    상기 도체층의 표면에 도금 레지스트층을 형성하는 단계와,
    적어도 상기 금속 연장부가 형성되는 부위의 도금 레지스트층을 제거하여 상기 도체층의 표면을 노출시키는 단계와,
    적어도 상기 지지 부재의 연장부에 도금을 실시하는 단계와,
    상기 도금 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  22. 제 20 항에 있어서,
    상기 지지 부재의 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 표면에, 스크린 인쇄법에 의해 상기 오목부 형성 부위를 노출하는 개구부를 갖는 솔더 레지스트층을 형성하는 단계와,
    상기 지지 부재 표면의 상기 노출 부위를 에칭하는 단계를 포함하며,
    상기 오목부의 내면과, 그 내면에 인접하는 상기 솔더 레지스트층의 표면의 일부 위의 연장부에만 금속층을 형성하는 공정은,
    금속으로 이루어진 상기 지지 부재의 상기 오목부의 내면에 도금을 실시하는 단계와,
    상기 솔더 레지스트층의 표면에 도체층을 형성하는 단계와,
    상기 도체층의 표면에 도금 레지스트층을 형성하는 단계와,
    적어도 상기 금속 연장부가 형성되는 부위의 도금 레지스트층을 제거하여 상기 도체층의 표면을 노출시키는 단계와,
    적어도 상기 지지 부재의 연장부에 도금을 실시하는 단계와,
    상기 도금 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  23. 제 13 항에 있어서,
    상기 지지 부재는 금속으로 이루어지고,
    상기 지지 부재 제거 공정에서, 상기 범프 형성 영역 주위의 상기 지지 부재 가 제거되지 않고 남아, 프레임상 보강 부재(frame-like reinforcing member)가 상기 범프 형성 영역 주위에 형성되도록 하여 상기 지지 부재를 에칭하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  24. 제 13 항에 있어서,
    상기 지지 부재를 제거하기 이전에, 또한 상기 배선층을 통하여 도체 비어에 접속되는 적어도 하나의 단자를 상기 최상부 절연 수지층에 형성한 이후에, 반도체 소자를 상기 단자에 전기적으로 접속되도록 하여 최상부 표면 위에 탑재하고 상기 반도체 소자를 밀봉하는 공정을 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  25. 지지 부재의 두 표면 각각에 적어도 하나의 오목부를 형성하는 공정과,
    상기 지지 부재의 각 표면의 상기 오목부의 내면에만 금속층을 형성하는 공정과,
    상기 지지 부재의 각 표면에서 상기 금속층이 형성된 상기 오목부의 내면 및 상기 지지 부재의 각 표면에 절연 수지를 피복하는 공정과,
    상기 지지 부재의 각 표면의 상기 오목부 내의 상기 절연 수지에, 상기 금속층이 노출하는 비어홀을 형성하는 공정과,
    상기 지지 부재의 각 표면의 상기 비어홀에 도체 비어를 형성하는 공정과,
    상기 지지 부재의 각 표면의 상기 절연 수지 위에, 절연 수지층 및 배선층을 그 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 적층하는 공정과,
    상기 지지 부재의 각 표면의 최상부 절연 수지층 위에 상기 배선층을 통하여 상기 도체 비어에 접속되는 단자를 형성하는 공정과,
    상기 지지 부재를 제거하고, 그 지지 부재의 두 표면 위에 형성되는 패키지를 분리하여, 상기 절연 수지로 충전되고 또한 상기 금속층으로 피복된 적어도 하나의 범프를 패키지의 바닥면으로부터 돌출시키는 것을 특징으로 하는 반도체 패키지 제조 방법.
  26. 제 25 항에 있어서,
    상기 지지 부재의 각 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 각 표면에 레지스트층을 형성하는 단계와,
    상기 지지 부재의 각 표면의 상기 오목부 형성 부위의 상기 레지스트층을 제거하여, 상기 지지 부재의 각 표면의 상기 오목부 형성 부위에서 상기 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재의 각 표면의 상기 노출 부위를 에칭하는 단계를 포함하고,
    상기 지지 부재의 각 표면의 상기 오목부의 내면에만 상기 금속층을 형성하는 공정은,
    금속으로 이루어진 상기 지지 부재의 각 표면의 상기 오목부의 내면을 도금하고 상기 지지 부재의 각 표면으로부터 상기 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  27. 지지 부재의 두 표면 각각에 적어도 하나의 오목부를 형성하는 단계와,
    지지 부재의 각 표면의 오목부의 내면 및 그 내면에 인접하는 상기 지지 부재의 각 표면의 일부에 걸친 연장부에만 금속층을 형성하는 공정과,
    상기 지지 부재의 각 표면 및 상기 금속층이 형성되는 상기 오목부의 내면에 절연 수지를 피복하는 공정과,
    상기 지지 부재의 각 표면의 상기 지지 부재의 상기 연장부 위의 절연 수지에, 상기 연장부 위의 상기 금속층이 노출하는 비어홀을 형성하는 공정과,
    상기 지지 부재의 각 표면의 비어홀에 도체 비어를 형성하는 공정과,
    상기 지지 부재의 각 표면의 상기 절연 수지 위에, 적어도 하나의 절연 수지층 및 적어도 하나의 배선층을 그 배선층이 상기 도체 비어에 전기적으로 접속되도록 하여 적층하는 공정과,
    상기 배선층을 통하여 상기 도체 비어에 접속되는 적어도 하나의 단자를 상기 지지 부재의 각 표면 위의 최상부 절연 수지층 위에 형성하는 공정과,
    상기 지지 부재를 제거하고, 상기 지지 부재의 두 표면에 형성된 패키지를 분리하여, 상기 절연 수지로 충전되고 또한 상기 금속층으로 피복되어 있는 적어도 하나의 범프를 상기 패키지의 바닥면으로부터 돌출시키는 공정을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  28. 제 27 항에 있어서,
    상기 지지 부재의 각 표면에 적어도 하나의 오목부를 형성하는 공정은,
    상기 지지 부재의 각 표면에 제 1 레지스트층을 형성하는 단계와,
    상기 지지 부재의 각 표면의 상기 오목부 형성 부위의 상기 제 1 레지스트층을 제거하여, 상기 지지 부재의 각 표면의 상기 오목부 형성 부위에서 상기 지지 부재의 표면을 노출시키는 단계와,
    상기 지지 부재의 각 표면의 노출 부위를 에칭하는 단계와,
    상기 제 1 레지스트층을 제거하는 단계를 포함하며,
    상기 지지 부재의 각 표면의 상기 오목부의 내면, 및 그 내면에 인접한 상기 지지 부재의 각 표면의 일부에 걸친 연장부에만 상기 금속층을 형성하는 공정은,
    상기 지지 부재의 각 표면에 제 2 레지스트층을 형성하는 단계와,
    상기 지지 부재의 각 표면의 상기 오목부 형성 부위, 및 그 오목부 형성 부위에 인접한 상기 지지 부재의 각 표면의 일부에 걸친 상기 연장부 부위의 상기 제 2 레지스트층을 제거하여, 상기 지지 부재의 각 표면의 상기 오목부 및 상기 연장부를 노출시키는 단계와,
    금속으로 이루어진 상기 지지 부재의 각 표면의 상기 오목부의 내면 및 상기 지지 부재의 각 표면의 연장부에 도금을 실시하는 단계와,
    상기 지지 부재의 각 표면으로부터 상기 제 2 레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  29. 제 25 항에 있어서,
    상기 지지 부재는 서로 접합된 두 개의 평판 금속 부재로 이루어지고, 이들 두 개의 평판 부재는 서로 분리되며 상기 패키지로부터 제거되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  30. 제 29 항에 있어서,
    상기 두 개의 평판 부재는 그 사이에 삽입된 보강 플레이트를 통하여 서로 접합되고, 상기 보강 플레이트로부터 분리된 후, 각 패키지로부터 제거되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  31. 제 25 항에 있어서,
    상기 지지 부재는 단일의 평판 금속 부재로 이루어지고,
    각 표면에 패키지가 적층되어 있는 상기 평판 부재를 그것의 표면을 따라서 두 부위로 절단하고,
    상기 두 개로 분리된 평판 부재를 각각의 패키지로부터 제거하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  32. 제 13 항에 있어서,
    상기 오목부의 내면에 금속층을 형성한 후에, 상기 금속층이 형성된 영역을 제외한 상기 지지 부재의 표면에 솔더 레지스트층을 형성하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  33. 제 32 항에 있어서,
    상기 솔더 레지스트층은 에폭시 아크릴 수지, 에폭시 수지, 및 아크릴 수지 중의 어느 하나로 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  34. 제 13 항에 있어서,
    상기 절연 수지층은 에폭시 수지 또는 폴리이미드 수지로 형성되는 것을 특징으로 반도체 패키지 제조 방법.
  35. 제 13 항에 있어서,
    상기 금속층을 형성하는 공정 중에, Au/Ni 도금, Au/Ni/Cu 도금, Au/Pd/Ni 도금, Au/Pd/Ni/Pd 도금, Au/Pd/Ni/Pd/Cu 도금, 또는 Au/Pd/Ni/Cu 도금을 실시하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  36. 제 13 항 내지 제 35 항 중 어느 한 항의 반도체 패키지 제조 방법에 의하여 제조되는 반도체 패키지에 반도체 소자를 탑재하는 반도체 장치 제조 방법에 있어서,
    상기 지지 부재의 각 표면의 최상부 절연 수지층 위에 배선층을 통하여 도체 비어에 접속되는 단자를 형성하고, 그 후 상기 지지 부재를 제거하기 이전에, 상기 단자에 전기적으로 접속되도록 상기 최상부 절연 수지층 위에 반도체 소자를 탑재하는 것을 특징으로 하는 반도체 장치 제조 방법.
  37. 제 36 항에 있어서,
    상기 반도체 소자를 탑재하고 밀봉한 후에, 상기 지지 부재를 두 부위로 분리하고, 분리된 지지 부재를 각각의 반도체 장치로부터 제거하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020050123782A 2004-12-16 2005-12-15 반도체 패키지 및 그 제조 방법 KR101168263B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004364983 2004-12-16
JPJP-P-2004-00364983 2004-12-16
JPJP-P-2005-00214904 2005-07-25
JP2005214904A JP4619223B2 (ja) 2004-12-16 2005-07-25 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060069293A KR20060069293A (ko) 2006-06-21
KR101168263B1 true KR101168263B1 (ko) 2012-07-30

Family

ID=36594639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123782A KR101168263B1 (ko) 2004-12-16 2005-12-15 반도체 패키지 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7838982B2 (ko)
JP (1) JP4619223B2 (ko)
KR (1) KR101168263B1 (ko)
CN (1) CN1832152B (ko)
TW (1) TWI471956B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988777B2 (ja) * 2005-07-29 2007-10-10 オムロン株式会社 表面実装用の半導体パッケージおよびその製造方法
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
JP4975581B2 (ja) * 2007-10-11 2012-07-11 新光電気工業株式会社 配線基板及びその製造方法
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5221315B2 (ja) 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
CN103582319B (zh) * 2012-07-19 2016-10-19 景硕科技股份有限公司 线路积层板结构的制作方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
WO2014174710A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 多層配線基板及びその製造方法並びにプローブカード用基板
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
JP6616138B2 (ja) * 2015-01-30 2019-12-04 京セラ株式会社 電子部品実装用パッケージおよび電子装置
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP7279624B2 (ja) 2019-11-27 2023-05-23 株式会社ソシオネクスト 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064082A (ja) 2000-10-18 2004-02-26 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314137B2 (ko) * 1972-03-07 1978-05-15
JPH05226507A (ja) * 1992-02-17 1993-09-03 Sharp Corp 表面実装型半導体素子パッケージ
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
JP3472601B2 (ja) * 1993-08-27 2003-12-02 新光電気工業株式会社 半導体装置
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JPH0878822A (ja) * 1994-08-31 1996-03-22 Nippon Seiki Co Ltd 半導体実装回路装置
JPH09232735A (ja) * 1996-02-20 1997-09-05 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JPH09283925A (ja) 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
JP3577421B2 (ja) * 1999-01-25 2004-10-13 新光電気工業株式会社 半導体装置用パッケージ
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064082A (ja) 2000-10-18 2004-02-26 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ

Also Published As

Publication number Publication date
JP4619223B2 (ja) 2011-01-26
US20060131730A1 (en) 2006-06-22
US7838982B2 (en) 2010-11-23
US8530351B2 (en) 2013-09-10
KR20060069293A (ko) 2006-06-21
CN1832152A (zh) 2006-09-13
CN1832152B (zh) 2010-05-26
JP2006196860A (ja) 2006-07-27
TWI471956B (zh) 2015-02-01
TW200629448A (en) 2006-08-16
US20110034022A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US9018538B2 (en) Wiring substrate having columnar protruding part
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US8383950B1 (en) Metal etch stop fabrication method and structure
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
WO2013014838A1 (ja) 配線基板
JP2008300507A (ja) 配線基板とその製造方法
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
JP5410580B1 (ja) 配線基板
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
WO2013171964A1 (ja) 配線基板
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
JP2011014944A (ja) 電子部品実装構造体の製造方法
JP4170266B2 (ja) 配線基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP4856410B2 (ja) 半導体装置
JP5653144B2 (ja) 半導体パッケージの製造方法
US20230411264A1 (en) Laminated wiring board
US20230413452A1 (en) Laminated wiring board
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
JP2023063917A (ja) 配線基板及び機能デバイス
JP2023047897A (ja) 配線基板及び配線基板の製造方法
JP2001339001A (ja) 半導体チップ搭載用基板及びそれを備えた半導体装置及びそれらの製造方法
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8