JP5545779B2 - 配線基板及びその製造方法、及び半導体装置 - Google Patents
配線基板及びその製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP5545779B2 JP5545779B2 JP2012244534A JP2012244534A JP5545779B2 JP 5545779 B2 JP5545779 B2 JP 5545779B2 JP 2012244534 A JP2012244534 A JP 2012244534A JP 2012244534 A JP2012244534 A JP 2012244534A JP 5545779 B2 JP5545779 B2 JP 5545779B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating layer
- main surface
- wiring board
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図3は、本発明の第1の実施の形態に係る半導体装置の平面図である。
図25は、本発明の第2の実施の形態に係る配線基板の断面図であり、図26は、本発明の第2の実施の形態に係る配線基板の平面図である。
11,60 配線基板
12 半導体チップ
14,21,27,61,68 絶縁層
14A,21A,27A,46A,69A〜69C 開口部
14B,14C,15A,21B,21C,27B,61A,61B,62A,64A,66A, 面
15,62 接続端子
16 配線パターン
17 配線部
18,25 ビア接続部
24,31 ビア
25 ビア接続部
31 はんだ
32,64,66 外部接続端子
34 ソルダーレジスト
36 電極パッド
37 スタッドバンプ
38 はんだ
39 アンダーフィル樹脂
43 金属板
43A 上面
45 シード層
46 レジスト膜
47 めっき膜
51 金属層
63,65 配線
76,77 はんだボール
L1〜L3 長さ
M1〜M5 厚さ
R1〜R3 直径
W1,W3,W4 幅
W2,W5 配設間隔
Claims (15)
- 配線基板の表面となる第1の主面と、前記第1の主面とは反対側に位置する第2の主面と、を備えた第1の絶縁層と、
前記第1の絶縁層を前記第1の主面側から前記第2の主面側に貫通して設けられた開口部と、
前記開口部内から前記開口部の壁面を経由して前記第2の主面上に延出して設けられ、一体に形成された導体層と、
前記導体層を被覆して前記第2の主面に設けられた第2の絶縁層と、
前記第2の絶縁層に設けられたビアと、を有し、
前記開口部内に設けられた前記導体層の、前記第1の絶縁層の前記第1の主面に露出する表面は、前記第1の主面と面一であり、
前記第1の主面に露出する前記導体層の表面自体が接続端子となり、
前記導体層の、前記開口部の壁面を経由して前記第2の主面上に延出して設けられた部分が、配線パターンとなり、
前記ビアが、前記第2の主面上に延出した前記配線パターンに接続されていることを特徴とする配線基板。 - 前記接続端子は、前記開口部の一部に形成され、
前記開口部内の前記接続端子が形成されていない部分には、前記第2の絶縁層が充填され、
前記開口部内に充填された前記第2の絶縁層は、前記第1の主面に露出している請求項1記載の配線基板。 - 前記配線パターンは、前記接続端子の幅よりも幅広形状とされたビア接続部を有することを特徴とする請求項1又は2記載の配線基板。
- 前記開口部には、複数の前記接続端子が所定の間隔で配設されていることを特徴とする請求項1ないし3のうち、いずれか一項記載の配線基板。
- 前記開口部は細長状に形成され、複数の前記接続端子の各々の対向する2辺は、平面視において、前記開口部の長手方向の対向する2辺に接している請求項4記載の配線基板。
- 前記第1の絶縁層及び前記第2の絶縁層は樹脂からなることを特徴とする請求項1ないし5のうち、いずれか一項記載の配線基板。
- 前記導体層がめっき膜を含むことを特徴とする請求項1ないし6のうち、いずれか一項記載の配線基板。
- 請求項1ないし7のうち、いずれか一項記載の配線基板と、
前記接続端子にフリップチップ接続された半導体チップと、
前記半導体チップと前記配線基板との間に設けられたアンダーフィル樹脂と、を有することを特徴とする半導体装置。 - 支持基板となる金属板上に、前記金属板と接する第1の主面と、前記第1の主面とは反対側に位置する第2の主面と、を備えた第1の絶縁層を形成する第1の絶縁層形成工程と、
前記第1の絶縁層に、前記金属板の上面を露出する開口部を形成する開口部形成工程と、
前記開口部内に露出する前記金属板の上面に形成されると共に、前記開口部の壁面を経由して前記第2の主面上に延出する一体に形成された導体層を形成する導体層形成工程と、
前記導体層を被覆して前記第2の主面に第2の絶縁層を積層する第2の絶縁層積層工程と、
前記第2の絶縁層にビアを形成するビア形成工程と、
前記金属板を除去する金属板除去工程と、を有し、
前記第1の絶縁層の前記金属板を除去した前記第1の主面に、前記導体層の表面が露出し、
前記開口部内に設けられた前記導体層の、前記第1の絶縁層の前記第1の主面に露出する表面は、前記第1の主面と面一であり、
前記第1の主面に露出する前記導体層の表面自体が接続端子となり、
前記導体層の、前記開口部の壁面を経由して前記第2の主面上に延出して設けられた部分が、配線パターンとなり、
前記ビアが、前記第2の主面上に延出した前記配線パターンに接続されることを特徴とする配線基板の製造方法。 - 前記導体層形成工程では、前記開口部の一部に前記接続端子を形成し、
前記第2の絶縁層積層工程では、前記開口部内の前記接続端子が形成されていない部分に前記第2の絶縁層が充填され、
前記開口部内に充填された前記第2の絶縁層は、前記第1の主面に露出する請求項9記載の配線基板の製造方法。 - 前記金属板にエッチングストッパー層を設け、その後、前記第1の絶縁層形成工程から前記金属板除去工程を施すことを特徴とする請求項9又は10記載の配線基板の製造方法。
- 前記開口部形成工程では、複数の前記接続端子が所定の間隔で配設できるように前記開口部を形成することを特徴とする請求項9ないし11のうち、いずれか一項記載の配線基板の製造方法。
- 前記開口部形成工程では、前記開口部を細長状に形成し、
前記導体層形成工程では、複数の前記接続端子の各々の対向する2辺が、平面視において、前記開口部の長手方向の対向する2辺に接するように前記接続端子を形成することを特徴とする請求項12記載の配線基板の製造方法。 - 前記第1の絶縁層及び前記第2の絶縁層は樹脂からなることを特徴とする請求項9ないし13のうち、いずれか一項記載の配線基板の製造方法。
- 前記導体層形成工程は、
前記開口部内に露出する前記金属板の上面、前記開口部の壁面、及び前記第2の主面上にシード層を形成する工程と、
前記シード層にレジストパターンを形成する工程と、
前記シード層を給電層とする電解めっき法により、前記レジストパターンから露出する前記シード層上にめっき膜を設ける工程と、
前記レジストパターンを除去する工程と、
前記めっき膜から露出する前記シード層を除去する工程と、を有することを特徴とする請求項9ないし14のうち、いずれか一項記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012244534A JP5545779B2 (ja) | 2012-11-06 | 2012-11-06 | 配線基板及びその製造方法、及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012244534A JP5545779B2 (ja) | 2012-11-06 | 2012-11-06 | 配線基板及びその製造方法、及び半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006209845A Division JP5183893B2 (ja) | 2006-08-01 | 2006-08-01 | 配線基板及びその製造方法、及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013058778A JP2013058778A (ja) | 2013-03-28 |
| JP5545779B2 true JP5545779B2 (ja) | 2014-07-09 |
Family
ID=48134315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012244534A Expired - Fee Related JP5545779B2 (ja) | 2012-11-06 | 2012-11-06 | 配線基板及びその製造方法、及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5545779B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284783A (ja) * | 2000-03-30 | 2001-10-12 | Shinko Electric Ind Co Ltd | 表面実装用基板及び表面実装構造 |
| JP4589519B2 (ja) * | 2000-11-09 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体回路部品の製造方法 |
| JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
| JP3968321B2 (ja) * | 2003-04-24 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP3918803B2 (ja) * | 2003-11-17 | 2007-05-23 | 株式会社トッパンNecサーキットソリューションズ | 半導体装置用基板及びその製造方法 |
| JP2005243831A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板 |
| JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
-
2012
- 2012-11-06 JP JP2012244534A patent/JP5545779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013058778A (ja) | 2013-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5363384B2 (ja) | 配線基板及びその製造方法 | |
| US8581388B2 (en) | Multilayered wiring substrate | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JP6678090B2 (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
| CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
| JP6660850B2 (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
| KR101349725B1 (ko) | 배선 기판 및 그 제조 방법과, 반도체 장치 | |
| KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
| JPWO2009101904A1 (ja) | 半導体装置及びその製造方法 | |
| JP5289880B2 (ja) | 配線基板 | |
| JP2011077305A (ja) | 機能素子内蔵基板及びその製造方法、並びに電子機器 | |
| TWI599283B (zh) | 印刷電路板及其製作方法 | |
| JP5545779B2 (ja) | 配線基板及びその製造方法、及び半導体装置 | |
| JP5363377B2 (ja) | 配線基板及びその製造方法 | |
| JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| KR20120028008A (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| JP5419583B2 (ja) | 配線基板の製造方法 | |
| US12266597B2 (en) | Multilevel package substrate with stair shaped substrate traces | |
| JP2015159160A (ja) | 配線基板及び接続構造 | |
| JP5226111B2 (ja) | Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 | |
| TW201812929A (zh) | 封裝基板及其製作方法、封裝結構 | |
| JP5516508B2 (ja) | 配線基板および配線基板を用いた電子装置 | |
| JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
| JP2007335571A (ja) | 配線基板の製造方法 | |
| JP2008091545A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5545779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |