JP5183893B2 - 配線基板及びその製造方法、及び半導体装置 - Google Patents

配線基板及びその製造方法、及び半導体装置 Download PDF

Info

Publication number
JP5183893B2
JP5183893B2 JP2006209845A JP2006209845A JP5183893B2 JP 5183893 B2 JP5183893 B2 JP 5183893B2 JP 2006209845 A JP2006209845 A JP 2006209845A JP 2006209845 A JP2006209845 A JP 2006209845A JP 5183893 B2 JP5183893 B2 JP 5183893B2
Authority
JP
Japan
Prior art keywords
connection terminal
insulating layer
opening
main surface
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006209845A
Other languages
English (en)
Other versions
JP2008041694A (ja
Inventor
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006209845A priority Critical patent/JP5183893B2/ja
Priority to KR1020070075463A priority patent/KR101349725B1/ko
Priority to US11/882,198 priority patent/US7943863B2/en
Priority to EP07113606A priority patent/EP1884995A3/en
Priority to TW096128154A priority patent/TWI451548B/zh
Priority to CNA2007101296597A priority patent/CN101222818A/zh
Publication of JP2008041694A publication Critical patent/JP2008041694A/ja
Application granted granted Critical
Publication of JP5183893B2 publication Critical patent/JP5183893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板及びその製造方法、及び半導体装置に係り、特に半導体チップと接続される接続端子を備えた配線基板及びその製造方法、及び半導体装置に関する。
近年の半導体チップの微細化により、配線基板に設けられる接続端子の配設ピッチは狭く（以下、「狭ピッチ化」という）なってきている。狭ピッチ化された接続端子を有する配線基板を備えた半導体装置としては、例えば、図１に示すようなものがある。
図１は、従来の半導体装置を示す断面図であり、図２は、従来の配線基板の平面図である。
図１を参照するに、従来の半導体装置１００は、配線基板１０１と、半導体チップ１０２とを有する。配線基板１０１は、絶縁層１０４，１０６，１１１と、接続端子１０５と、ビア１０７，１１２と、配線１０８，１１３と、外部接続端子１１４と、ソルダーレジスト１１５と、アンダーフィル樹脂１２２とを有する。絶縁層１０４は、絶縁層１０４を貫通する開口部１０４Ａを有する。
接続端子１０５は、開口部１０４Ａに設けられている。接続端子１０５の幅Ｅ１，Ｅ２は、ビア１０７の直径Ｄ１よりも大きくなるように構成されている（図２参照）。半導体チップ１０２が接続される側の接続端子１０５の面１０５Ａは、絶縁層１０４の面１０４Ｂと略面一とされている。
このように、半導体チップ１０２が接続される側の接続端子１０５の面１０５Ａを絶縁層１０４の面１０４Ｂと略面一とすることにより、接続端子１０５の側面にはんだ１２１が流出することがなくなる。これにより、はんだ１２１により隣接する接続端子１０５間が短絡することがなくなるので、接続端子１０５を狭い配設ピッチで設けることができる。
また、半導体チップ１０２が接続される側の接続端子１０５の面１０５Ａを絶縁層１０４の面１０４Ｂと略面一とすることにより、配線基板１０１と半導体チップ１０２との間に設けられたアンダーフィル樹脂１２２にボイドが発生することを防止できる。これにより、半導体チップ１０２と配線基板１０１との間の接続強度を十分に確保することが可能となる。
絶縁層１０６は、絶縁層１０４の面１０４Ｃに設けられている。絶縁層１０６は、接続部１０５を露出する開口部１０６Ａを有する。ビア１０７は、開口部１０６Ａに設けられている。ビア１０７は、接続端子１０５と接続されている。ビア１０７の直径Ｄ１は、例えば、５０μｍとすることができる。配線１０８は、絶縁層１０６の面１０６Ｂに設けられている。配線１０８は、ビア１０７と接続されている。
絶縁層１１１は、ビア１０７及び配線１０８を覆うように絶縁層１０６の面１０６Ｂに設けられている。絶縁層１１１は、開口部１１１Ａを有する。ビア１１２は、開口部１１１Ａに設けられている。ビア１１２は、配線１０８と接続されている。
配線１１３は、絶縁層１１１の面１１１Ｂに設けられている。配線１１３は、ビア１１２と接続されている。外部接続端子１１４は、絶縁層１１１の面１１１Ｂに設けられている。外部接続端子１１４は、配線１１３と接続されている。外部接続端子１１４は、配線１１３を介して、ビア１１２と電気的に接続されている。外部接続端子１１４は、例えば、図示していないマザーボード等の実装基板を接続するためのものである。ソルダーレジスト１１５は、ビア１１２及び配線１１３を覆うように絶縁層１１１の面１１１Ｂに設けられている。ソルダーレジスト１１５は、外部接続端子１１４を露出する開口部１１５Ａを有する。
半導体チップ１０２は、電極パッド１１８を有する。電極パッド１１８には、スタッドバンプ１１９が設けられている。スタッドバンプ１１９は、接続端子１０５と接触すると共に、はんだ１２１により接続端子１０５上に固定されている。半導体チップ１０２は、接続端子１０５に対してフリップチップ接続されている。
アンダーフィル樹脂１２２は、配線基板１０１と半導体チップ１０２との間を充填するように設けられている（例えば、特許文献１参照。）。
特開２００１−２８４７８３号公報
しかしながら、従来の配線基板１０１では、ビア１０７の直径Ｄ１よりも接続端子１０５の幅Ｅ１，Ｅ２を大きくする必要があるため、接続端子１０５の狭ピッチ化を図ることが困難であるという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、接続端子の狭ピッチ化を図ることのできる配線基板及びその製造方法、及び半導体装置を提供することを目的とする。
本発明の一観点によれば、第１の主面と、前記第１の主面とは反対側に位置する第２の主面と、を備えた第１の絶縁層と、前記第１の絶縁層に設けられた開口部と、前記第１の主面から露出する露出部を有するように前記開口部に設けられた接続端子と、前記第２の主面に設けられ、前記接続端子と電気的に接続された配線パターンと、前記第２の主面に設けられた第２の絶縁層と、前記接続端子から離間した状態で前記第２の絶縁層に設けられ、前記配線パターンを介して前記接続端子と電気的に接続されたビアと、を有し、前記接続端子及び配線パターンは、前記露出部から前記開口部内を経由して前記第２の主面上に延出するよう、一体に形成されており、前記接続端子は、前記開口部の一部に形成され、前記開口部内の前記接続端子が形成されていない部分には、前記第２の絶縁層が充填され、前記開口部内に充填された前記第２の絶縁層は、前記第１の主面に露出していることを特徴とする配線基板が提供される。
本発明によれば、ビアを接続端子から離間させると共に、第１の絶縁層の第２の主面に接続端子とビアとを電気的に接続する配線パターンを設けたことにより、接続端子の幅をビアの直径よりも小さくすることが可能となるため、接続端子の狭ピッチ化を図ることができる。
本発明の他の観点によれば、請求項１ないし７のうち、いずれか一項記載の配線基板と、前記接続端子にフリップチップ接続された半導体チップと、前記半導体チップと前記配線基板との間に設けられたアンダーフィル樹脂と、を有することを特徴とする半導体装置が提供される。
本発明によれば、ビアを接続端子から離間させると共に、第１の絶縁層の第２の主面に接続端子とビアとを電気的に接続する配線パターンを設けたことにより、接続端子の幅をビアの直径よりも小さくすることが可能となるため、接続端子の狭ピッチ化を図ることができる。
本発明のその他の観点によれば、支持基板となる金属板上に、前記金属板と接する第１の主面と、前記第１の主面とは反対側に位置する第２の主面と、を備えた第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層に、前記金属板の上面を露出する開口部を形成する開口部形成工程と、前記開口部に前記接続端子を形成する接続端子形成工程と、前記第２の主面に前記接続端子と電気的に接続する配線パターンを形成する配線パターン形成工程と、前記第２の主面に第２の絶縁層を積層する第２の絶縁層積層工程と、前記接続端子から離間した状態で前記第２の絶縁層にビアを形成し、前記ビアを前記配線パターンを介して前記接続端子と電気的に接続するビア形成工程と、前記金属板を除去する金属板除去工程と、を有し、前記接続端子及び配線パターンは、前記第１の主面から露出する露出部から前記開口部内を経由して前記第２の主面上に延出するよう、一体に形成され、前記接続端子形成工程では、前記開口部の一部に前記接続端子を形成し、前記第２の絶縁層積層工程では、前記開口部内の前記接続端子が形成されていない部分に前記第２の絶縁層が充填され、前記開口部内に充填された前記第２の絶縁層は、前記第１の主面に露出することを特徴とする配線基板の製造方法が提供される。

本発明によれば、第１の絶縁層に少なくとも２つ以上の接続端子を配設可能な開口部を形成する開口部形成工程を設けることにより、狭ピッチに配置された接続端子を形成することができる。
本発明によれば、接続端子の狭ピッチ化を図ることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の平面図である。
図３を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２とを有する。配線基板１１は、第１の絶縁層である絶縁層１４と、接続端子１５と、配線パターン１６と、第２の絶縁層である絶縁層２１と、ビア２４，３１と、ビア接続部２５と、絶縁層２７と、外部接続端子３２と、ソルダーレジスト３４とを有する。
図４は、図３に示す配線基板の平面図である。
絶縁層１４は、絶縁層１４を貫通する開口部１４Ａを有する。図４を参照するに、開口部１４Ａは、少なくとも２つ以上の接続端子１５を配設可能な形状とされている。絶縁層１４としては、熱硬化性樹脂または感光性樹脂を用いることができる。絶縁層１４の厚さＭ１は、例えば、５μｍ〜１０μｍとすることができる。
このように、開口部１４Ａの大きさを少なくとも２つ以上の接続端子１５を配設可能な形状とすることにより、絶縁層１４に開口部１４Ａを容易に形成することができる。
図３及び図４を参照するに、接続端子１５は、開口部１４Ａに配設されている。接続端子１５の面１５Ａには、半導体チップ１２に設けられたスタッドバンプ３７が接触している。接続端子１５の面１５Ａには、スタッドバンプ３７を接続端子１５に接続するためのはんだ３８が設けられている。接続端子１５の面１５Ａは、第１の絶縁層１４の上面１４Ｂと略面一とされている。接続端子１５の幅Ｗ１は、例えば、２０μｍとすることができる。また、接続端子１５の配設間隔Ｗ２は、例えば、２０μｍとすることができる。接続端子１５の長さＬ１は、例えば、５００μｍとすることができる。
このように、半導体チップ１２が接続される側の接続端子１５の面１５Ａを絶縁層１４の面１４Ｂと略面一とすることにより、接続端子１５の側面にはんだ３８が流出することがなくなる。このため、はんだ３８により隣接する接続端子１５が短絡することがなくなるので、接続端子１５を狭い配設ピッチで設けることができる。
また、半導体チップ１２が接続される側の接続端子１５の面１５Ａを絶縁層１４の面１４Ｂと略面一とすることにより、配線基板１１と半導体チップ１２との隙間を十分に確保することが可能となる。これにより、配線基板１１と半導体チップ１２との間を充填するアンダーフィル樹脂３９にボイドが発生することを防止できる。
配線パターン１６は、配線部１７と、ビア接続部１８とを有する。配線部１７は、絶縁層１４の面１４Ｃに設けられている。配線部１７は、接続端子１５と接続されている。配線部１７は、接続端子１５とビア接続部１８とを電気的に接続するためのものである。
このような配線部１７を設けることにより、接続端子１５と電気的に接続されるビア接続部１８を所定の位置に配置することができる。
上記説明した接続端子１５と配線パターン１６は、開口部１４Ａ部分から絶縁層１４の面１４Ｃにかけて、接続端子１５から配線パターン１６が延出するよう、一体に形成されている。
ビア接続部１８は、絶縁層１４の面１４Ｃに設けられている。ビア接続部１８は、接続端子１５から離間している。また、ビア接続部１８は、接続端子１５より幅広形状とされている。ビア接続部１８は、配線部１７と接続されている。ビア接続部１８は、配線部１７を介して、接続端子１５と電気的に接続されている。ビア接続部１８には、ビア２４が接続されている。
図５は、図３に示す接続端子及び配線パターンの平面図である。
図５を参照するに、ビア接続部１８は、平面視円形状とされている。ビア接続部１８は、ビア２４の直径Ｒ１よりも幅広形状とされている。ビア２４の直径Ｒ１が５０μｍの場合、ビア接続部１８の直径Ｒ２は、例えば、１３０μｍとすることができる。
このように、接続端子１５とビア接続部１８とを電気的に接続する配線部１７と、ビア２４の直径Ｒ１よりも幅広形状とされたビア接続部１８とを備えた配線パターン１６を絶縁層１４の面１４Ｃに設けることにより、接続端子１５にビア２４を直接接続する必要がなくなる。これにより、接続端子１５の幅Ｗ１及び配設間隔Ｗ２を小さくすることが可能となるため、接続端子１５を狭ピッチで配設することができる。
図３を参照するに、絶縁層２１は、接続端子１５、ビア接続部１８、及び配線部１７を覆うように絶縁層１４の面１４Ｃに設けられている。絶縁層２１は、ビア接続部１８の一部を露出する開口部２１Ａを有する。絶縁層２１としては、熱硬化性樹脂または感光性樹脂を用いることができる。
ビア２４は、開口部２１Ａに設けられている。ビア２４は、ビア接続部１８と接続されている。ビア接続部２５は、絶縁層２１の面２１Ｃに設けられている。ビア接続部２５は、ビア２４と接続されている。
絶縁層２７は、ビア２４とビア接続部２５の一部とを覆うように絶縁層２１の面２１Ｃに設けられている。絶縁層２７は、ビア接続部２５の一部を露出する開口部２７Ａを有する。絶縁層２７としては、熱硬化性樹脂または感光性樹脂を用いることができる。
ビア３１は、開口部２７Ａに設けられている。ビア３１は、ビア接続部２５と接続されている。外部接続端子３２は、絶縁層２７の面２７Ｂに設けられている。外部接続端子３２は、マザーボード等の実装基板と接続するためのものである。ソルダーレジスト３４は、ビア３１を覆うように絶縁層２７の面２７Ｂに設けられている。
半導体チップ１２は、電極パッド３６を有する。電極パッド３６には、スタッドバンプ３７が設けられている。スタッドバンプ３７は、接続端子１５の上面１５Ａと接続されている。これにより、スタッドバンプ３７は、接続端子１５と電気的に接続されている。また、スタッドバンプ３７の周囲は、接続端子１５の上面１５Ａに設けられたはんだ３８により覆われている。つまり、半導体チップ１２は、接続端子１５に対してフリップチップ接続されている。
アンダーフィル樹脂３９は、配線基板１１と半導体チップ１２との間を充填するように設けられている。アンダーフィル樹脂３９は、半導体チップ１２と配線基板１１との間の接続強度を向上させると共に、半導体チップ１２と配線基板１１との間の熱膨張の差により生じる応力を小さくするためのものである。
本実施の形態の半導体装置によれば、接続端子１５とビア接続部１８とを電気的に接続する配線部１７と、ビア２４の直径Ｒ１よりも幅広形状とされたビア接続部１８とを備えた配線パターン１６を絶縁層１４の面１４Ｃに設けることにより、接続端子１５とビア２４とを直接接続する必要がなくなるため、接続端子１５の幅Ｗ１及び配設間隔Ｗ２を小さくして、接続端子１５を狭ピッチで配設することができる。
また、半導体チップ１２が接続される側の接続端子１５の面１５Ａを絶縁層１４の面１４Ｂと略面一とすることにより、接続端子１５の側面にはんだ３８が流出することがなくなるため、はんだ３８を介して、隣接する接続端子１５が短絡することがなくなるので、接続端子１５を狭ピッチで配設することができる。
さらに、半導体チップ１２が接続される側の接続端子１５の面１５Ａを絶縁層１４の面１４Ｂと略面一とすることにより、配線基板１１と半導体チップ１２との隙間を十分に確保することが可能となるので、配線基板１１と半導体チップ１２との間を充填するアンダーフィル樹脂３９にボイドが発生することを防止できる。
図６〜図１７は、本発明の第１の実施の形態に係る配線基板の製造工程を示す図である。図１８は、図７に示す構造体の平面図であり、図１９は、図９に示す構造体の平面図であり、図２０は、図１２に示す構造体の平面図である。図６〜図２０において、先に説明した配線基板１１と同一構成部分には同一符号を付す。
始めに、図６に示す工程では、支持板となる金属板４３上に絶縁層１４を形成する（第１の絶縁層形成工程）。金属板４３としては、例えば、Ｃｕ板を用いることができる。金属板４３の金属板４３厚さＭ２としては、例えば、５０μｍ〜２００μｍとすることができる。本実施の形態では、支持板として金属板４３を用いた場合を例に挙げて説明するが、金属板４３の代わりに金属箔（例えば、Ｃｕ箔）を用いても良い。また、１枚の金属板４３は、配線基板１１が形成される配線基板形成領域を複数有しており、１枚の金属板４３に複数の配線基板１１が同時に形成される。複数の配線基板形成領域は、格子状に配置されている。
絶縁層１４としては、例えば、熱硬化性樹脂や感光性樹脂等を用いることができる。絶縁層１４として熱硬化性樹脂や感光性樹脂を用いた場合、絶縁層１４は印刷法により形成することができる。絶縁層１４の厚さＭ１は、例えば、５μｍ〜１０μｍとすることができる。
次いで、図７に示す工程では、絶縁層１４に少なくとも２つ以上の接続端子１５を配設可能な開口部１４Ａを形成する（開口部形成工程）。開口部１４Ａは、金属板４３の上面４３Ａを露出するように形成する。絶縁層１４として熱硬化性樹脂を用いた場合、開口部１４Ａは、例えば、レーザを用いて形成する。絶縁層１４として感光性樹脂を用いた場合、開口部１４Ａは、フォトリソ技術により形成する。図１８に示すように、開口部１４Ａは、開口面積の大きい開口部である。開口部１４Ａの幅Ｗ３は、例えば５００μｍとすることができる。また、開口部１４Ａの長さＬ３は、例えば３ｍｍとすることができる。
このように、接続端子１５を配設する開口部として、少なくとも２つ以上の接続端子１５を配設可能な大きさとされた開口部１４Ａを形成することにより、１つの接続端子１５に対応する大きさの開口部を形成する場合と比較して、容易に開口部１４Ａを形成することができる。
次いで、図８に示す工程では、図７に示す構造体の上面側を覆うようにシード層４５を形成し、その後、シード層４５上に開口部４６Ａを有したレジスト膜４６を形成する。シード層４５は、例えば、スパッタ法や無電解めっき法により形成することができる。シード層４５としては、例えば、Ｃｕ層を用いることができる。開口部４６Ａは、接続端子１５及び配線パターン１６の形成領域に対応するシード層４５を露出するように形成する。
次いで、図９に示す工程では、電解めっき法により、開口部４６Ａに露出されたシード層４５上にめっき膜４７を形成する。めっき膜４７としては、例えば、Ｃｕめっき膜を用いることができる（図９に示す構造体の平面図は図１９参照）。次いで、図１０に示す工程では、レジスト膜４６を除去する。
次いで、図１１に示す工程では、めっき膜４７に覆われていない不要なシード層４５を除去する。これにより、接続端子１５と、配線部１７及びビア接続部１８よりなる配線パターン１６とが同時形成される（接続端子形成工程）。接続端子１５及び配線パターン１６は、シード層４５及びめっき膜４７から構成されている。接続端子１５と配線パターン１６は、開口部１４Ａ部分から絶縁層１４の面１４Ｃにかけて、接続端子１５から配線パターン１６が延出するよう、一体に形成されている。
次いで、図１２に示す工程では、図１１に示す構造体上に開口部２１Ａを有した絶縁層２１を形成する（図１２に示す構造体の平面図は図２０参照）。開口部２１Ａの直径Ｒ３は、ビア接続部１８の直径Ｒ２よりも小さい。開口部２１Ａの直径Ｒ３は、例えば、５０μｍとすることができる。絶縁層２１として熱硬化性樹脂を用いた場合、開口部２１Ａは、例えば、レーザにより形成する。絶縁層２１として感光性樹脂を用いた場合、開口部２１Ａは、フォトリソ技術により形成する。開口部２１Ａの直径Ｒ３が５０μｍの場合、ビア接続部１８の直径Ｒ２は、例えば、１３０μｍとすることができる。
次いで、図１３に示す工程では、先に説明した図８〜図１１に示す工程と同様な手法により、ビア２４及びビア接続部２５を同時に形成する。ビア２４及びビア接続部２５は、シード層及びめっき膜により構成されている。ビア２４の直径Ｒ１は、開口部２１Ａの直径Ｒ３と略等しい。ビア２４の直径Ｒ１は、例えば、５０μｍとすることができる。
次いで、図１４に示す工程では、図１３に示す構造体上に開口部２７Ａを有した絶縁層２７を形成する。絶縁層２７としては、例えば、熱硬化性樹脂や感光性樹脂等を用いることができる。開口部２７Ａを有した絶縁層２７は、先に説明した図１２に示す工程と同様な手法により形成することができる。
次いで、図１５に示す工程では、先に説明した図８〜図１１に示す工程と同様な手法により、ビア３１及び外部接続端子３２を同時に形成する。ビア３１及び外部接続端子３２は、シード層とめっき膜とにより構成されている。
次いで、図１６に示す工程では、図１５に示す構造体の上面側を覆うように開口部３４Ａを有したソルダーレジスト３４を形成する。開口部３４Ａは、外部接続端子３２を露出するように形成する。
次いで、図１７に示す工程では、支持板である金属板４３を除去する（金属板除去工程）。その後、配線基板形成領域間に位置する絶縁層１４，２１，２７を切断して、配線基板１１を個片化することにより、複数の配線基板１１が製造される。なお、図１７では、１つの配線基板１１のみ図示する。金属板４３としてＣｕ箔またはＣｕ板を用いた場合、金属板４３はウエットエッチングにより除去することができる。このとき、チップ搭載部の周囲に棒状に金属板４３が残るように金属板４３を除去してもよい。
本実施の形態の配線基板の製造方法によれば、絶縁層１４に少なくとも２つ以上の接続端子１５を配設可能な開口部１４Ａを形成することにより、１つの接続端子１５の形状に対応する形状の小さい開口部を絶縁層１４に形成した場合と比較して、容易に開口部１４Ａを形成することができる。これにより、配線基板１１の製造コストを低減することができる。
図２１〜図２４は、本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図である。
始めに、図２１に示す工程では、支持板となる金属板４３上に金属層５１を形成する。金属層５１は、金属板４３を除去するときに使用するエッチング液にエッチングされにくい金属により構成されている。金属板４３、シード層４５、及びめっき膜４７を構成する金属がＣｕの場合、金属層５１の材料としては、例えば、Ｎｉを用いることができる。金属層５１の厚さＭ３は、例えば、５μｍとすることができる。
次いで、図２２に示す工程では、先に説明した図６〜図１６に示す工程と同様な手法により、金属層５１上に配線基板１１に相当する構造体を形成する。
次いで、図２３に示す工程では、ウエットエッチングにより、金属板４３を除去する。ウエットエッチングするときに用いるエッチング液は、金属層５１がエッチングされにくいもの（金属層５１がエッチングストッパーとなるもの）を使用する。
このように、金属板４３と接続端子１５との間に、金属板４３を除去するときのエッチング液にエッチングされにくい金属層５１を形成することにより、金属板４３を除去する際、接続端子１５がエッチングされることを防止できる。
次いで、図２４に示す工程では、ウエットエッチングにより金属層５１を除去する。これにより、配線基板１１が製造される。また、金属層５１を除去するエッチング液には、接続端子１５がエッチングされにくいものを使用する。
このように、接続端子１５がエッチングされにくいエッチング液を用いて金属層５１を除去することにより、エッチング液により接続端子１５がエッチングされることを防止できる。
本実施の形態の変形例に係る配線基板の製造方法によれば、金属板４３と接続端子１５との間に、金属板４３を除去するときに使用するエッチング液にエッチングされにくい金属層５１を形成することにより、金属板４３の除去工程において接続端子１５がエッチングされることを防止できる。
また、接続端子１５がエッチングされにくいエッチング液を用いて金属層５１を除去することにより、金属層５１をエッチングするときに接続端子１５がエッチングされることを防止できる。
（第２の実施の形態）
図２５は、本発明の第２の実施の形態に係る配線基板の断面図であり、図２６は、本発明の第２の実施の形態に係る配線基板の平面図である。
図２５を参照するに、第２の実施の形態の配線基板６０は、絶縁層６１，６８と、接続端子６２と、配線６３，６５と、外部接続端子６４，６６とを有する。
図２５及び図２６を参照するに、絶縁層６１は、開口部６９Ａ〜６９Ｃを有する。開口部６９Ａは、少なくとも２つ以上の接続端子６２を配設可能な形状とされている。開口部６９Ｂは、開口部６９Ａの外側に配置されており、開口部６９Ａの形成領域を囲むように複数形成されている。開口部６９Ｃは、開口部６９Ｂの外側に配置されており、開口部６９Ｂを囲むように複数形成されている。絶縁層６１としては、例えば、熱硬化性樹脂または感光性樹脂等を用いることができる。絶縁層６１の厚さＭ４は、例えば、５μｍ〜１０μｍとすることができる。
接続端子６２は、開口部６９Ａに配設されている。接続端子６２の面６２Ａには、図示していない半導体チップが接続される。接続端子６２の面６２Ａは、絶縁層６１の面６１Ｂと略面一とされている。接続端子６２の幅Ｗ４は、例えば、２０μｍとすることができる。また、接続端子６２の配設間隔Ｗ５は、例えば、２０μｍとすることができる。接続端子６２の長さＬ２は、例えば、５００μｍとすることができる。
このように、半導体チップが接続される側の接続端子６２の面６２Ａを絶縁層６１の面６１Ｂと略面一とすることにより、例えば、半導体チップを接続端子６２にフリップチップ接続する際、接続端子６２の側面にはんだが流出することがなくなるため、はんだにより隣接する接続端子６２が短絡することがなくなるので、接続端子６２を狭い配設ピッチで設けることができる。
また、半導体チップが接続される側の接続端子６２の面６２Ａを絶縁層６１の面６１Ｂと略面一とすることにより、例えば、半導体チップを接続端子６２にフリップチップ接続する際、配線基板６０と半導体チップとの間に十分な隙間を確保することが可能となるので、配線基板６０と半導体チップとの間を充填するアンダーフィル樹脂にボイドが発生することを防止できる。
配線６３は、絶縁層６１の面６１Ａに設けられている。配線６３は、一方の端部が接続端子６２と接続されており、他方の端部が外部接続端子６４と電気的に接続されている。
外部接続端子６４は、開口部６９Ｂに設けられている。外部接続端子６４は、マザーボード等の実装基板を電気的に接続するためのものである。外部接続端子６４は、配線６３を介して、接続端子６２と電気的に接続されている。外部接続端子６４の面６４Ａは、絶縁層６１の面６１Ｂと略面一とされている。つまり、外部接続端子６４は、接続端子６２と同一平面上に設けられている。
配線６５は、絶縁層６１の面６１Ａに設けられている。配線６５は、一方の端部が接続端子６２と接続されており、他方の端部が外部接続端子６６と接続されている。
外部接続端子６６は、開口部６９Ｃに設けられている。外部接続端子６６は、マザーボード等の実装基板を電気的に接続するためのものである。外部接続端子６６は、配線６５を介して、接続端子６２と電気的に接続されている。外部接続端子６６の面６６Ａは、絶縁層６１の面６１Ｂと略面一とされている。つまり、外部接続端子６６は、接続端子６２と同一平面上に設けられている。
このように、接続端子６２及び外部接続端子６４，６６を同一平面上に設けると共に、絶縁層６１の面６１Ａに設けた配線６３により接続端子６２と外部接続端子６４とを電気的に接続し、絶縁層６１の面６１Ａに設けた配線６５により接続端子６２と外部接続端子６６とを電気的に接続することにより、外部接続端子６４，６６と接続端子６２とを電気的に接続するビアが不要となる。これにより、接続端子６２の幅Ｗ４及び配設間隔Ｗ５を小さくすることが可能となるので、接続端子６２を狭ピッチで配設することができる。
また、半導体チップが接続される側の接続端子６２の面６２Ａを絶縁層６１の面６１Ｂと略面一とすることにより、半導体チップを接続端子６２にフリップチップ接続する際、接続端子６２の側面にはんだが流出することがなくなるため、はんだにより隣接する接続端子６２が短絡することがなくなるので、接続端子６２を狭い配設ピッチで設けることができる。
さらに、半導体チップが接続される側の接続端子６２の面６２Ａを絶縁層６１の面６１Ｂと略面一とすることにより、半導体チップを接続端子６２にフリップチップ接続する際、配線基板６０と半導体チップとの隙間を十分に確保することが可能となるので、配線基板６０と半導体チップとの間を充填するアンダーフィル樹脂にボイドが発生することを防止できる。
絶縁層６８は、絶縁層６１の面６１Ａ側に接続端子６２、配線６３，６５、及び外部接続端子６４，６６を覆うように設けられている。絶縁層６８は、配線基板６０の強度を補強する補強板の機能を奏する。絶縁層６８としては、例えば、ガラスクロス等の補強材を含む樹脂を用いるとよい。具体的には、絶縁層６８としては、例えば、プリプレグ樹脂を用いることができる。絶縁層６８の厚さＭ５は、例えば、５０μｍ〜２００μｍとすることができる。
本実施の形態の配線基板によれば、接続端子６２と外部接続端子６４，６６とを同一平面上に設けると共に、絶縁層６１の面６１Ａに設けた配線６３により接続端子６２と外部接続端子６４とを電気的に接続し、絶縁層６１の面６１Ａに設けた配線６５により接続端子６２と外部接続端子６６とを電気的に接続することにより、外部接続端子６４，６６と接続端子６２とを電気的に接続するビアが不要となるため、接続端子６２の幅Ｗ４及び配設間隔Ｗ５を小さくすることが可能となるため、接続端子６２を狭ピッチで配設することができる。
図２７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２７を参照するに、第２の実施の形態の半導体装置７５は、配線基板６０と、半導体チップ１２と、はんだボール７６，７７とを有する。半導体チップ１２は、接続端子６２に対してフリップチップ接続されている。はんだボール７６は、外部接続端子６４に設けられている。はんだボール７７は、外部接続端子６６に設けられている。外部接続端子６４，６６は、はんだボール７６，７７を介して、図示していないマザーボードと電気的に接続される。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、半導体チップと電気的に接続される接続端子を備えた配線基板及びその製造方法、及び半導体装置に適用できる。
従来の半導体装置を示す断面図である。 従来の配線基板の平面図である。 本発明の第１の実施の形態に係る半導体装置の平面図である。 図３に示す配線基板の平面図である。 図３に示す接続端子及び配線パターンの平面図である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１２）である。 図７に示す構造体の平面図である。 図９に示す構造体の平面図である。 図１２に示す構造体の平面図である。 本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る配線基板の断面図である。 本発明の第２の実施の形態に係る配線基板の平面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。
符号の説明
１０，７５ 半導体装置
１１，６０ 配線基板
１２ 半導体チップ
１４，２１，２７，６１，６８ 絶縁層
１４Ａ，２１Ａ，２７Ａ，４６Ａ，６９Ａ〜６９Ｃ 開口部
１４Ｂ，１４Ｃ，１５Ａ，２１Ｂ，２１Ｃ，２７Ｂ，６１Ａ，６１Ｂ，６２Ａ，６４Ａ，６６Ａ， 面
１５，６２ 接続端子
１６ 配線パターン
１７ 配線部
１８，２５ ビア接続部
２４，３１ ビア
２５ ビア接続部
３１ はんだ
３２，６４，６６ 外部接続端子
３４ ソルダーレジスト
３６ 電極パッド
３７ スタッドバンプ
３８ はんだ
３９ アンダーフィル樹脂
４３ 金属板
４３Ａ 上面
４５ シード層
４６ レジスト膜
４７ めっき膜
５１ 金属層
６３，６５ 配線
７６，７７ はんだボール
Ｌ１〜Ｌ３ 長さ
Ｍ１〜Ｍ５ 厚さ
Ｒ１〜Ｒ３ 直径
Ｗ１，Ｗ３，Ｗ４ 幅
Ｗ２，Ｗ５ 配設間隔

Claims (13)

  1. 第１の主面と、前記第１の主面とは反対側に位置する第２の主面と、を備えた第１の絶縁層と、
    前記第１の絶縁層に設けられた開口部と、
    前記第１の主面から露出する露出部を有するように前記開口部に設けられた接続端子と、
    前記第２の主面に設けられ、前記接続端子と電気的に接続された配線パターンと、
    前記第２の主面に設けられた第２の絶縁層と、
    前記接続端子から離間した状態で前記第２の絶縁層に設けられ、前記配線パターンを介して前記接続端子と電気的に接続されたビアと、を有し、
    前記接続端子及び配線パターンは、前記露出部から前記開口部内を経由して前記第２の主面上に延出するよう、一体に形成されており、
    前記接続端子は、前記開口部の一部に形成され、
    前記開口部内の前記接続端子が形成されていない部分には、前記第２の絶縁層が充填され、
    前記開口部内に充填された前記第２の絶縁層は、前記第１の主面に露出していることを特徴とする配線基板。
  2. 前記接続端子及び配線パターンは、前記露出部から前記開口部の壁面を経由して前記第２の主面上に延出する一体に形成された導体層を含むことを特徴とする請求項1記載の配線基板。
  3. 前記配線パターンは、前記接続端子の幅よりも幅広形状とされたビア接続部を有することを特徴とする請求項１又は２記載の配線基板。
  4. 前記開口部には、複数の前記接続端子が所定の間隔で配設されていることを特徴とする請求項１ないし３のうち、いずれか一項記載の配線基板。
  5. 前記開口部は細長状に形成され、複数の前記接続端子の各々の対向する２辺は、平面視において、前記開口部の長手方向の対向する２辺に接している請求項４記載の配線基板。
  6. 前記露出部は、前記第１の絶縁層の前記第１の主面と略面一であることを特徴とする請求項１ないし５のうち、いずれか一項記載の配線基板。
  7. 前記第１の絶縁層及び前記第２の絶縁層は樹脂からなることを特徴とする請求項１ないし６のうち、いずれか一項記載の配線基板。
  8. 請求項１ないし７のうち、いずれか一項記載の配線基板と、
    前記接続端子にフリップチップ接続された半導体チップと、
    前記半導体チップと前記配線基板との間に設けられたアンダーフィル樹脂と、を有することを特徴とする半導体装置。
  9. 支持基板となる金属板上に、前記金属板と接する第１の主面と、前記第１の主面とは反対側に位置する第２の主面と、を備えた第１の絶縁層を形成する第１の絶縁層形成工程と、
    前記第１の絶縁層に、前記金属板の上面を露出する開口部を形成する開口部形成工程と、
    前記開口部に前記接続端子を形成する接続端子形成工程と、
    前記第２の主面に前記接続端子と電気的に接続する配線パターンを形成する配線パターン形成工程と、
    前記第２の主面に第２の絶縁層を積層する第２の絶縁層積層工程と、
    前記接続端子から離間した状態で前記第２の絶縁層にビアを形成し、前記ビアを前記配線パターンを介して前記接続端子と電気的に接続するビア形成工程と、
    前記金属板を除去する金属板除去工程と、を有し、
    前記接続端子及び配線パターンは、前記第１の主面から露出する露出部から前記開口部内を経由して前記第２の主面上に延出するよう、一体に形成され、
    前記接続端子形成工程では、前記開口部の一部に前記接続端子を形成し、
    前記第２の絶縁層積層工程では、前記開口部内の前記接続端子が形成されていない部分に前記第２の絶縁層が充填され、
    前記開口部内に充填された前記第２の絶縁層は、前記第１の主面に露出することを特徴とする配線基板の製造方法。
  10. 前記接続端子形成工程及び前記配線パターン形成工程は、前記開口部内に露出する前記金属板の上面に形成されると共に、前記開口部の壁面を経由して前記第２の主面上に延出する一体に形成された導体層を形成する工程を含む請求項９記載の配線基板の製造方法。
  11. 前記開口部形成工程では、複数の前記接続端子が所定の間隔で配設できるように前記開口部を形成することを特徴とする請求項９又は１０記載の配線基板の製造方法。
  12. 前記開口部形成工程では、前記開口部を細長状に形成し、
    前記接続端子形成工程では、複数の前記接続端子の各々の対向する２辺が、平面視において、前記開口部の長手方向の対向する２辺に接するように前記接続端子を形成することを特徴とする請求項１１記載の配線基板の製造方法。
  13. 前記第１の絶縁層及び前記第２の絶縁層は樹脂からなることを特徴とする請求項９ないし１２のうち、いずれか一項記載の配線基板の製造方法。
JP2006209845A 2006-08-01 2006-08-01 配線基板及びその製造方法、及び半導体装置 Active JP5183893B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006209845A JP5183893B2 (ja) 2006-08-01 2006-08-01 配線基板及びその製造方法、及び半導体装置
KR1020070075463A KR101349725B1 (ko) 2006-08-01 2007-07-27 배선 기판 및 그 제조 방법과, 반도체 장치
US11/882,198 US7943863B2 (en) 2006-08-01 2007-07-31 Wiring substrate and manufacturing method thereof, and semiconductor device
EP07113606A EP1884995A3 (en) 2006-08-01 2007-08-01 Wiring substrate and manufacturing method thereof, and semiconductor device
TW096128154A TWI451548B (zh) 2006-08-01 2007-08-01 佈線基板及其製造方法，暨半導體裝置
CNA2007101296597A CN101222818A (zh) 2006-08-01 2007-08-01 配线基板及其制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209845A JP5183893B2 (ja) 2006-08-01 2006-08-01 配線基板及びその製造方法、及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012244534A Division JP5545779B2 (ja) 2012-11-06 2012-11-06 配線基板及びその製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2008041694A JP2008041694A (ja) 2008-02-21
JP5183893B2 true JP5183893B2 (ja) 2013-04-17

Family

ID=38707260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209845A Active JP5183893B2 (ja) 2006-08-01 2006-08-01 配線基板及びその製造方法、及び半導体装置

Country Status (6)

Country Link
US (1) US7943863B2 (ja)
EP (1) EP1884995A3 (ja)
JP (1) JP5183893B2 (ja)
KR (1) KR101349725B1 (ja)
CN (1) CN101222818A (ja)
TW (1) TWI451548B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888462B2 (ja) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
CN102055085B (zh) * 2009-11-06 2015-02-11 柏腾科技股份有限公司 电连接器
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP5684171B2 (ja) 2012-02-29 2015-03-11 株式会社東芝 レーザイオン源
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US20170013816A1 (en) * 2015-07-14 2017-01-19 Ben Huang Reel seat with gripping surface
CN108666293B (zh) * 2017-03-30 2020-08-04 碁鼎科技秦皇岛有限公司 线路载板及其制造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US74088A (en) 1868-02-04 r t e r h ill
JP2702839B2 (ja) 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5920126A (en) 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US6093302A (en) * 1998-01-05 2000-07-25 Combimatrix Corporation Electrochemical solid phase synthesis
JPH11266068A (ja) * 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
US6242279B1 (en) 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP4441974B2 (ja) * 2000-03-24 2010-03-31 ソニー株式会社 半導体装置の製造方法
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
CN1383197A (zh) * 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
JP3878436B2 (ja) * 2001-06-05 2007-02-07 日立電線株式会社 配線基板および半導体装置
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
JP2004095923A (ja) 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
TW563233B (en) 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
TWI241675B (en) * 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
JP2005079108A (ja) * 2003-08-29 2005-03-24 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3918803B2 (ja) * 2003-11-17 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及びその製造方法
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
JP2005175113A (ja) * 2003-12-10 2005-06-30 Fdk Corp フリップチップ実装用プリント配線基板
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP2005328025A (ja) * 2004-04-13 2005-11-24 Matsushita Electric Ind Co Ltd 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
JP2006005101A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7268012B2 (en) 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP4620994B2 (ja) * 2004-10-14 2011-01-26 ローム株式会社 半導体装置
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications

Also Published As

Publication number Publication date
TWI451548B (zh) 2014-09-01
CN101222818A (zh) 2008-07-16
US7943863B2 (en) 2011-05-17
JP2008041694A (ja) 2008-02-21
KR20080012169A (ko) 2008-02-11
EP1884995A2 (en) 2008-02-06
EP1884995A3 (en) 2009-01-07
US20080029297A1 (en) 2008-02-07
TW200810066A (en) 2008-02-16
KR101349725B1 (ko) 2014-01-10

Similar Documents

Publication Publication Date Title
KR101709629B1 (ko) 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법
JP3945483B2 (ja) 半導体装置の製造方法
JP5183893B2 (ja) 配線基板及びその製造方法、及び半導体装置
KR20090021076A (ko) 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
JP2008300507A (ja) 配線基板とその製造方法
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012033973A (ja) 配線基板及び半導体パッケージ
JP2011187863A (ja) 配線基板及びその製造方法
US10129980B2 (en) Circuit board and electronic component device
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP5493660B2 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
WO2009101904A1 (ja) 半導体装置及びその製造方法
JP5289880B2 (ja) 配線基板
JP4061506B2 (ja) 半導体装置の製造方法
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP7230462B2 (ja) 半導体装置およびその製造方法
JP5419583B2 (ja) 配線基板の製造方法
JP2007109884A (ja) 実装基板および半導体装置
JP2007059874A (ja) 回路装置
US20230207435A1 (en) Multilevel package substrate with stair shaped substrate traces
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP5226111B2 (ja) Ｉｃモジュール及びその製造方法、並びにｉｃモジュールを用いる埋め込み印刷回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5183893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3