KR101709629B1 - 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법 - Google Patents

기둥 형상의 돌출부를 가지는 배선 기판 제조 방법 Download PDF

Info

Publication number
KR101709629B1
KR101709629B1 KR1020100034673A KR20100034673A KR101709629B1 KR 101709629 B1 KR101709629 B1 KR 101709629B1 KR 1020100034673 A KR1020100034673 A KR 1020100034673A KR 20100034673 A KR20100034673 A KR 20100034673A KR 101709629 B1 KR101709629 B1 KR 101709629B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
wiring board
columnar
wiring
Prior art date
Application number
KR1020100034673A
Other languages
English (en)
Other versions
KR20100114845A (ko
Inventor
고타로 고다니
준이치 나카무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20100114845A publication Critical patent/KR20100114845A/ko
Application granted granted Critical
Publication of KR101709629B1 publication Critical patent/KR101709629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

지지 부재의 한쪽 면에, 상기 지지 부재의 표면을 노출하는 적어도 하나의 기둥 형상의 관통 홀을 가지는 제 1 금속층을 형성하는 공정, 상기 기둥 형상의 관통 홀을 충전하는 기둥 형상의 금속층을 형성하는 공정, 상기 기둥 형상의 금속층 상(上) 및 상기 제 1 금속층 상에 절연층을 형성하는 공정, 배선층이 상기 절연층을 통해 상기 기둥 형상의 금속층과 전기적으로 접속되도록, 상기 절연층의 제 1 면에 상기 배선층을 형성하는 공정, 및 적어도 상기 지지 부재 및 상기 제 1 금속층을 제거하여, 상기 기둥 형상의 금속층의 적어도 일부를 포함하며, 상기 제 1 면의 반대측인 상기 절연층의 제 2 면으로부터 돌출하고, 상기 배선 기판의 접속 단자의 적어도 일부로서 기능하는 돌출부를 형성하는 공정을 포함하는 배선 기판의 제조 방법이 제공된다.

Description

기둥 형상의 돌출부를 가지는 배선 기판 제조 방법{METHOD FOR MANUFACTURING WIRING SUBSTRATE HAVING COLUMNAR PROTRUDING PART}
본 발명은, 배선 기판의 한쪽 면으로부터 돌출하는 돌출부를 가지는 배선 기판, 이러한 배선 기판을 가지는 반도체 패키지, 및 그 배선 기판 및 반도체 패키지의 제조 방법에 관한 것이다.
종래부터, 배선 기판 상에, 솔더 범프 등을 통해 반도체 칩을 탑재한 반도체 패키지가 당업자에게 알려져 있다. 이러한 형태의 반도체 패키지에 대해서, 배선 기판과 반도체 칩 사이의 접속 신뢰성을 향상시키는 것은 중요하다. 종래의 반도체 패키지에서는, 배선 기판과 반도체 칩 사이의 접속 신뢰성을 향상시키기 위해서, 예를 들면 배선 기판에, 배선 기판의 한쪽 면으로부터 돌출하는 금속층 부분을 형성하고, 이 금속층 돌출 부분에 솔더 범프를 형성한다. 이하, 배선 기판의 한쪽 면으로부터 돌출하는 금속층 부분을 형성한 종래의 배선 기판의 예에 대하여 설명한다.
도 1은 종래의 배선 기판의 예를 나타내는 단면도이다. 도 1에서, 배선 기판(100)은 제 1 절연층(130a), 제 2 절연층(130b), 제 3 절연층(130c), 제 1 배선층(140a), 제 2 배선층(140b), 돌출 금속층(160), 및 솔더 범프(170)를 포함한다.
배선 기판(100)에서, 제 1 절연층(130a)에 형성된 제 1 배선층(140a) 및 제 2 절연층(130b)에 형성된 제 2 배선층(140b)은 제 1 비어 홀(150a)을 통해 서로 전기적으로 접속된다. 제 1 절연층(130a)은 제 2 절연층(130b)의 한쪽 면 및 제 1 배선층(140a) 상에 형성되고, 제 1 배선층(140a)의 일부를 노출하는 개구부(130x)를 가진다.
제 2 절연층(130b)의 다른 쪽 면에는, 제 2 배선층(140b)을 덮도록, 제 3 절연층(130c)이 형성된다. 제 3 절연층(130c)의 개구부(130y)에는, 배선 기판(100)의 한쪽 면(100a)으로부터 부분적으로 돌출하도록 돌출 금속층(160)이 형성된다. 돌출 금속층(160)은 Cu층(161) 및 Ni층(162)을 포함한다. Cu층(161)은 배선 기판(100)의 한쪽 면(100a)으로부터 약 30㎛ 돌출한다. Cu층(161)의 표면에는 두께가 약 5㎛의 Ni층(162)이 형성된다. Cu층(161)과 제 2 배선층(140b)은 제 2 비어 홀(150b)을 통해 서로 전기적으로 접속된다. 돌출 금속층(160)에는, 솔더 범프(170)가 형성된다.
이어서, 배선 기판(100)의 제조 방법에 대하여 설명한다. 도 2 내지 도 6은 종래의 배선 기판의 제조 방법의 예를 나타낸 도면이다. 도 2 내지 도 6에서, 도 1과 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다.
우선, 도 2에 나타낸 제조 공정에서는, SUS(Stainless Used Steel)로 이루어지는 두께 약 500㎛의 캐리어 메탈(carrier metal)(즉, 금속판)(110)을 준비한다. 그리고, 캐리어 메탈(110)의 표면(110a) 상에, 포토리소그래피법을 통해, 배선 기판(100)의 돌출 금속층(160)이 형성될 위치에 대응하는 위치에 개구부(120x)가 형성되는 소정 패턴의 에칭 레지스트층(120a)을 형성한다. 또한, 캐리어 메탈(110)의 이면(110b) 상에는, 에칭 레지스트층(120b)을 형성한다.
이어서, 도 3에 나타낸 제조 공정에서는, SUS를 용해하는 에칭액을 분사하여, 에칭 레지스트층(120a)의 개구부(120x) 내에 캐리어 메탈(110)의 표면(110a)의 노출 영역을 에칭한다. 결과적으로, 캐리어 메탈(110)의 표면(110a)에, 평면에서 볼 때 대략 원형 형상으로 깊이가 약 20㎛의 홀(110x)을 형성한다.
도 4에 나타낸 제조 공정에서는, 캐리어 메탈(110)의 표면(110a)을 넘어 돌출하는 돌출 금속층(160a)을 홀(110x) 내에 형성한다. 구체적으로는, Au 전해 도금 처리를 실시하여, 전해 Au 도금을 형성함으로써, 홀(110x)의 내벽면 상에 두께 약 0.5㎛의 Au 도금층(163)을 형성한다. 그 후, Ni 전해 도금 처리를 실시하여, 전해 Ni 도금을 형성함으로써, Au 도금층(163) 상에 두께 약 5㎛의 Ni 도금층(162)을 형성한다.
또한, Cu 전해 도금 처리를 실시하여, Ni층(162) 상에, 두께(높이) 약 30㎛의 Cu층(161)을 형성함으로써, Ni층(162)에 의해 형성된 홀을 Cu층(161)으로 충전한다. 이 제조 공정에서는, Ni층(162)에 의해 형성된 홀을 용이하게 충전하기 위해서, 충전 비어 형성용의 Cu 전해 도금액을 사용하는 것이 바람직하다. 상술한 3개의 전해 도금 공정을 통해, Cu층(161), Ni층(162), 및 Au층(163)을 포함하는 돌출 금속층(160a)을 형성한다. 또한, 돌출 금속층(160a)은 돌출 금속층(160)에 Au 도금층(163)을 추가한 것이다.
이어서, 도 5에 나타낸 제조 공정에서는, 도 4에 나타낸 에칭 레지스트층(120a 및 120b)을 제거한 후, 캐리어 메탈(110)의 표면(110a) 상 및 돌출 금속층(160a) 상에, 돌출 금속층(160a)의 위치에 개구부(130y) 및 제 2 비어 홀(150b)을 가지는 제 3 절연층(130c)을 형성한다. 또한, 제 3 절연층(130c) 상에, 제 2 비어 홀(150b)을 통해 돌출 금속층(160a)의 Cu층(161)에 전기적으로 접속되는 제 2 배선층(140b)을 형성한다.
이어서, 제 3 절연층(130c) 상에, 제 2 배선층(140b)을 덮도록, 제 1 비어 홀(150a)을 가지는 제 2 절연층(130b)을 형성한다. 또한, 제 2 절연층(130b) 상에, 제 1 비어 홀(150a)을 통해 제 2 배선층(140b)에 전기적으로 접속되는 제 1 배선층(140a)을 형성한다. 또한, 제 2 절연층(130b) 상에, 제 1 배선층(140a)을 부분적으로 덮도록, 제 1 배선층(140a)의 일부를 노출하는 개구부(130x)를 가지는 제 1 절연층(130a)을 형성한다.
이어서, 도 6에 나타낸 제조 공정에서는, 에칭을 실시하여 도 5에 나타낸 캐리어 메탈(110) 전체를 제거하여, 돌출 금속층(160a)과 배선 기판(100)의 한쪽 면(100a) 전체를 노출시킨다. 이어서, 돌출 금속층(160a) 상에, 솔더 범프(170)를 형성한다(도 1 참조). 이 처리에서, Au층(163)은 솔더 내에 확산할 것이다. 이를 고려하여, 솔더 범프(170)는 Ni층(162) 상(돌출 금속층(160) 상)에 형성된다. 이 방식으로, 도 1에 나타낸 배선 기판(100)이 제조된다.
배선 기판(100)은, 제 3 절연층(130c)의 개구부(130y) 내에서 배선 기판(100)의 한쪽 면(100a)을 넘어 돌출하는 돌출 금속층(160)을 가진다. 돌출 금속층(160) 상에는, 솔더 범프(170)가 형성된다.
도 7은 종래의 배선 기판의 다른 예를 나타내는 단면도이다. 도 7에서, 배선 기판(200)은 에칭 스톱층(210b), 제 1 배선층(220), Cu층(240), 제 2 배선층(250), Ni층(260), 제 1 절연층(270), 제 2 절연층(270a), 돌출 금속층(280), 보강부(290), 및 솔더 범프(300)를 포함한다.
배선 기판(200)에서, 제 1 절연층(270)에 형성된 제 1 배선층(220)과 제 2 절연층(270a)에 형성된 제 2 배선층(250)은 Cu층(240) 및 Ni층(260)을 통해 서로 전기적으로 접속된다. 제 1 배선층(220) 상에는, 에칭 스톱층(210b)이 형성된다. 에칭 스톱층(210b) 상에는 배선 기판(200)의 한쪽 면(200a)으로부터 돌출하도록 돌출 금속층(280)이 형성된다. 돌출 금속층(280)에는, 솔더 범프(300)가 형성된다. 제 2 절연층(270a)은 제 1 절연층(270) 상 및 제 2 배선층(250) 상에 형성되고, 제 2 배선층(250)의 일부를 노출하는 개구부(270x)를 가진다.
이어서, 배선 기판(200)의 제조 방법에 대하여 설명한다. 도 8 내지 도 12는 종래의 배선 기판의 제조 방법의 다른 예를 나타내는 도면이다. 도 8 내지 도 12에서, 도 7과 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다.
우선, 도 8에 나타낸 제조 공정에서는, 3층의 금속 기판(210)을 준비한다. 금속 기판(210)은 금속층(210a), 에칭 스톱층(210b), 및 금속층(210c)을 포함한다. 금속층(210a)은 동(copper) 또는 동합금으로부터 이루어지고, 두께가 예를 들면 약 80㎛ 내지 150㎛의 막이다. 에칭 스톱층(210b)은, 동 또는 동합금에 대한 에칭(예를 들면, 염산계 에칭액을 이용한 에칭)시 동 또는 동합금에 대하여 충분한 에칭 선택비를 가지는 재료로 이루어진다. 금속층(210c)은, 에칭 스톱층(210b)의 표면에 적층된 동으로 이루어지는 얇은 금속막이다. 이 금속층(210c)은 제 1 배선층(220)이 된다.
도 9에 나타낸 제조 공정에서는, 3층 구조의 금속 기판(210)의 금속층(210c)을 포토 에칭에 의해 패터닝함으로써 제 1 배선층(220)을 형성한다. 그리고, 회로 형성용 기판(230)을 금속 기판(210)에 대하여 위치 결정한다. 회로 형성용 기판(230)은 순서대로 겹쳐 적층되는 금속층(210d), Ni층(260), 및 Cu층(240)을 포함하고 그 표면이 제 1 절연층(270)으로 덮인다. 그러나, Cu층(240)은 제 1 절연층(270)을 통해 노출되고 있음을 유의해야 한다. 또한, 금속층(210d)은 제 2 배선층(250)이 된다.
이어서, 도 10에 나타낸 제조 공정에서는, 회로 형성용 기판(230)을 금속 기판(210)에 적층한다. 구체적으로는, 회로 형성용 기판(230)의 Cu층(240)을, 제 1 절연층(270)을 통해 금속 기판(210)의 제 1 배선층(220)에 열압착한다. 회로 형성용 기판(230)과 금속 기판(210)은 Cu층(240) 위치 이외의 위치에서 제 1 절연층(270)을 통해 서로 접착된다.
이어서, 도 11에 나타낸 제조 공정에서는, 회로 형성용 기판(230)의 금속층(210d)을 포토 에칭에 의해 패터닝함으로써 제 2 배선층(250)을 형성한다. 그리고, 제 2 절연층(270a)은 제 1 절연층(270) 상 및 제 2 배선층(250) 상에 형성되고, 제 2 배선층(250)의 일부를 노출하는 개구부(270x)를 가진다. 개구부(270x)를 통해 노출된 제 2 배선층(250) 상에, Ni 도금이나 Au 도금 등을 실시할 수 있다.
이어서, 도 12에 나타낸 공정에서는, 도 11에 나타낸 동으로 이루어지는 금속층(210a)을 이면측에서 선택적으로 에칭함으로써, 돌출 금속층(280) 및 보강부(290)를 형성한다. 솔더막(예를 들면, 두께 10㎛ 내지 50㎛)(300)은 선택적 에칭에 이용되는 에칭 마스크이고, 도금에 의해 형성된다. 솔더막(300)은 레지스트층 등을 마스크로 이용하는 알칼리 에칭에 의해 선택적인 제거를 통해 패터닝될 수 있다. 그리고, 솔더막(300)은 돌출 금속층(280) 및 보강부(290)를 형성하는 에칭 처리에서 에칭 마스크로서 이용된다. 이어서, 솔더막(300)에 리플로우 처리를 실시하여, 솔더 범프(300)를 형성함으로써, 도 7에 나타낸 배선 기판(200)을 형성한다.
상술한 바와 같이, 배선 기판(200)은 배선 기판(200)의 한쪽 면(200a)으로부터 돌출하는 돌출 금속층(280)을 가진다. 돌출 금속층(280) 상에는, 솔더 범프(300)가 형성된다.
종래의 배선 기판에 형성된 금속 돌출층은 충분한 높이를 가지는 신뢰성 있는 접속 단자로서 기능한다. 그러한 경우도 있지만, 금속 돌출층의 인접부 사이의 간격이 협소해질 경우 이 신뢰성을 유지하기 곤란하다. 이러한 문제를 관련 도면을 참조하여 후술한다.
도 3 등에서, 캐리어 메탈(110)을 에칭하여 형성된 홀(110x)은 직사각형 단면 형상을 가지는 것처럼 나타난다. 그러나, 그 실제 단면 형상은 직사각형이 아님이 알려져 있다. 도 13은 에칭에 의해 형성된 홀의 실제 형상의 예를 나타낸 도면이다. 도 13에 나타낸 바와 같이, 에칭에 의해 형성된 홀(110y)은 XZ 평면에 평행한 평면에서 봤을 때 홀(110x)과 같이 직사각형 단면을 가지는 것이 아니라, 원형 단면을 가진다.
에칭이 Z방향뿐만아니라 X방향 및 Y방향으로 진행되므로, 에칭 레지스트층(120a)에서의 홀(110y)의 최대 직경(Φ1)은, 개구부(120x)가 원형 평면 형상(Z방향에서 봤을 때)을 가진다고 전제하면, 개구부(120x)의 최대 직경(Φ2)보다 크다. 또한, 홀(110y)의 최대 직경(Φ1)은 홀(110y)의 최대 깊이(D1)가 증가함에 따라 증가한다. 이는, 특히 인접하는 홀(110y) 사이의 피치가 협소해지면 문제를 일으킨다. 이를 도 14를 참조하여 설명한다.
도 14는 도 13에 나타낸 인접하는 홀 사이의 협소화된 피치의 예를 나타낸 도면이다. 도 14에 나타낸 바와 같이, 인접하는 홀(110y) 사이의 피치(P1)가 협소해질수록 인접하는 홀(110y)이 서로 접촉할 위험이 높아진다. 인접하는 홀(110y)이 서로 접촉하지 않기 위해서는, 최대 깊이(D1)가 얕아지도록 요구될 수 있다. 이 때문에, 에칭에 의해 형성된 홀(110y)을 큰 어스팩트비(D1/Φ1)로 하기에 곤란하다. 홀(110y) 내에 돌출 금속층(160)을 형성하므로, 큰 어스팩트비를 가지는 돌출 금속층(160)을 형성하기에 곤란하다.
또한, 배선 기판(200)의 돌출 금속층(280)은, 배선 기판(100)의 홀(110x)과 마찬가지로 에칭에 의해 형성되므로, 그 단면 형상은 도 7 등에 나타낸 바와 같이 직사각형이 아니다. 도 7 등에 나타낸 바와 같이, 돌출 금속층(280)의 상단면의 직경은 에칭 스톱층(210b)의 하단면의 직경보다 작다. 따라서, 접속 신뢰성을 향상하기 위해 돌출 금속층(280)의 상단면의 면적을 증가시키려 하면 돌출 금속층(280)의 인접한 부분이 서로 접촉하게 될 위험이 증가될 수 있다. 돌출 금속층(280)의 인접한 부분이 서로 접촉하지 않기 위해서는, 돌출 금속층(280)의 높이는 작아지도록 요구될 수 있다. 이 때문에, 에칭에 의해 형성된 각각의 돌출 금속층(280)을 큰 어스팩트비로 하기에 곤란하다.
상술한 바와 같이, 배선 기판을 제조하는 종래의 방법은 에칭 처리를 이용하여 돌출 금속층을 형성하므로, 이는 돌출 금속층의 단면의 형상이 직사각형이 되는 것을 저해하고, 따라서 큰 어스팩트비로 할 수 없다. 결과적으로, 돌출 금속층이 충분한 높이를 가지는 신뢰성 있는 접속 단자로서 기능하도록 보장하면서, 돌출 금속층의 인접한 부분 사이의 피치를 협소하게 할 수 없다. 반대로, 돌출 금속층의 인접한 부분 사이의 피치를 협소하게 하려면, 돌출 금속층의 높이가 낮아질 필요가 있어, 결과적으로 접속의 신뢰성이 줄어든다.
[특허문헌 1] 일본국 특개2003-218286호 공보
[특허문헌 2] 일본국 특개2002-43506호 공보
[특허문헌 3] 일본국 특개2001-177010호 공보
본 발명은, 접속 신뢰성이 높고 협소 피치 배치의 이용에도 적합한 접속 단자를 가지는 배선 기판, 상기 배선 기판을 가지는 반도체 패키지, 및 이들 배선 기판 및 반도체 패키지의 제조 방법을 제공하는 것을 과제로 한다.
본 실시형태에 따르면, 배선 기판의 제조 방법은, 지지 부재의 한쪽 면에, 상기 지지 부재의 표면을 노출하는 적어도 하나의 기둥 형상의 관통 홀을 가지는 제 1 금속층을 형성하는 제 1 금속층 형성 공정, 상기 기둥 형상의 관통 홀을 충전하는 기둥 형상의 금속층을 형성하는 기둥 형상의 금속층 형성 공정, 상기 기둥 형상의 금속층 상(上) 및 상기 제 1 금속층 상에 절연층을 형성하는 절연층 형성 공정, 배선층이 상기 절연층을 통해 상기 기둥 형상의 금속층과 전기적으로 접속되도록, 상기 절연층의 제 1 면에 상기 배선층을 형성하는 배선층 형성 공정, 및 적어도 상기 지지 부재 및 상기 제 1 금속층을 제거하여, 상기 기둥 형상의 금속층의 적어도 일부를 포함하며, 상기 제 1 면의 반대측인 상기 절연층의 제 2 면으로부터 돌출하고, 상기 배선 기판의 접속 단자의 적어도 일부로서 기능하는 돌출부를 형성하는 돌출부 형성 공정을 포함한다.
다른 실시예에 따르면, 반도체 패키지의 제조 방법은, 상술한 방법에 의해 제조된 돌출부를 가지는 배선 기판과 적어도 하나의 전극 패드를 가지는 반도체 칩을 준비하는 공정, 상기 전극 패드가 상기 돌출부와 대면하도록, 상기 반도체 칩을 상기 배선 기판 상에 배치하는 공정, 및 상기 돌출부와 상기 전극 패드를 전기적으로 접속하는 공정을 포함한다.
다른 실시예에 따르면, 배선 기판은, 절연층, 상기 절연층의 제 1 면에 형성된 배선층, 및 상기 제 1 면의 반대측인 상기 절연층의 제 2 면으로부터 돌출하며, 상기 배선층에 전기적으로 접속되는 기둥 형상의 돌출부를 포함한다.
다른 실시예에 따르면, 반도체 패키지는, 상술한 바와 같은 배선 기판, 및 적어도 하나의 전극 패드를 가지는 반도체 칩을 포함하고, 상기 돌출부와 상기 전극 패드는 서로 전기적으로 접속된다.
개시의 기술에 의하면, 접속 신뢰성이 높고 협소 피치화에도 대응 가능한 접속 단자를 가지는 배선 기판, 상기 배선 기판을 가지는 반도체 패키지, 및 이들의 제조 방법을 제공할 수 있다.
도 1은 종래의 배선 기판의 예를 나타낸 단면도.
도 2는 종래의 배선 기판의 제조 공정을 나타낸 도면(파트 1).
도 3은 종래의 배선 기판의 제조 공정을 나타낸 도면(파트 2).
도 4는 종래의 배선 기판의 제조 공정을 나타낸 도면(파트 3).
도 5는 종래의 배선 기판의 제조 공정을 나타낸 도면(파트 4).
도 6은 종래의 배선 기판의 제조 공정을 나타낸 도면(파트 5).
도 7은 종래의 배선 기판의 다른 예를 나타낸 단면도.
도 8은 종래의 배선 기판의 제조 공정의 다른 예를 나타낸 도면(파트 1).
도 9는 종래의 배선 기판의 제조 공정의 다른 예를 나타낸 도면(파트 2).
도 10은 종래의 배선 기판의 제조 공정의 다른 예를 나타낸 도면(파트 3).
도 11은 종래의 배선 기판의 제조 공정의 다른 예를 나타낸 도면(파트 4).
도 12는 종래의 배선 기판의 제조 공정의 다른 예를 나타낸 도면(파트 5).
도 13은 에칭에 의해 형성된 홀의 실제 형상의 예를 나타낸 단면도.
도 14는 도 13에 나타낸 인접하는 홀 사이의 협소화된 피치의 예를 나타낸 도면
도 15는 제 1 실시형태에 따른 배선 기판의 예를 나타낸 단면도.
도 16은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 1).
도 17은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 2).
도 18은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 3).
도 19는 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 4).
도 20은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 5).
도 21은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 6).
도 22a 및 22b는 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 7).
도 23은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 8).
도 24는 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 9).
도 25는 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 10).
도 26은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 11).
도 27은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 12).
도 28은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 13).
도 29는 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 14).
도 30은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 15).
도 31은 제 2 실시형태에 따른 배선 기판의 예를 나타낸 단면도.
도 32는 제 2 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 1).
도 33은 제 2 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 2).
도 34는 제 2 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 3).
도 35는 제 2 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면(파트 4).
도 36은 제 3 실시형태에 따른 배선 기판의 예를 나타낸 단면도.
도 37은 제 4 실시형태에 따른 배선 기판의 예를 나타낸 단면도.
도 38은 제 5 실시형태에 따른 반도체 패키지의 예를 나타낸 단면도.
도 39는 제 5 실시형태에 따른 반도체 패키지의 제조 공정의 예를 나타낸 도면(파트 1).
도 40은 제 5 실시형태에 따른 반도체 패키지의 제조 공정의 예를 나타낸 도면(파트 2).
도 41은 제 6 실시형태에 따른 반도체 패키지의 예를 나타낸 단면도.
본 발명의 다른 목적 및 추가적인 특징은 다음의 상세한 설명에서 첨부된 도면과 함께 판독할 때 더 명확해진다.
이하, 첨부된 도면을 참조해서 실시형태를 설명한다.
[제 1 실시형태]
제 1 실시형태는 다층 배선 구조(즉, 빌드업(buildup) 배선층)를 가지는 배선 기판의 예에 관한 것이다.
[제 1 실시형태의 배선 기판의 구조]
이하에서는, 우선 제 1 실시형태의 배선 기판의 구조에 대하여 설명한다. 도 15는, 제 1 실시형태에 따른 배선 기판의 예를 나타낸 단면도이다. 도 15에서, 배선 기판(10)은 빌드업 배선층을 가지며, 제 1 절연층(12a), 제 2 절연층(12b), 제 3 절연층(12c), 제 1 배선층(13a), 제 2 배선층(13b), 제 3 배선층(13c), 솔더 레지스트층(14), 접속 단자(16), 및 제 4 금속층(17)을 포함한다.
배선 기판(10)의 한쪽 면(10a)에는, 반도체 칩과 접속하기 위한 접속 단자(16)가 형성된다. 각각의 접속 단자(16)는, 배선 기판(10)의 한쪽 면(10a)으로부터 부분적으로 돌출하는 돌출 금속층(11)과, 배선 기판(10)의 한쪽 면(10a)으로부터 돌출하는 돌출 금속층(11)의 돌출부를 덮도록 형성된 범프(15)를 포함한다. 돌출 금속층(11)은 제 2 금속층(11a) 및 제 3 금속층(11b)을 포함한다. 돌출 금속층(11)의 구조는 기둥 형상의 제 3 금속층(11b)의 표면이 제 2 금속층(11a)으로 피복되게 된다. 이후, 배선 기판(10)의 한쪽 면(10a)으로부터 돌출하는 돌출 금속층(11)의 돌출 부분을 편의상 돌출부(11x)로 칭할 경우가 있다. 또한, 제 1 절연층(12a)과 접촉하는 면의 반대측인 돌출 금속층(11)의 면을 면(11y)으로 칭할 경우가 있다. 또한, 면(11y)은, 배선 기판(10) 상에 반도체 칩을 탑재할 때, 솔더를 통해 반도체 칩의 전극 패드와 접촉하게 된다.
제 1 절연층(12a) 상(즉, 돌출부(11x)의 형성면의 반대측 면)에는, 제 1 배선층(13a)이 형성된다. 또한, 제 1 배선층(13a) 및 제 1 절연층(12a)을 덮도록 제 2 절연층(12b)이 형성되고, 제 2 절연층(12b) 상에는 제 2 배선층(13b)이 형성된다. 또한, 제 2 배선층(13b) 및 제 2 절연층(12b)을 덮도록 제 3 절연층(12c)이 형성되고, 제 3 절연층(12c) 상에는 제 3 배선층(13c)이 형성된다.
제 1 배선층(13a)과 돌출 금속층(11)의 제 3 금속층(11b)은, 제 1 절연층(12a)을 통해 형성된 제 1 비어 홀(12x)을 통해 전기적으로 접속된다. 제 1 배선층(13a)과 제 2 배선층(13b)은 제 2 절연층(12b)을 통해 형성된 제 2 비어 홀(12y)을 통해 서로 전기적으로 접속된다. 또한, 제 2 배선층(13b)과 제 3 배선층(13c)은 제 3 절연층(12c)을 통해 형성된 제 3 비어 홀(12z)을 통해 서로 전기적으로 접속된다.
제 3 배선층(13c) 및 제 3 절연층(12c) 상에는, 개구부(14x)를 가지는 솔더 레지스트층(14)이 형성된다. 솔더 레지스트층(14)의 개구부(14x)를 통해 노출하는 제 3 배선층(13c)의 영역에는, 제 4 금속층(17)이 형성된다. 제 4 금속층(17)은 마더보드 등과의 접속을 위한 전극 패드로서 기능한다.
배선 기판(10)에서, 돌출부(11x)는, XZ평면에 평행한 평면 상에서 취한 단면 형상은 종래의 돌출 금속층의 원 형상과는 달리, 직사각형 단면을 가진다. 돌출부(11x)는 배선 기판(10)의 한쪽 면(10a)으로부터 돌출하는, 예를 들면 30㎛ 내지 50㎛의 돌출 길이(L10)를 가진다. 돌출부(11x)의 형상은, 예를 들면 면(11y)의 직경(Φ10)이 60㎛ 내지 70㎛인 원기둥 형상일 수 있다. 돌출부(11x)의 피치(P10)는, 예를 들면 150㎛일 수 있다. 돌출부(11x)의 형상은 원기둥 형상으로 한정되지 않고, 일반적으로 기둥 형상일 수 있다. 즉, 돌출부(11x)의 형상은 원기둥 형상이 아니라, 예를 들면 타원기둥 형상이나 4각 기둥 형상 또는 6각 기둥 형상 등의 각기둥 형상일 수 있다. 또한, 본원에서, "기둥 형상"이란 용어는, 실질적으로 서로 평행한 상면 및 하면이 동일한 면적을 가지는 3차원 형상을 말한다. 원기둥 형상의 돌출부의 길이 방향에 수직한 평면에서 볼 때 원기둥 형상의 돌출부의 단면 형상은 길이 방향에 따른 위치에 관계없이 실질적으로 일정할 수 있는, 즉 원기둥 형상의 돌출 부분의 전체 길이를 통해 실질적으로 일정할 수 있다. 원기둥 형상의 돌출부는 단면 형상이 동일한 형상을 가지는 평탄한 단면(end face)을 가진다.
돌출 금속층(11)의 제 2 금속층(11a)을 형성하는 재료로서는, 예를 들면 Au를 사용할 수 있다. 또한, 돌출 금속층(11)의 제 2 금속층(11a)은, 돌출 금속층(11)의 제 3 금속층(11b) 상에 Ni층과 Au층이 이 순서로 적층된 Ni 및 Au층이나, 제 3 금속층(11b) 상에 Ni층, Pd층, 및 Au층이 이 순서로 적층된 Ni, Pd, 및 Au층으로 형성할 수 있다. 돌출 금속층(11)의 제 3 금속층(11b)을 형성하는 재료로서는, Cu 등을 사용할 수 있다. 솔더 범프(15)를 형성하는 재료로서는, Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, Sn, Ag, 및 Cu의 합금을 사용할 수 있다.
돌출부(11x)는 XZ평면에 평행한 평면 상에서 취한 단면이 직사각형 단면을 가지므로, 어스펙트비(L10/Φ10)가 크다. 그러므로, 협소 피치 배치에도 적합하게 이용될 수 있는 접속 단자가 제공된다. 또한, XZ평면에 평행한 직사각형 단면은 배선 기판 상에 반도체 칩을 탑재할 때에 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면(11y)의 면적을 크게 할 수 있어, 접속 신뢰성이 높은 접속 단자를 제공할 수 있다. 이상, 제 1 실시형태에 따른 배선 기판의 구조를 설명했다.
[제 1 실시형태의 배선 기판의 제조 방법]
이어서, 제 1 실시형태의 배선 기판의 제조 방법을 설명한다. 도 16 내지 도 30은 제 1 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면이다. 도 16 내지 도 30에서, 도 15와 동일 부품에는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다.
도 16에 나타낸 제조 공정에서는, 지지 부재(21)를 준비한다. 지지 부재(21)는 한쪽 면(21a)을 가진다. 본 실시형태에서는, 지지 부재(21)로서 Cu박을 사용할 수 있다. 지지 부재(21)의 두께는, 예를 들면 35㎛ 내지 100㎛일 수 있다. 도 17에 나타낸 제조 공정에서는, 지지 부재(21)의 한쪽 면(21a)에, 레지스트층(22)을 형성한다(실제로는, 지지 부재(21)의 한쪽 면(21a)의 반대측인 면도 레지스트층으로 피복한다). 레지스트층(22)으로서는 드라이 필름을 사용할 수 있다. 레지스트층(22)의 두께는, 예를 들면 30㎛ 내지 50㎛일 수 있다.
이어서, 도 18에 나타낸 공정에서는, 레지스트층(22)에 대하여 패터닝 처리를 실시하여, 돌출 금속층(11)의 형성될 위치를 제외하고 레지스트층(22)을 제거한다. 레지스트층(22)의 남은 부분의 형상은, 예를 들면 단면의 직경(Φ10)이 60㎛ 내지 70㎛인 원기둥 형상일 수 있다. 레지스트층(22)의 남은 부분의 형상은 원기둥 형상으로는 한정되지 않고, 일반적으로 기둥 형상일 수 있다. 즉, 레지스트층(22)의 남은 부분의 형상은 원기둥 형상이 아니라, 예를 들면 타원기둥 형상이나 4각기둥 또는 6각기둥 등의 각기둥 형상일 수 있다. 또한, 레지스트층(22)의 남은 부분의 피치(P10)는, 예를 들면 150㎛일 수 있다.
이어서, 도 19에 나타낸 제조 공정에서는, 지지 부재(21)를 전해 도금용 급전층으로 이용하는 전해 도금에 의해, 지지 부재(21)의 한쪽 면(21a)에 제 1 금속층(23)을 형성한다. 제 1 금속층(23)은, 지지 부재(21)의 한쪽 면(21a)에 레지스트층(22)이 남아 있지 않은 영역에 형성된다. 제 1 금속층(23)은, 후술하는 도 30에 나타낸 제조 공정에서 지지 부재(21)와 함께 에칭에 의해 제거된다. 이 때문에, 지지 부재(21) 및 제 1 금속층(23)은 동일한 에칭액에 의해 제거 가능한 재료로 이루어지는 것이 바람직하다. 구체적으로는, 본 실시형태에서는 지지 부재(21)로서 Cu박을 이용하기 때문에, 제 1 금속층(23)의 재료로서는 Cu가 사용되는 것이 바람직하다. 제 1 금속층(23)의 두께(T10)는, 예를 들면 30㎛ 내지 50㎛일 수 있다. 또한, 제 1 금속층(23)의 두께(T10)는, 배선 기판(10)의 한쪽 면(10a)으로부터 돌출하는 돌출부(11x)의 돌출 길이(L10)를 제어한다. 즉, 배선 기판(10)의 한쪽 면(10a)으로부터 돌출하는 돌출부(11x)의 돌출 길이(L10)는 제 1 금속층(23)의 두께(T10)와 실질적으로 동일할 것이다.
이어서, 도 20에 나타낸 제조 공정에서는, 도 19에 나타낸 레지스트층(22)을 제거해서 개구부(23x)를 형성한다. 이 방식으로, 지지 부재(21)의 한쪽 면(21a)에, 지지 부재(21)의 한쪽 면(21a)을 노출하는 원통 형상의 관통 홀인 개구부(23x)를 가지는 제 1 금속층(23)이 형성된다. 이어서, 도 21에 나타낸 제조 공정에서는, 제 1 금속층(23) 상에 레지스트층(24)을 형성한다. 레지스트층(24)에는, 개구부(23x)의 형상과 동일한 형상의 개구부를 가진다. 레지스트층(24)으로서는, 예를 들면 드라이 필름을 사용할 수 있다. 레지스트층(24)의 두께는, 예를 들면 30㎛ 내지 50㎛일 수 있다.
도 22a 및 도 22b에 나타낸 제조 공정에서는, 지지 부재(21) 및 제 1 금속층(23)을 전해 도금용 급전층으로 이용하는 전해 도금을 행하여, 개구부(23x)에 제 2 금속층(11a) 및 제 3 금속층(11b)을 이 순서로 적층 형성하여 돌출 금속층(11)을 형성한다. 제 2 금속층(11a)은, 개구부(23x)를 통해 노출되는 지지 부재(21)의 한쪽 면(21a)을 덮고 개구부(23x)의 내벽면을 덮거나 피복하도록 형성된다. 제 2 금속층(11a)은 한쪽 면(21a) 및 내벽면에 실질적으로 일정한 두께를 가져서 제 2 금속층(11a)으로 피복된 개구부(23x)에 의해 이루어진 내부 홀은 축소된 사이즈로 개구부(23x)와 실질적으로 동일한 형태를 가진다. 제 3 금속층(11b)은 제 2 금속층(11a) 상에 적어도 개구부(23x)를 완전히 충전하도록 형성된다. 제 2 금속층(11a)의 재료는, 예를 들면 Au일 수 있다. 제 3 금속층(11b)의 재료는, 예를 들면 Cu일 수 있다(도 22a 참조).
제 2 금속층(11a)은 다른 재료로 이루어지는 복수의 금속층이 겹쳐 적층되는 구조를 가질 수 있다. 도 22b는 다른 재료로 이루어지는 복수의 금속층이 겹쳐 적층되는 구조를 가지는 제 2 금속층(11a)의 일례를 나타낸다. 도 22b에 나타낸 제 2 금속층(11a)에서, 금속층(11c)을 예를 들면 대략 1㎛의 층 두께를 가지는 Au층으로 형성할 수 있고, 금속층(11d)을 예를 들면 1㎛의 층 두께를 가지는 Pd층으로 형성할 수 있고, 금속층(11e)을 예를 들면 5㎛의 층 두께를 가지는 Ni층으로 형성할 수 있다. 다른 재료로 이루어지는 복수의 금속층이 겹쳐 적층된 구조를 가지는 제 2 금속층(11a)의 다른 예로서는, Au층과 Ni층을 이 순서로 적층한 Au 및 Ni층을 가질 수 있다.
이어서, 도 23에 나타낸 제조 공정에서는, 도 22a에 나타낸 레지스트층(24)을 제거한다. 이어서, 도 24에 나타낸 공정에서는, 돌출 금속층(11)의 제 3 금속층(11b)을 덮도록 제 1 금속층(23) 상에 제 1 절연층(12a)을 형성한다. 제 1 절연층(12a)의 재료로서는, 에폭시계 수지 또는 폴리이미드계 수지 등의 수지일 수 있다. 제 1 절연층(12a)의 형성 방법의 일례로서는, 제 1 금속층(23)에 수지 필름을 라미네이트한 후에, 수지 필름을 프레스(가압)하고, 그 후에 약 190℃ 정도의 온도를 이용하여 열처리를 행하여 경화시킴으로써, 제 1 절연층(12a)을 형성할 수 있다.
이어서, 도 25에 나타낸 제조 공정에서는, 지지 부재(21)에 형성된 제 1 절연층(12a)에 대해 레이저 가공법 등을 이용하여, 돌출 금속층(11)의 제 3 금속층(11b)이 노출되도록 제 1 절연층(12a)을 관통하는 제 1 비어 홀(12x)을 형성한다. 제 1 절연층(12a)으로서 감광성 수지막을 사용하여, 포토리소그래피에 의해 패터닝해서 제 1 비어 홀(12x)을 형성할 수 있다. 택일적으로, 스크린 인쇄에 의해 개구부가 형성된 수지막을 패터닝해서 제 1 비어 홀(12x)을 형성할 수 있다.
이어서, 도 26에 나타낸 제조 공정에서는, 제 1 배선층(13a)은 제 1 절연층(12a) 상에 형성되고, 비어 홀(12x)을 통해 노출된 돌출 금속층(11)의 제 3 금속층(11b)과 전기적으로 접속된다. 제 1 배선층(13a)의 재료로서는, 예를 들면 Cu일 수 있다. 제 1 배선층(13a)은, 예를 들면 세미에디티브법(semi-additive method)에 의해 형성될 수 있다.
이하, 제 1 배선층(13a)을, 세미에디티브법을 이용하여 형성하는 예를, 보다 자세하게 설명한다. 우선, 무전해 도금법 또는 스퍼터링법을 채용하여, 제 1 비어 홀(12x) 내 및 제 1 절연층(12a) 상에 Cu 시드층(도시 생략)을 형성한다. 이어서, 제 1 배선층(13a)의 위치에 개구부를 가지는 레지스트층(도시 생략)을 형성한다. 이어서, Cu 시드층을 도금 급전층으로 이용하여 전해 도금법을 수행하여서, 레지스트층의 개구부에 Cu층 패턴(도시 생략)을 형성한다.
이어서, 레지스트층을 제거한 후에, Cu층 패턴을 마스크로 이용하여 Cu 시드층을 에칭함으로써, 제 1 배선층(13a)을 얻는다. 제 1 배선층(13a)의 형성 방법으로서는, 상술한 세미에디티브법을 대신하여 서브트랙티법(subtractive method) 등의 각종의 배선 형성 방법을 사용할 수 있다.
이어서, 도 27에 나타낸 제조 공정에서는, 상술한 바와 같은 제조 공정을 반복함으로써, 제 1 배선층(13a) 내지 제 3 배선층(13c) 및 제 1 절연층(12a) 내지 제 3 절연층(12c)을 적층한다. 즉, 제 1 배선층(13a) 및 제 1 절연층(12a)을 덮도록 제 2 절연층(12b)을 형성한 후에, 제 1 배선층(13a) 상의 제 2 절연층(12b)을 통해 제 2 비어 홀(12y)을 형성한다.
또한, 제 2 절연층(12b) 상에, 제 2 비어 홀(12y)을 통해 제 1 배선층(13a)에 접속되는 제 2 배선층(13b)을 형성한다. 제 2 배선층(13b)의 재료는, 예를 들면 Cu일 수 있다. 제 2 배선층(13b)은, 예를 들면 세미에디티브법을 이용하여 형성될 수 있다.
또한, 제 2 배선층(13b) 및 제 2 절연층(12b)을 덮도록 제 3 절연층(12c)을 형성한 후에, 제 2 배선층(13b) 상의 제 3 절연층(12c)을 통해 제 3 비어 홀(12z)을 형성한다. 제 3 절연층(12c) 상에, 제 3 비어 홀(12z)을 통해 제 2 배선층(13b)에 접속되는 제 3 배선층(13c)을 형성한다. 제 3 배선층(13c)의 재료는, 예를 들면 Cu일 수 있다. 제 3 배선층(13c)은, 예를 들면 세미에디티브법을 이용하여 형성될 수 있다.
이 방식으로, 지지 부재(21)의 한쪽 면(21a)에 빌드업 배선층이 형성된다. 본 실시형태에서는, 3층의 빌드업 배선층(즉, 제 1 배선층(13a) 내지 제 3 배선층(13c))을 형성하다. 이 예로 제한되는 것은 아니며, n층(n: 양의 정수)의 빌드업 배선층을 형성할 수 있다.
이어서, 도 28에 나타낸 제조 공정에서는, 제 3 절연층(12c) 상과 제 3 배선층(13c) 상에 솔더 레지스트를 도포함으로써, 솔더 레지스트층(14)을 형성한다. 솔더 레지스트층(14)의 재료로서는, 에폭시계 수지, 이미드계 수지 등을 포함하는 감광성 수지 조성물을 사용할 수 있다.
이어서, 도 29에 나타낸 제조 공정에서는, 솔더 레지스트층(14)을 현상용 광에 노광함으로써, 개구부(14x)를 형성한다. 결과적으로, 제 3 배선층(13c)의 일부는, 솔더 레지스트층(14)의 개구부(14x)를 통해 노출된다. 이어서, 솔더 레지스트층(14)의 개구부(14x)를 통해 노출되는 제 3 배선층(13c)의 영역 상에, 무전해 도금법 등에 의해 제 4 금속층(17)을 형성한다. 제 4 금속층(17)은 마더보드 등과 접속되는 전극 패드로서 기능한다.
제 4 금속층(17)의 예로서는, Ni층과 Au층을 이 순서로 겹쳐 적층한 Ni 및 Au층을 포함하고, Ni층, Pd층, 및 Au층을 이 순서로 겹쳐 적층한 Ni, Pd, 및 Au층을 포함할 수도 있다. 제 4 금속층(17)을 대신하여, 솔더 레지스트층(14)의 개구부(14x)를 통해 노출되는 제 3 배선층(13c)의 영역에 OSP(Organic Solderability Preservative) 처리를 실시할 수 있다.
도 30에 나타낸 제조 공정에서는, 도 29에 나타낸 지지 부재(21) 및 제 1 금속층(23)을 제거하여, 돌출 금속층(11)(즉, 제 2 금속층(11a) 및 제 3 금속층(11b))의 적어도 일부를 제 1 절연층(12a)으로부터 돌출시켜 원통 형상의 돌출부(11x)를 형성한다. 돌출부(11x)의 돌출 길이(L10)는 도 19에 나타낸 제 1 금속층(23)의 두께(T10)에 대응하고, 이는 예를 들면 30㎛ 내지 50㎛이다.
지지 부재(21) 및 제 1 금속층(23)의 양쪽이 Cu로 이루어지는 경우에는, 지지 부재(21) 및 제 1 금속층(23)은 동일한 에칭액에 의해 제거 가능하다. 예를 들면, 지지 부재(21) 및 제 1 금속층(23)을, 염화제2철 수용액(aqueous ferric chloride), 염화제2동 수용액(aqueous copper chloride), 또는 과황산암모늄 수용액(aqueous ammonium persulfate) 등을 사용한 웨트 에칭을 수행하여 제거할 수 있다. 돌출 금속층(11)의 제 2 금속층(11a)은 Cu 이외의 재료(예를 들면, Au)로 이루어지기 때문에, 제 2 금속층(11a)을 제거하지 않고, 지지 부재(21) 및 제 1 금속층(23)을 선택적으로 에칭에 의해 제거한다.
이어서, 돌출 금속층(11)의 돌출부(11x)를 덮도록, 솔더 범프(15)를 형성함으로써, 도 15에 나타낸 배선 기판(10)을 형성한다. 구체적으로, 예를 들면 돌출 금속층(11)의 돌출부(11x)를 덮도록, 솔더 페이스트를 인쇄한 후, 리플로우 처리를 함으로써 솔더 범프(15)를 형성한다. 솔더 범프(15)를 형성하는 재료로서는, Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, 또는 Sn, Ag, 및 Cu의 합금을 사용할 수 있다. 돌출 금속층(11) 및 솔더 범프(15)는 접속 단자(16)를 구성하고, 접속 단자(16)는 반도체 칩과의 접속에 이용된다.
솔더 범프(15)를 배선 기판(10)에 형성하지 않을 수 있다. 예를 들면, 배선 기판(10)에 탑재할 반도체 칩의 전극 패드에 솔더 범프를 형성할 수 있다. 반도체 칩에 형성된 이들 솔더 범프와 배선 기판(10)의 돌출 금속층(11)의 돌출부(11x)를 전기적으로 접속할 수 있다. 이상, 제 1 실시형태의 배선 기판의 형성 방법을 설명했다.
제 1 실시형태에 따르면, 돌출 금속층 형성용의 개구부를, 종래와 같이 에칭법에 의해 형성하지 않고, 도금법에 의해 형성한다. 이 때문에, 배선 기판의 한쪽 면으로부터 돌출하는 돌출 금속층의 부분(즉, 돌출부)의 형상을 기둥 형상으로 만든다. 즉, 돌출부의 단면은 원 형상이 아니라 직사각형 형상을 가진다. 그 결과, 돌출 금속층의 돌출부의 어스펙트비가 높아진다. 그러므로, 협소 피치 배치에 적합하게 이용될 수 있는 접속 단자가 제공된다. 또한, 돌출 금속층의 돌출부에, 반도체 칩을 배선 기판에 탑재할 때에 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면의 면적을 크게 할 수 있으므로, 접속 신뢰성이 높은 접속 단자를 제공할 수 있다.
[제 2 실시형태]
제 2 실시형태에서는, 다층 배선 구조(즉, 빌드업 배선층)를 가지는 배선 기판의 다른 예에 관한 것이다. 제 2 실시형태에 대해서, 제 1 실시형태와 공통되는 부분에 대해서는 그 설명을 생략하고, 제 1 실시형태와 다른 부분을 중심으로 설명한다.
[제 2 실시형태의 배선 기판의 구조]
이하, 우선 제 2 실시형태의 배선 기판의 구조에 대하여 설명한다. 도 31은, 제 2 실시형태에 따른 배선 기판의 예를 나타낸 단면도이다. 도 31에서, 배선 기판(30)은 빌드업 배선층을 가지며, 제 1 절연층(12a), 제 2 절연층(12b), 제 3 절연층(12c), 제 1 배선층(13a), 제 2 배선층(13b), 제 3 배선층(13c), 솔더 레지스트층(14), 접속 단자(36), 및 제 4 금속층(17)을 포함한다.
배선 기판(30)의 한쪽 면(30a)에는, 반도체 칩과의 접속을 위한 접속 단자(36)가 형성된다. 각각의 접속 단자(36)는, 배선 기판(30)의 한쪽 면(30a)으로부터 부분적으로 돌출하는 돌출 금속층(31)과, 돌출 금속층(31)을 덮도록 형성된 범프(35)를 포함한다. 제 1 배선층(13a)과 돌출 금속층(31)은, 제 1 절연층(12a)을 통해 형성된 제 1 비어 홀(12x)을 통해 서로 전기적으로 접속된다. 이후, 배선 기판(30)의 한쪽 면(30a)으로부터 돌출하는 돌출 금속층(31)의 돌출 부분을 편의상 돌출부(31x)로 칭할 경우가 있다. 또한, 제 1 절연층(12a)과 접촉하는 면의 반대측인 돌출 금속층(31)의 면을 면(31y)이라 칭할 경우가 있다. 또한, 면(31y)은, 배선 기판(30) 상에 반도체 칩을 탑재할 때에, 솔더를 통해 반도체 칩의 전극 패드와 접촉하게 된다.
배선 기판(30)에서, 돌출부(31x)는, XZ평면에 평행한 평면 상에서 취한 단면이 종래의 돌출 금속층의 원 형상과는 달리, 직사각형 단면을 가진다. 돌출부(31x)는 배선 기판(30)의 한쪽의 면(30a)으로부터 돌출하는, 예를 들면 30㎛ 내지 50㎛인 돌출 길이(L30)를 가진다. 돌출부(31x)의 형상은, 예를 들면 면(31y)의 직경(Φ30)이 60㎛ 내지 70㎛인 원기둥 형상일 수 있다. 돌출부(31x)의 피치(P30)는, 예를 들면 150㎛일 있다. 돌출부(31x)의 형상은 원기둥 형상으로 한정되지 않고, 일반적으로 기둥 형상일 수 있다. 즉, 돌출부(31x)의 형상은 원기둥 형상이 아니라, 타원기둥 형상이나 4각기둥 또는 6각기둥 등의 각기둥 형상일 수 있다.
돌출 금속층(31)의 재료로서는, Cu 등을 사용할 수 있다. 솔더 범프(35)를 형성하는 재료로서는, Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, 또는 Sn, Ag, 및 Cu의 합금을 사용할 수 있다.
돌출부(31x)는 XZ평면에 평행한 평면 상에서 취한 단면이 직사각형 단면을 가지기 때문에, 어스펙트비(L30/Φ30)가 크다. 그러므로, 협소 피치 배치에 적합하게 사용될 수 있는 접속 단자가 제공된다. 또한, XZ평면에 평행한 직사각형 단면은 반도체 칩을 배선 기판에 탑재할 때에 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면(31y)의 면적을 크게 할 수 있기 때문에, 접속 신뢰성이 높은 접속 단자를 제공할 수 있다. 이상, 제 2 실시형태의 배선 기판의 구조를 설명했다.
[제 2 실시형태의 배선 기판의 제조 방법]
이어서, 제 2 실시형태의 배선 기판의 제조 방법에 대하여 설명한다. 도 32 내지 도 35는, 제 2 실시형태에 따른 배선 기판의 제조 공정의 예를 나타낸 도면이다. 도 32 내지 도 35에서, 도 31과 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다.
우선, 제 1 실시형태에서 사용된 도 16 내지 도 21에 나타낸 공정과 동일한 제조 공정을 수행한다. 도 32에 나타낸 제조 공정에서는, 지지 부재(21) 및 제 1 금속층(23)을 전해 도금용 급전층으로 이용하는 전해 도금법을 수행하여, 개구부(23x)에 제 2 금속층(11a) 및 돌출 금속층(31)을 이 순서로 적층 형성한다. 제 2 금속층(11a)은, 개구부(23x)를 통해 노출되는 지지 부재(21)의 한쪽 면(21a)을 덮거나 개구부(23x)의 내벽면을 피복하도록 형성된다. 돌출 금속층(31)은 제 2 금속층(11a) 상에 적어도 개구부(23x)를 완전히 충전하도록 형성된다.
제 2 금속층(11a)은, 후술하는 도 34에 나타낸 제조 공정에서, 지지 부재(21) 및 제 1 금속층(23)을 제거하는 에칭액에 의해 제거 불가능한 재료로 이루어진다. 또한, 제 2 금속층(11a)은, 후술하는 도 35에 나타낸 제조 공정에서, 돌출 금속층(31)에 대하여 선택적으로 에칭하는 것이 가능한 재료로 이루어진다. 예를 들면, 지지 부재(21), 제 1 금속층(23), 및 돌출 금속층(31)을 형성하는데 Cu를 사용할 경우에는, 제 2 금속층(11a)을 형성하는데 Ni를 사용할 수 있다.
이어서, 제 1 실시형태에 이용되는 도 23 내지 도 29에 나타낸 공정과 동일한 공정을 수행하여, 도 33에 나타낸 구조체를 제작한다. 도 34에 나타낸 제조 공정에서는, 도 33에 나타낸 지지 부재(21) 및 제 1 금속층(23)을 제거하여, 제 2 금속층(11a) 및 돌출 금속층(31)의 적어도 일부를 제 1 절연층(12a)으로부터 돌출시킨다. 여기에서, 제 2 금속층(11a) 및 제 1 절연층(12a)으로부터 돌출하는 돌출 금속층(31)의 돌출부의 돌출 길이(L31)는 도 19에 나타낸 제 1 금속층(23)의 두께(T10)에 대응하고, 이는 예를 들면 30㎛ 내지 50㎛이다.
지지 부재(21) 및 제 1 금속층(23) 양측이 Cu로 이루어지는 경우에는, 지지 부재(21) 및 제 1 금속층(23)은 동일한 에칭액에 의해 제거 가능하다. 예를 들면 지지 부재(21) 및 제 1 금속층(23)을, 염화제2철 수용액, 염화제2동 수용액, 또는 과황산암모늄 수용액 등을 사용한 웨트 에칭을 수행하여 제거할 수 있다. 제 2 금속층(11a)은 지지 부재(21) 및 제 1 금속층(23)을 제거하는 에칭액에 의해 제거 불가능한 재료(예를 들면, Ni)로 이루어지기 때문에, 제 2 금속층(11a)을 제거하지 않고, 지지 부재(21) 및 제 1 금속층(23)을 선택적으로 에칭에 의해 제거할 수 있다.
도 35에 나타낸 제조 공정에서는, 도 34에 나타낸 제 2 금속층(11a)을 제거한다. 제 2 금속층(11a)은 돌출 금속층(31)(예를 들면, Cu)에 대하여 선택적으로 에칭하는 것이 가능한 재료(예를 들면, Ni)로 이루어지기 때문에, 돌출 금속층(31)을 제거하지 않고, 제 2 금속층(11a)을 에칭에 의해 선택적으로 제거할 수 있다. 결과적으로, 돌출 금속층(31)의 일부는 제 1 절연층(12a)으로부터 돌출한다. 여기에서, 제 2 금속층(11a)의 두께는 수㎛정도이기 때문에, 돌출부(31x)의 돌출 길이(L30)는 도 34에 나타낸 돌출 길이(L31)와 대략 동일하고, 이는 예를 들면 30㎛ 내지 50㎛이다.
예를 들면 돌출 금속층(31)이 Cu이고 제 2 금속층(11a)이 Ni인 경우에는, 니켈 박리제를 이용한 웨트 에칭을 수행하여 제 2 금속층(11a)만을 선택적으로 제거할 수 있다. 시판의 니켈 박리제로서는, EBASTRIP(EBARAUDYLITE CO., LTD.에 의해 제조), MELSTRIP(Meltex Inc.에 의해 제조), 또는 MEC REMOVER(MEC CO., LTD.에 의해 제조) 등을 이용할 수 있다.
이어서, 돌출 금속층(31)을 덮도록, 솔더 범프(35)를 형성함으로써, 도 31에 나타낸 배선 기판(30)을 형성한다. 구체적으로, 솔더 범프(35)는, 예를 들면 돌출 금속층(31)의 돌출부(31x)를 덮도록, 솔더 페이스트를 인쇄하고, 리플로우 처리를 수행함으로써 형성할 수 있다. 솔더 범프(35)를 형성하는 재료로서는, 예를 들면 Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, 또는 Sn, Ag, 및 Cu의 합금이 사용될 수 있다. 돌출 금속층(31) 및 솔더 범프(35)는 접속 단자(36)를 구성하고, 접속 단자(36)는 반도체 칩과의 접속에 이용된다.
또한, 솔더 범프(35)는 배선 기판(30)에 형성하지 않을 수도 있다. 예를 들면, 배선 기판(30)에 탑재될 반도체 칩의 전극 패드에 솔더 범프를 형성할 수 있다. 반도체 칩에 형성된 이들 솔더 범프와 배선 기판(30)의 돌출 금속층(31)의 돌출부(31x)를 전기적으로 접속할 수 있다. 이상, 제 2 실시형태의 배선 기판의 형성 방법을 설명했다.
제 2 실시형태에 따르면, 돌출 금속층 형성용의 개구부를, 종래와 같이 에칭법에 의해 형성하지 않고, 도금법에 의해 형성한다. 이 때문에, 배선 기판의 한쪽 면으로부터 돌출하는 돌출 금속층의 부분(즉, 돌출부)의 형상을 기둥 형상으로 만든다. 즉, 돌출부의 단면은 원 형상이 아니라 직사각형 형상을 가진다. 결과적으로, 돌출 금속층의 돌출부의 어스펙트비가 높아진다. 그러므로, 협소 피치 배치에 적합하게 사용 가능한 접속 단자를 제공한다. 또한, 돌출 금속층의 돌출부에, 반도체 칩을 배선 기판에 탑재할 때에 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면의 면적을 크게 할 수 있기 때문에, 접속 신뢰성이 높은 접속 단자를 제공할 수 있다.
[제 3 실시형태]
제 3 실시형태에서는, 다층 배선 구조(즉, 빌드업 배선층)를 가지는 배선 기판의 다른 예에 관한 것이다. 제 3 실시형태에 대하여, 제 1 실시형태와 공통인 부분에 대해서는 그 설명을 생략하고, 제 1 실시형태와 다른 부분을 중심으로 설명한다.
[제 3 실시형태의 배선 기판의 구조]
이후, 우선 제 3 실시형태의 배선 기판의 구조에 대하여 설명한다. 도 36은, 제 3 실시형태에 따른 배선 기판의 예를 나타낸 단면도이다. 도 36에서, 배선 기판(50)은 빌드업 배선층을 가지며, 제 1 절연층(12a), 제 2 절연층(12b), 제 3 절연층(12c), 제 1 배선층(13a), 제 2 배선층(13b), 제 3 배선층(13c), 솔더 레지스트층(14), 접속 단자(56), 및 제 4 금속층(17)을 포함한다.
배선 기판(10)과 달리, 배선 기판(50)의 칩 탑재면은 제 4 금속층(17)이 형성되어 있는 측이다. 제 4 금속층(17)은 반도체 칩과 접속되는 접속 단자로서 기능한다. 따라서, 제 4 금속층(17) 부분 사이의 피치는 탑재될 반도체 칩에 형성된 전극 패드의 피치(예를 들면, 150㎛)에 대응하여 설계된다. 접속 단자(56)는 마더보드 등과의 접속에 이용된다. 접속 단자(56)의 피치(P50)는 마더보드 등의 접속 단자 사이의 피치에 대응시켜 제 4 금속층(17)의 부분의 피치보다 넓게 형성된다.
배선 기판(50)의 한쪽 면(50a)에는, 접속 단자(56)가 형성된다. 각각의 접속 단자(56)는, 배선 기판(50)의 한쪽 면(50a)으로부터 부분적으로 돌출하는 돌출 금속층(51)과, 배선 기판(50)의 한쪽 면(50a)으로부터 돌출하는 돌출 금속층(51)의 돌출부를 덮도록 형성된 솔더 범프(55)를 포함한다. 이후, 배선 기판(50)의 한쪽 면(50a)으로부터 돌출하는 돌출 금속층(51)의 돌출 부분을 편의상 돌출부(51x)라 칭할 경우가 있다. 또한, 제 1 절연층(12a)과 접촉하는 면의 반대측인 돌출 금속층(51)의 면을 면(51y)이라 칭할 경우가 있다. 면(51y)은, 배선 기판(50)과 마더보드 등을 서로 접속할 때에, 솔더를 통해 마더보드 등의 전극 패드와 접촉하게 된다.
배선 기판(50)에서, 돌출부(51x)는, XZ평면에 평행한 평면 상에서 취한 단면 형상이 종래의 돌출 금속층의 원 형상과는 달리, 직사각형 단면을 가진다. 돌출부(51x)는 배선 기판(50)의 한쪽 면(50a)으로부터 돌출하는, 예를 들면 30㎛ 내지 50㎛인 돌출 길이(L50)를 가진다. 돌출부(51x)의 형상은, 예를 들면 면(51y)의 직경(Φ50)이 100㎛ 내지 200㎛인 원기둥 형상일 수 있다. 돌출부(51x)의 피치(P50)는, 예를 들면 500㎛일 수 있다. 돌출부(51x)의 형상은 원기둥 형상이 아니라, 일반적으로 기둥 형상일 수 있다. 즉, 돌출부(51x)의 형상은 원기둥 형상이 아니라, 예를 들면 타원기둥 형상이나 4각기둥 또는 6각기둥 등의 각기둥 형상일 수 있다.
돌출 금속층(51)은 제 2 금속층(51a) 및 제 3 금속층(51b)을 포함한다. 돌출 금속층(51)의 구조는 기둥 형상의 제 3 금속층(51b)의 면이 제 2 금속층(51a)으로 피복되는 것이다. 제 2 금속층(51a)의 재료로서는, 예를 들면 Au일 수 있다. 또한, 제 2 금속층(51a)은 제 3 금속층(51b)에 Ni층과 Au층이 이 순서로 적층된 Ni 및 Au층이나, 제 3 금속층(51b)에 Ni층, Pd층, 및 Au층이 이 순서로 적층된 Ni, Pd, 및 Au층으로 형성할 수 있다. 제 3 금속층(51b)의 재료는, 예를 들면 Cu일 수 있다. 솔더 범프(55)를 형성하는 재료로서는, Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, 또는 Sn, Ag, 및 Cu의 합금을 사용할 수 있다.
배선 기판(50)의 나머지 구조는 배선 기판(10)의 구조와 동일하기 때문에, 그 설명을 생략한다. 배선 기판(50)의 형성 방법은 배선 기판(10)의 형성 방법과 동일하기 때문에, 그 설명을 생략한다.
제 3 실시형태에 따르면, 돌출 금속층 형성용의 개구부를, 종래와 같이 에칭법에 의해 형성하지 않고, 도금법에 의해 형성한다. 이 때문에, 배선 기판의 한쪽 면으로부터 돌출하는 돌출 금속층의 부분(즉, 돌출부)의 형상을 기둥 형상으로 만든다. 즉, 돌출부의 단면은 원 형상이 아니라 직사각형 형상을 가진다. 또한, 돌출 금속층에, 마더보드 등과 접속할 때에 솔더를 통해 마더보드 등의 접극 패드와 접촉하는 면의 면적을 크게 할 수 있기 때문에, 접속 신뢰성이 높은 접속 단자를 제공할 수 있다.
[제 4 실시형태]
제 4 실시형태는 다층 배선 구조(즉, 빌드업 배선층)을 가지는 배선 기판의 다른 예에 관한 것이다. 제 4 실시형태에 대하여, 제 2 실시형태와 공통인 부분에 대해서는 그 설명을 생략하고, 제 2 실시형태와 다른 부분을 중심으로 설명한다.
[제 4 실시형태의 배선 기판의 구조]
이후, 우선 제 4 실시형태의 배선 기판의 구조에 대하여 설명한다. 도 37은 제 4 실시형태에 따른 배선 기판의 예를 나타낸 단면도이다. 도 37에서, 배선 기판(60)은 빌드업 배선층을 가지며, 제 1 절연층(12a), 제 2 절연층(12b), 제 3 절연층(12c), 제 1 배선층(13a), 제 2 배선층(13b), 제 3 배선층(13c), 솔더 레지스트층(14), 접속 단자(66), 및 제 4 금속층(17)을 포함한다.
배선 기판(30)과는 달리, 배선 기판(60)의 칩 탑재면은 제 4 금속층(17)이 형성되는 측이다. 제 4 금속층(17)은 반도체 칩과 접속되는 접속 단자로서 기능한다. 따라서, 제 4 금속층(17)의 부분 사이의 피치는 탑재될 반도체 칩에 형성된 전극 패드의 피치(예를 들면, 150㎛)에 대응하여 설계된다. 접속 단자(66)는 마더보드 등과의 접속에 이용된다. 접속 단자(66)의 피치(P60)는 마더보드 등의 접속 단자 사이의 피치에 대응시켜 제 4 금속층(17)의 부분의 피치보다 넓게 형성된다.
배선 기판(60)의 한쪽 면(60a)에는, 접속 단자(66)가 형성된다. 각각의 접속 단자(66)는, 배선 기판(60)의 한쪽 면(60a)으로부터 부분적으로 돌출하는 돌출 금속층(61)과, 배선 기판(60)의 한쪽 면(60a)으로부터 돌출하는 돌출 금속층(61)의 돌출부를 덮도록 형성된 솔더 범프(65)를 포함한다. 이후, 배선 기판(60)의 한쪽 면(60a)으로부터 돌출하는 돌출 금속층(61)의 돌출부를 편의상 돌출부(61x)라 칭할 경우가 있다. 또한, 제 1 절연층(12a)과 접촉하는 면의 반대측인 면을 면(61y)이라 칭할 경우가 있다. 또한, 면(61y)은, 배선 기판(60)과 마더보드 등을 서로 접속할 때에, 솔더를 통해 마더보드 등의 전극 패드와 접촉하게 된다.
배선 기판(60)에서, 돌출부(61x)는, XZ평면에 평행한 평면 상에서 취한 단면이, 종래의 돌출 금속층의 원 형상과는 달리, 직사각형 단면을 가진다. 돌출부(61x)는 배선 기판(60)의 한쪽 면(60a)으로부터 돌출하는, 예를 들면 30㎛ 내지 50㎛인 돌출 길이(L60)를 가진다. 돌출부(61x)의 형상은, 예를 들면 면(61y)의 직경(Φ60)이 100㎛ 내지 200㎛인 원기둥 형상일 수 있다. 돌출부(61x)의 피치(P60)는, 예를 들면 500㎛일 수 있다. 돌출부(61x)의 형상은 원기둥 형상으로는 한정되지 않고, 일반적으로 기둥 형상일 수 있다. 즉, 돌출부(61x)의 형상은 원기둥 형상이 아니라, 예를 들면 타원기둥 형상이나 4각기둥 또는 6각기둥 등의 각기둥 형상일 수 있다.
돌출 금속층(61)의 재료로서는, 예를 들면 Cu 등을 사용할 수 있다. 솔더 범프(65)를 형성하는 재료로서는, Pb를 포함하는 합금, Sn과 Cu의 합금, Sn과 Ag의 합금, 또는 Sn, Ag, 및 Cu의 합금을 사용할 수 있다.
배선 기판(60)의 나머지 구조는 배선 기판(30)의 구조와 동일하기 때문에, 그 설명을 생략한다. 배선 기판(60)의 형성 방법은 배선 기판(30)의 형성 방법과 동일하기 때문에, 그 설명을 생략한다.
제 4 실시형태에 따르면, 돌출 금속층 형성용의 개구부를, 종래와 같이 에칭법에 의해 형성하지 않고, 도금법에 의해 형성한다. 이 때문에, 배선 기판의 한쪽 면으로부터 돌출하는 돌출 금속층의 부분(즉, 돌출부)의 형상을 기둥 형상으로 만든다. 즉, 돌출부의 단면은 원 형상이 아니라 직사각형 형상을 가진다. 또한, 돌출 금속층에, 마더보드 등과 접속할 때에 솔더를 통해 마더보드 등의 접속 패드와 접촉하는 면의 면적을 크게 할 수 있기 때문에, 접속 신뢰성이 높은 접속 단자를 제공한다.
[제 5 실시형태]
제 5 실시형태는 빌드업 배선층을 가지는 배선 기판에 반도체 칩을 탑재한 반도체 패키지의 예에 관한 것이다. 제 5 실시형태에 대하여, 제 1 실시형태와 공통되는 부분에 대해서는 그 설명을 생략하고, 제 1 실시형태와 다른 부분을 중심으로 설명한다.
[제 5 실시형태의 반도체 패키지의 구조]
이후, 우선 제 5 실시형태의 반도체 패키지의 구성에 대하여 설명한다. 도 38은, 제 5 실시형태에 따른 반도체 패키지의 예를 나타낸 단면도이다. 도 38에서, 도 15와 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다. 도 38에서, 반도체 패키지(70)는, 도 15에 나타낸 배선 기판(10), 반도체 칩(71), 및 언더 필 수지(75)를 포함한다.
반도체 칩(71)은 칩(72)과 전극 패드(73)를 포함한다. 칩(72)은, 실리콘 등으로 이루어지는 박판(thin plate)인 반도체 기판(도시 생략) 상에 반도체 집적회로(도시 생략)가 형성된다. 칩(72)에는, 전극 패드(73)가 형성된다. 전극 패드(73)는, 반도체 집적회로(도시 생략)와 전기적으로 접속된다. 전극 패드(73)의 재료로서는, 예를 들면 Au 등을 사용할 수 있다. 배선 기판(10)의 솔더 범프(15)는, 용융 후 반도체 칩(71)의 전극 패드(73)와 전기적으로 접속된다. 반도체 칩(71)과 배선 기판(10)의 한쪽 면(10a) 사이의 간극에는, 언더 필 수지(75)가 충전된다.
배선 기판(10)의 돌출부(11x)의 단면은 직사각형이기 때문에, 용융된 솔더 범프(15)를 통해 전극 패드(73)와 대면하는 면(11y)의 면적이 커진다. 그러므로, 접속 신뢰성이 높은 접속 단자가 제공된다. 이상, 제 5 실시형태의 반도체 패키지의 구조를 설명했다.
[제 5 실시형태의 반도체 패키지의 제조 방법]
이후, 제 5 실시형태의 반도체 패키지의 제조 방법을 설명한다. 도 39 및 도 40은, 제 5 실시형태에 따른 반도체 패키지의 제조 공정의 예를 나타낸 도면이다. 도 39 및 도 40에서, 도 38과 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다.
우선, 도 15에 나타낸 배선 기판(10)을 준비한다. 이어서, 도 39에 나타낸 제조 공정에서는, 접속 단자(16)가 형성되는 배선 기판(10)의 면과 전극 패드(73)가 형성되는 반도체 칩(71)의 면을 대향시켜서, 접속 단자(16)와 전극 패드(73)가 서로 대면하게 위치 결정되도록, 배선 기판(10)과 반도체 칩(71)을 배치한다.
이어서, 도 40에 나타낸 제조 공정에서는, 접속 단자(16)의 솔더 범프(15)를, 예를 들면 230℃에서 가열하고, 솔더를 용융해시킨다. 결과적으로, 접속 단자(16)의 돌출 금속층(11)은 전극 패드(73)와 전기적으로 접속된다. 각각의 전극 패드(73) 상에 솔더가 형성되면, 각각의 전극 패드(73) 상의 솔더와 각각의 솔더 범프(15)가 용융해서 하나의 범프가 된다. 이어서, 반도체 칩(71)과 배선 기판(10)의 한쪽 면(10a) 사이의 간극에 언더 필 수지(75)를 주입함으로써, 도 38에 나타낸 반도체 패키지(70)가 완성된다.
이렇게, 제 5 실시형태에 따르면, 배선 기판에 접속 단자 등을 통해 반도체 칩을 탑재한 반도체 패키지를 제조한다. 이 구성에서, 배선 기판의 접속 단자는 기둥 형상의 돌출부를 가지며, 그 돌출부의 단면은 원 형상이 아니라 직사각형 형상이 된다. 이 때문에, 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면의 면적이 큰 돌출부를 제공할 수 있기 때문에, 반도체 패키지에서 배선 기판과 반도체 칩 사이의 접속 신뢰성을 향상시킬 수 있다.
[제 6 실시형태]
제 6 실시형태는 빌드업 배선층을 가지는 배선 기판에 반도체 칩을 탑재한 반도체 패키지의 다른 예에 관한 것이다. 제 6 실시형태에 대하여, 제 2 실시형태와 공통되는 부분에 대해서는 그 설명을 생략하고, 제 2 실시형태와 다른 부분을 중심으로 설명한다.
[제 6 실시형태의 반도체 패키지의 구조]
이어서, 우선 제 6 실시형태의 반도체 패키지의 구성에 대하여 설명한다. 도 41은, 제 6 실시형태에 따른 반도체 패키지의 예를 나타낸 단면도이다. 도 41에서, 도 31과 동일 부품에 대해서는, 동일한 부호를 부여하고, 그 설명을 생략할 경우가 있다. 도 41에서, 반도체 패키지(80)는, 도 31에 나타낸 배선 기판(30), 반도체 칩(71), 및 언더 필 수지(75)를 포함한다.
반도체 칩(71)은 칩(72)과 전극 패드(73)를 포함한다. 칩(72)은, 실리콘 등으로 이루어지는 박판화된 반도체 기판(도시 생략) 상에 반도체 집적회로(도시 생략)가 형성된다. 칩(72)에는, 전극 패드(73)가 형성된다. 전극 패드(73)는 반도체 집적회로(도시 생략)와 전기적으로 접속된다. 전극 패드(73)의 재료로서는, Au 등을 사용할 수 있다. 배선 기판(30)이 솔더 범프(35)는, 용융 후 반도체 칩(71)의 전극 패드(73)와 전기적으로 접속된다. 반도체 칩(71)과 배선 기판(30)의 한쪽 면(30a) 사이의 간극에는 언더 필 수지(75)가 충전된다.
배선 기판(30)의 돌출부(31x)의 단면은 직사각형이기 때문에, 용융한 솔더 범프(35)를 통해 전극 패드(73)와 대면하는 면(31y)의 면적이 커진다. 그러므로, 접속 신뢰성이 높은 접속 단자가 제공된다. 이상, 제 6 실시형태의 반도체 패키지의 구조를 설명했다. 또한, 제 6 실시형태의 반도체 패키지의 제조 방법은, 제 5 실시형태의 반도체 패키지의 제조 방법과 동일하기 때문에, 그 설명을 생략한다.
제 6 실시형태에 따르면, 배선 기판에 접속 단자 등을 통해 반도체 칩을 탑재한 반도체 패키지가 제조된다. 이 구성에서, 배선 기판의 접속 단자는 단면이 원 형상이 아니라 직사각형인 기둥 형상의 돌출부를 가진다. 이 때문에, 솔더를 통해 반도체 칩의 전극 패드와 접촉하는 면의 면적이 큰 돌출부를 제공할 수 있기 때문에, 반도체 패키지에서 배선 기판과 반도체 칩 사이의 접속 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 이들 실시형태에 제한되지 않고, 본 발명의 범주에서 일탈하지 않고, 다양한 변형 및 치환을 할 수 있다.
예를 들면, 상술한 실시형태는, 배선층을 세미에디티브법을 이용하여 형성하는 예에 관한 것이었다. 이것으로 제한되는 예가 아니라, 배선층은, 서브트랙티브법 등의 다른 방법에 의해 형성할 수 있다. 또한, 상술한 실시형태에서, 돌출 금속층(11, 31, 51, 또는 61)을 범프(15, 35, 55, 또는 65)의 설치 없이 단독으로 접속 단자(16, 36, 56, 또는 66)를 형성할 수 있다.
10, 30, 50, 60 : 배선 기판
10a, 30a, 50a, 60a : 배선 기판의 한쪽 면
11, 31, 51, 61 : 돌출 금속층 11a, 51a : 제 2 금속층
11b, 51b : 제 3 금속층 11x, 31x, 51x, 61x : 돌출부
12a : 제 1 절연층 12b : 제 2 절연층
12c : 제 3 절연층 12x : 제 1 비어 홀
12y : 제 2 비어 홀 12z : 제 3 비어 홀
13a : 제 1 배선층 13b : 제 2 배선층
13c : 제 3 배선층 14 : 솔더 레지스트층
14x : 개구부 15, 35, 55, 65 : 솔더 범프
16, 36, 56, 66 : 접속 단자 17 : 제 4 금속층
21 : 지지 부재 21a : 지지 부재의 한쪽 면
22, 24 : 레지스트층 23 : 제 1 금속층
70, 80 : 반도체 패키지 71 : 반도체 칩
72 : 칩 73 : 전극 패드
75 : 언더 필 수지 L10, L30, L50, L60 :돌출 길이
P10, P30, P50, P60 : 피치 T10 : 두께
Φ10, Φ30, Φ50, Φ60 : 직경

Claims (23)

  1. 적어도 하나의 배선층을 갖는 배선 기판의 제조 방법으로서,
    지지 부재의 한쪽 면에, 상기 지지 부재의 표면의 일부를 노출하는 적어도 하나의 기둥 형상의 관통 홀을 가지는 제 1 금속층을 형성하는 제 1 금속층 형성 공정;
    상기 기둥 형상의 관통 홀을 충전하는 기둥 형상의 금속층을 형성하는 기둥 형상의 금속층 형성 공정;
    상기 기둥 형상의 금속층 상(上) 및 상기 제 1 금속층 상에 절연층을 형성하는 절연층 형성 공정;
    배선층이 상기 절연층의 비어 홀을 통해 상기 기둥 형상의 금속층과 전기적으로 접속되도록, 상기 절연층의 제 1 면에 상기 배선층을 형성하는 배선층 형성 공정; 및
    적어도 상기 지지 부재 전체 및 상기 제 1 금속층 전체를 제거하여, 상기 제 1 면의 반대측인 상기 절연층의 제 2 면으로부터 돌출하는 상기 기둥 형상의 금속층의 적어도 일부를 포함하고, 상기 배선 기판의 접속 단자의 적어도 일부로서 기능하는 돌출부를 형성하는 돌출부 형성 공정을 포함하고,
    상기 제 1 금속층 형성 공정은,
    상기 지지 부재 상에 상기 기둥 형상의 관통 홀에 대응하는 형상을 갖는 기둥 형상의 레지스트층을 형성하는 공정;
    상기 기둥 형상의 레지스트층을 형성하지 않은 영역의 지지 부재 상에 상기 제 1 금속층을 형성하는 공정; 및
    상기 기둥 형상의 레지스트층을 제거하는 공정을 포함하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기둥 형상의 금속층 형성 공정은,
    상기 기둥 형상의 관통 홀을 통해 노출된 상기 지지 부재의 면과 상기 기둥 형상의 관통 홀의 내벽면을 피복하는 제 2 금속층을 형성하는 제 2 금속층 형성 공정; 및
    상기 제 2 금속층으로 피복된 상기 기둥 형상의 관통 홀을 충전하도록 상기 제 2 금속층 상에 제 3 금속층을 형성하는 제 3 금속층 형성 공정 - 상기 제 2 금속층 및 상기 제 3 금속층은 상기 기둥 형상의 금속층을 함께 구성함 - 을 포함하는 배선 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 돌출부는 상기 제 2 금속층 및 상기 제 3 금속층을 포함하는 배선 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 돌출부 형성 공정은 상기 지지 부재 및 상기 제 1 금속층을 제거한 후에 상기 제 2 금속층을 제거함으로써, 상기 제 3 금속층을 포함하는 돌출부를 형성하는 배선 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기둥 형상의 관통 홀의 길이 방향에 수직한 평면 상에서 취한 단면 형상은 상기 기둥 형상의 관통 홀의 전체 길이에 걸쳐 실질적으로 일정한 배선 기판의 제조 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 지지 부재는 전기 도체이고, 상기 제 1 금속층 형성 공정은 상기 지지 부재를 급전층으로 사용하는 전해 도금법에 의해 상기 제 1 금속층을 형성하는 배선 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 지지 부재는 전기 도체이고, 상기 기둥 형상의 금속층 형성 공정은 상기 지지 부재를 급전층으로 사용하는 전해 도금법에 의해 상기 기둥 형상의 금속층을 형성하는 배선 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 지지 부재 및 상기 제 1 금속층은 공통의 에칭액에 의해 동시에 제거 가능한 재료로 이루어지는 배선 기판의 제조 방법.
  10. 제 2 항에 있어서,
    상기 제 2 금속층은 상기 지지 부재 및 상기 제 1 금속층을 제거하는 에칭액에 의해 제거 불가능한 재료로 이루어지는 배선 기판의 제조 방법.
  11. 제 2 항에 있어서,
    상기 제 2 금속층은 서로 다른 재료로 이루어지는 복수의 금속층을 겹쳐 적층한 구조를 가지는 배선 기판의 제조 방법.
  12. 제 1 항에 기재된 제조 방법에 의해 제조된 돌출부를 가지는 배선 기판과 적어도 하나의 전극 패드를 가지는 반도체 칩을 준비하는 공정;
    상기 전극 패드가 상기 돌출부와 대면하도록, 상기 반도체 칩을 상기 배선 기판 상에 배치하는 공정; 및
    상기 돌출부와 상기 전극 패드를 전기적으로 접속하는 공정을 포함하는 반도체 패키지의 제조 방법.
  13. 제 12 항에 있어서,
    상기 반도체 칩과 상기 돌출부가 형성되는 상기 배선 기판의 면 사이의 간극에 수지를 충전하는 공정을 더 포함하는 반도체 패키지의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020100034673A 2009-04-16 2010-04-15 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법 KR101709629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-099989 2009-04-16
JP2009099989A JP5147779B2 (ja) 2009-04-16 2009-04-16 配線基板の製造方法及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
KR20100114845A KR20100114845A (ko) 2010-10-26
KR101709629B1 true KR101709629B1 (ko) 2017-02-23

Family

ID=42980152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034673A KR101709629B1 (ko) 2009-04-16 2010-04-15 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법

Country Status (4)

Country Link
US (3) US8458900B2 (ko)
JP (1) JP5147779B2 (ko)
KR (1) KR101709629B1 (ko)
TW (1) TWI472283B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
JP5861400B2 (ja) * 2011-11-09 2016-02-16 イビデン株式会社 半導体実装部材
KR101287742B1 (ko) * 2011-11-23 2013-07-18 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
US8981842B1 (en) * 2013-10-25 2015-03-17 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit comprising buffer chain
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP6543887B2 (ja) * 2014-02-24 2019-07-17 日立化成株式会社 バンプ付き配線基板及びその製造方法
US9693455B1 (en) * 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US20150279815A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
WO2016021516A1 (ja) * 2014-08-04 2016-02-11 国立研究開発法人産業技術総合研究所 局在型表面プラズモン共鳴センシングチップおよび局在型表面プラズモン共鳴センシングシステム
JP5795415B1 (ja) 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
TWI562275B (en) * 2014-11-27 2016-12-11 Advance Process Integrate Technology Ltd Process of forming waferless interposer
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US9899248B2 (en) * 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI595810B (zh) * 2015-05-22 2017-08-11 欣興電子股份有限公司 封裝結構及其製作方法
CN106298707B (zh) * 2015-06-05 2019-05-21 欣兴电子股份有限公司 封装结构及其制作方法
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN109075769B (zh) * 2016-04-28 2022-05-27 株式会社村田制作所 弹性波装置
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
JP2018032661A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびその製造方法
CN107872929B (zh) * 2016-09-27 2021-02-05 欣兴电子股份有限公司 线路板与其制作方法
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US9922924B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Interposer and semiconductor package
KR101944997B1 (ko) * 2017-01-06 2019-02-01 조인셋 주식회사 금속패드 인터페이스
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
US10325842B2 (en) 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
US10515889B2 (en) 2017-10-13 2019-12-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10163758B1 (en) * 2017-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10573572B2 (en) 2018-07-19 2020-02-25 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure
KR102530754B1 (ko) * 2018-08-24 2023-05-10 삼성전자주식회사 재배선층을 갖는 반도체 패키지 제조 방법
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
US11109481B2 (en) * 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
JP7259942B2 (ja) * 2019-03-29 2023-04-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
WO2021031125A1 (zh) * 2019-08-20 2021-02-25 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法
CN112885806B (zh) * 2019-11-29 2022-03-08 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
KR20220009193A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 패키지 장치
US20220199427A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4240198A (en) * 1979-02-21 1980-12-23 International Telephone And Telegraph Corporation Method of making conductive elastomer connector
US5054192A (en) * 1987-05-21 1991-10-08 Cray Computer Corporation Lead bonding of chips to circuit boards and circuit boards to circuit boards
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
JP3653452B2 (ja) 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
JP3874669B2 (ja) 2002-01-25 2007-01-31 日本特殊陶業株式会社 配線基板の製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR100782798B1 (ko) * 2006-02-22 2007-12-05 삼성전기주식회사 기판 패키지 및 그 제조 방법
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
US20090056998A1 (en) * 2007-08-31 2009-03-05 International Business Machines Corporation Methods for manufacturing a semi-buried via and articles comprising the same
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165513A (ja) * 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
JP2008177619A (ja) * 2008-04-11 2008-07-31 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法

Also Published As

Publication number Publication date
US20100263923A1 (en) 2010-10-21
US20130250533A1 (en) 2013-09-26
TWI472283B (zh) 2015-02-01
TW201041472A (en) 2010-11-16
JP5147779B2 (ja) 2013-02-20
US8458900B2 (en) 2013-06-11
US20150206833A1 (en) 2015-07-23
KR20100114845A (ko) 2010-10-26
US9018538B2 (en) 2015-04-28
JP2010251552A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
KR101709629B1 (ko) 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
KR101412720B1 (ko) 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
US6297553B1 (en) Semiconductor device and process for producing the same
KR101093594B1 (ko) 회로 기판의 제조 방법
US7480151B2 (en) Wiring board and method of manufacturing the same
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
JP2008300691A (ja) 配線基板およびその製造方法
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20170033037A1 (en) Packaging substrate
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP4172238B2 (ja) 電子部品の実装構造
JP2007109884A (ja) 実装基板および半導体装置
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP5422718B2 (ja) 配線基板及び半導体パッケージ
KR102023729B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP2023005616A (ja) 配線基板
JP2023063917A (ja) 配線基板及び機能デバイス
JP2010272895A (ja) 半導体パッケージの製造方法
JP2001148443A (ja) 多層配線基板及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 4