JP5861400B2 - 半導体実装部材 - Google Patents
半導体実装部材 Download PDFInfo
- Publication number
- JP5861400B2 JP5861400B2 JP2011245060A JP2011245060A JP5861400B2 JP 5861400 B2 JP5861400 B2 JP 5861400B2 JP 2011245060 A JP2011245060 A JP 2011245060A JP 2011245060 A JP2011245060 A JP 2011245060A JP 5861400 B2 JP5861400 B2 JP 5861400B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- insulating layer
- layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000000463 material Substances 0.000 title description 7
- 239000004020 conductor Substances 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 95
- 230000007423 decrease Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 90
- 239000010408 film Substances 0.000 description 51
- 229910000679 solder Inorganic materials 0.000 description 25
- 238000007772 electroless plating Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000007747 plating Methods 0.000 description 19
- 229920005989 resin Polymers 0.000 description 18
- 239000011347 resin Substances 0.000 description 18
- 230000008646 thermal stress Effects 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000009713 electroplating Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000004760 aramid Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
このため、例えば特許文献1に記載の半導体装置を外部基板上に実装する際に生じる熱応力や、実装後に生じる熱応力をできる限り緩和し、そうした熱応力が半導体素子に加わることを抑制する手段が要求されている。
前記第1基板は、前記第1絶縁層のうち最外層に位置する第1絶縁層の表面から突き出る第1接続導体を有し、前記第2基板は、前記第2絶縁層のうち最外層に位置する第2絶縁層の表面から突き出る第2接続導体を有し、前記第1バンプは前記第1接続導体上に設けられ、前記第2バンプは前記第2接続導体上に設けられ、前記第1接続導体は、半導体素子側に向かうにつれて径が小さくなるように傾斜する側面を有している。
半導体実装部材10は、第2基板300と、第2基板300上にバンプ28を介して実装されている第1基板500とからなる。
第1面F上の導体パターン34と第2面S上の導体パターン334とはスルーホール導体36を介して接続されている。スルーホール導体36は、コア基板に設けられた貫通孔28内に銅めっきを充填することにより形成される。
最外層の層間絶縁層150上には、開口371を有するソルダーレジスト層370a、370bがそれぞれ設けられている。なお、請求項1における「最外層に位置する第2絶縁層」とは、ソルダーレジスト層370aを意味する。
第2接続導体332P上には、第2接続導体332Pを被覆するようにバンプ28が設けられている。このバンプ28を介して、第2基板上に第1基板が実装されている。
第1基板500を形成する第1絶縁層は、ガラスクロス、ガラス不織布、アラミドクロス、アラミド不織布等の補強材を含有していない。
第1基板500の厚みは、第2基板300よりも薄く、20〜30μmである。
第1絶縁層の線膨張係数は、第2絶縁層の線膨張係数よりも小さく、10〜25ppmである。
第1接続導体872P上には、第1接続導体872Pを被覆するようにバンプ828が設けられている。このバンプ828を介して、第1基板500上に半導体素子90が実装されている。
図1〜図3を参照して上述した第2基板の製造方法について図4〜図9を参照して説明される。
(1)厚さ0.15mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなるコア基板30の両面に15μmの銅箔22がラミネートされている銅張積層板20Aを出発材料とする。まず、銅箔22の表面に、黒化処理が施される(図4(A))。
第1基板の製造方法について、図10〜図16を参照して説明される。
(1)まず、厚さ約1.1mmのガラス板510が用意される(図10(A))。
ガラス板は、実装するシリコン製ICチップとの熱膨張係数差が小さくなるように、CTEが3.3(ppm)以下で、且つ、後述する剥離工程において使用する308nmのレーザ光に対して透過率が9割以上であることが望ましい。
図3に示すように、半田バンプ28を介して、第2基板300の第2接続導体332Pに第1基板300が実装される。
90 半導体素子
300 第2基板
332P 第2接続導体
50、150 第1絶縁層
500 第1基板
650、750 第1絶縁層
872P 第1接続導体
Claims (1)
- 複数の第1絶縁層と、該第1絶縁層上に形成されている第1導体パターンと、上下に位置する前記第1導体パターン同士を接続する第1ビア導体とを有する第1基板と、
該第1基板を実装し、複数の第2絶縁層と、該第2絶縁層上に形成されている第2導体パターンと、上下に位置する前記第2導体パターン同士を接続する第2ビア導体とを有する第2基板と、
前記第1基板上に設けられ、該第1基板に半導体素子を接続するための第1バンプと、
前記第2基板上に設けられ、該第2基板に前記第1基板を接続するための第2バンプと、
を有する半導体実装部材であって、
前記第1基板は、前記第1絶縁層のうち最外層に位置する第1絶縁層の表面から突き出る第1接続導体を有し、
前記第2基板は、前記第2絶縁層のうち最外層に位置する第2絶縁層の表面から突き出る第2接続導体を有し、
前記第1バンプは前記第1接続導体上に設けられ、
前記第2バンプは前記第2接続導体上に設けられ、
前記第1接続導体は、半導体素子側に向かうにつれて径が小さくなるように傾斜する側面を有している。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245060A JP5861400B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体実装部材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245060A JP5861400B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体実装部材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013102062A JP2013102062A (ja) | 2013-05-23 |
JP5861400B2 true JP5861400B2 (ja) | 2016-02-16 |
Family
ID=48622417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011245060A Active JP5861400B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体実装部材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5861400B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6761224B2 (ja) * | 2014-02-19 | 2020-09-23 | 味の素株式会社 | プリント配線板、半導体装置及び樹脂シートセット |
JP6394136B2 (ja) * | 2014-07-14 | 2018-09-26 | 凸版印刷株式会社 | パッケージ基板およびその製造方法 |
JP6915659B2 (ja) * | 2017-12-06 | 2021-08-04 | 味の素株式会社 | 樹脂シート |
JP2020004926A (ja) * | 2018-07-02 | 2020-01-09 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347391A (ja) * | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | プリント配線板 |
JP5079475B2 (ja) * | 2007-12-05 | 2012-11-21 | 新光電気工業株式会社 | 電子部品実装用パッケージ |
JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
-
2011
- 2011-11-09 JP JP2011245060A patent/JP5861400B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013102062A (ja) | 2013-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8749073B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
JP5649490B2 (ja) | 配線基板及びその製造方法 | |
JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
JP5948795B2 (ja) | 半導体装置の製造方法 | |
JP2002016173A (ja) | 半導体装置 | |
JP4973743B2 (ja) | 半導体素子実装基板及び半導体素子実装基板の製造方法 | |
TW201014480A (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2012069926A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP2005310946A (ja) | 半導体装置 | |
JP2011211194A (ja) | 配線板及びその製造方法 | |
US20100108371A1 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
TW201101955A (en) | Multilayer printed wiring board | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
WO2016116980A1 (ja) | 配線基板積層体及びこれを用いた半導体装置の製造方法 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2001036253A (ja) | 多層配線回路基板及びその製造方法 | |
JP5861400B2 (ja) | 半導体実装部材 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
JP3981227B2 (ja) | 多層配線基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |