JP6678090B2 - 電子部品内蔵基板及びその製造方法と電子部品装置 - Google Patents

電子部品内蔵基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP6678090B2
JP6678090B2 JP2016196164A JP2016196164A JP6678090B2 JP 6678090 B2 JP6678090 B2 JP 6678090B2 JP 2016196164 A JP2016196164 A JP 2016196164A JP 2016196164 A JP2016196164 A JP 2016196164A JP 6678090 B2 JP6678090 B2 JP 6678090B2
Authority
JP
Japan
Prior art keywords
cavity
core substrate
electronic component
substrate
support pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016196164A
Other languages
English (en)
Other versions
JP2018060876A5 (ja
JP2018060876A (ja
Inventor
淳史 佐藤
淳史 佐藤
深瀬　克哉
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016196164A priority Critical patent/JP6678090B2/ja
Priority to US15/718,280 priority patent/US10321574B2/en
Publication of JP2018060876A publication Critical patent/JP2018060876A/ja
Publication of JP2018060876A5 publication Critical patent/JP2018060876A5/ja
Application granted granted Critical
Publication of JP6678090B2 publication Critical patent/JP6678090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16267—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品内蔵基板及びその製造方法と電子部品装置に関する。
従来、半導体チップやキャパシタなどの電子部品が内蔵された電子部品内蔵基板がある。そのような電子部品内蔵基板では、コア基板に形成されたキャビティに電子部品が配置され、電子部品に配線層が接続される。
ＷＯ２０１２／１５７４２６号公報
後述する予備的事項の欄で説明するように、コア基板のキャビティ内に複数のキャパシタを搭載する場合、複数のキャパシタそれぞれが隣接する領域でキャパシタの接続端子同士が接触して電気ショートが発生するおそれがある。
コア基板のキャビティに複数の電子部品を信頼性よく搭載できる新規な構造の電子部品内蔵基板及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、コア基板と、前記コア基板を貫通するキャビティと、前記コア基板の一方の面に形成された配線層と、前記配線層と同一層から形成され、前記キャビティを跨ぎ、前記キャビティを複数の部品内蔵領域に区画する支持パターンと、前記キャビティ内の前記支持パターン上の一部に配置され、前記コア基板と同じ材料から形成された絶縁壁部と、前記複数の部品内蔵領域にそれぞれ搭載された複数の電子部品と、前記キャビティ内を充填する絶縁材料とを有し、前記支持パターン上に前記絶縁壁部が形成されていない領域を前記キャビティ内に含む電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、コア基板を用意する工程と、コア基板の一方に面に、配線層と、前記配線層と同一層からなる支持パターンとを形成する工程と、前記支持パターンを挟んで対向する位置に、前記コア基板を貫通する複数の部品内蔵領域を形成する工程と、前記支持パターン上に位置する、前記複数の部品内蔵領域の間の前記コア基板の一部を除去して、前記複数の部品内蔵領域が連結された１つのキャビティを形成すると共に、前記支持パターン上に前記コア基板と同一材料からなる絶縁壁部を形成する工程と、前記複数の部品内蔵領域にそれぞれ電子部品を搭載する工程と、前記キャビティ内を絶縁材料で充填する工程とを有する電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板では、コア基板に厚み方向に貫通するキャビティが形成されている。コア基板の一方の面に、配線層と同一層から形成される支持パターンがキャビティを跨ぐように配置されている。
支持パターンによってキャビティ内が複数の部品内蔵領域に区画されている。さらに、支持パターンの内面にコア基板と同一材料から形成される絶縁壁部が配置されている。
そして、複数の部品内蔵領域に電子部がそれぞれ配置され、複数の電子部品の間に絶縁壁部が配置されている。
これにより、複数の電子部品を搭載する際などに、電子部品が傾いたり、位置ずれするとしても、絶縁壁部によって電子部品同士が接触することが防止される。
また、支持パターンの上に絶縁壁部を配置するため、コア基板から分離した状態で支持パターンの内面上の任意の位置に絶縁壁部を配置することができる。
これにより、例えばコア基板のキャビティ内に縦２列、横２列の４つの電子部品を搭載する場合であっても、４つの電子部品が隣接するキャビティの中央部にも絶縁壁部を配置することが可能になり、電子部品同士の電気ショートの発生が防止される。
図１は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図及び平面図（その２）である。 図３は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法を示す断面図及び平面図（その４）である。 図５は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図６は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その６）である。 図７は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その７）である。 図８は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その８）である。 図９は予備的事項の電子部品内蔵基板の製造方法を示す断面図（その９）である。 図１０（ａ）及び（ｂ）は予備的事項の電子部品内蔵基板の製造方法の問題点を説明するための平面図である。 図１１（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び部分平面図（その１）である。 図１２（ａ）〜（ｄ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。 図１３（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その３）である。 図１４は実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。 図１５（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その５）である。 図１６は実施形態の電子部品内蔵基板の製造方法を示す断面図（その６）である。 図１７は実施形態の電子部品内蔵基板の製造方法を示す断面図（その７）である。 図１８は実施形態の電子部品内蔵基板の製造方法を示す断面図（その８）である。 図１９は実施形態の電子部品内蔵基板の製造方法を示す断面図（その９）である。 図２０は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１０）である。 図２１（ａ）〜（ｃ）は図２０の第２配線層の形成方法を示す断面図（その１１）である。 図２２（ａ）及び（ｂ）は図２０の第２配線層の形成方法を示す断面図（その１２）である。 図２３は実施形態の電子部品内蔵基板を示す断面図である。 図２４（ａ）〜（ｃ）は図２３の電子部品内蔵基板のキャビティ周りの構造及びキャビティ内に配置されたキャパシタの様子を示す平面図及び断面図である。 図２５は図２３の電子部品内蔵基板の４つの電子部品がずれて配置された様子を示す平面図である。 図２６は実施形態の第１変形例の電子部品内蔵基板を示す平面図である。 図２７は実施形態の第２変形例の電子部品内蔵基板を示す平面図である。 図２８は電子部品内蔵基板に２つの電子部品が搭載される場合のキャビティ周りの構造を示す平面図である。 図２９は実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
図１〜図１０は予備的事項の電子部品内蔵基板の製造方法を説明するための図である。予備的事項の電子部品内蔵基板の製造方法では、まず、図１に示すような構造のコア基板１００を用意する。コア基板１００の両面には、第1配線層２００がそれぞれ形成されている。コア基板１００にはスルーホールＴＨが形成されており、両面側の第1配線層２００はスルーホールＴＨ内の貫通導体１２０を介して相互接続されている。
コア基板１００にはキャビティ形成領域Ａが画定されている。コア基板１００のキャビティ形成領域Ａの両面には第１配線層２００が形成されておらず、一括した開口部となっている。
次いで、図２（ａ）に示すように、コア基板１００のキャビティ形成領域Ａをレーザ加工することにより、厚み方向に貫通するキャビティＣを形成する。
このとき、図２（ｂ）の部分平面図に示すように、キャビティＣの縦方向で対向する一対の側壁の中央部に突起状の絶縁壁部Ｗがそれぞれ形成される。絶縁壁部ＷはキャビティＣの側壁にコア基板１００の一部が残されて配置される。
絶縁壁部ＷによってキャビティＣ内に２つの部品内蔵領域が区画され、２つの部品内蔵領域にキャパシタがそれぞれ搭載される。
絶縁壁部Ｗは、２つのキャパシタを搭載する際に、隣り合うキャパシタの接続端子が接触して電気ショートが発生することを防止するために配置される。
次いで、図３に示すように、コア基板１００の上面に仮固定テープ１４０を貼付する。
さらに、図４（ａ）に示すように、両端側に接続端子３２０を備えたキャパシタ３００を用意し、キャパシタ３００の上面をコア基板１００のキャビティＣ内の仮固定テープ１４０に接着する。
このとき、図４（ｂ）の部分平面図に示すように、コア基板１００のキャビティＣ内の２つの部品内蔵領域にキャパシタ３００がそれぞれ配置される。
次いで、図５に示すように、コア基板１００の下面に、樹脂フィルムを積層して第1絶縁層４００を形成する。これにより、キャパシタ３００の側面及び下面が第１絶縁層４００で封止される。
続いて、図６に示すように、コア基板１００から仮固定テープ１４０を剥離して、コア基板１００及びキャパシタ３００の上面を露出させる。
さらに、図７に示すように、コア基板１００の上面に樹脂フィルムを積層して第２絶縁層４２０を形成する。これにより、キャパシタ３００の上面が第２絶縁層４２０で封止される。
続いて、図８に示すように、コア基板１００の下面側の第1絶縁層４００をレーザ加工することにより、キャパシタ３００の接続端子３２０の下面及び第1配線層２００に到達するビアホールＶＨを形成する。
また同時に、コア基板１００の上面側の第２絶縁層４２０をレーザ加工することにより、キャパシタ３００の接続端子３２０の上面及び第1配線層２００に到達するビアホールＶＨを形成する。
その後に、図９に示すように、第1絶縁層４００及び第２絶縁層４２０の上に第２配線層２２０をそれぞれ形成する。第1絶縁層４００上の第２配線層２２０は、ビアホールＶＨを介してキャパシタ３００の接続端子３２０の下面及び第1配線層２００に接続される。
また同様に、第２絶縁層４２０上の第２配線層２２０は、ビアホールＶＨを介してキャパシタ３００の接続端子３２０の上面及び第1配線層２００に接続される。
前述した図４（ａ）及び（ｂ）の工程では、横方向に２つのキャパシタ３００が並んで搭載される。この場合は、２つのキャパシタ３００が回転して傾いて搭載されるとしても、それらの間に配置された絶縁壁部Ｗによって２つのキャパシタ３００の接続端子３２０が接触することが防止される。
図１０（ａ）及び（ｂ）には、コア基板１００のキャビティＣ内に４つのキャパシタを搭載する態様が示されている。
図１０（ａ）に示すように、４つのキャパシタ３００を搭載する場合は、キャビティＣの横方向で対向する一対の側壁の中央部に突起状の第１絶縁壁部Ｗ１がそれぞれ形成される。また同様に、キャビティＣの縦方向で対向する一対の側壁の中央部に突起状の第２絶縁壁部Ｗ２がそれぞれ形成される。
ここで、図１０（ａ）の４つのキャパシタ３００が隣接する点線で囲まれた領域Ｂに、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２と分離した状態で、コア基板１００から形成される十字状の絶縁壁部を配置することは不可能である。
このため、図１０（ｂ）に示すように、キャパシタを搭載する際、又はキャパシタを樹脂で封止する際に、キャパシタが回転して傾くと縦方向で隣り合うキャパシタ３００の接続端子３２０が接触して電気ショートが発生するおそれがある。
この対策として、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２を内部に延在させて、図１０（ａ）の領域Ｂまで絶縁壁部を配置することは可能である。しかし、複数のキャパシタ３００の配置ピッチを狭くして実装密度を向上させる際には、絶縁壁部の壁厚をかなり薄くする必要がある。
このため、コア基板１００のみから絶縁壁部を形成する手法では、絶縁壁部の壁厚が薄くなると十分な強度が得られない。よって、キャパシタを搭載する際、又はキャパシタを樹脂で封止する際に絶縁壁部が破損するおそれがあり、信頼性よく絶縁壁部を配置できない課題がある。
また、コア基板に繋がった状態で絶縁壁部を配置する必要があるため、必要な部分に絶縁壁部を任意に分割して配置することができない。
以下に説明する実施形態の電子部品内蔵基板では、前述した不具合を解消することができる。
（実施形態）
図１１〜図２２は実施形態の電子部品内蔵基板の製造方法を説明するための図、図２３〜図２８は実施形態の電子部品内蔵基板を説明するための図、図２９は実施形態の電子部品装置を示す図である。
以下、電子部品内蔵基板の製造方法を説明しながら、電子部品内蔵基板及び電子部品装置の構造を説明する。
実施形態の電子部品内蔵基板の製造方法では、まず、図１１（ａ）に示すような構造のコア基板１０を用意する。コア基板１０は、絶縁材料から形成され、ガラスクロス入りのエポキシ樹脂などからなる。
コア基板１０両面側には第1配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。両面側の第1配線層２０はスルーホールＴＨ内に形成された貫通導体１２によって相互接続されている。コア基板１０の厚みは、例えば、６０μｍ〜５００μｍである。
あるいは、コア基板１０のスルーホールＴＨの内壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔の樹脂が充填されていてもよい。この場合は、両面側の第1配線層２０はスルーホールめっき層によって相互接続される。
スルーホールＴＨはドリル又はレーザによって形成される。第1配線層２０及び貫通導体１２は、銅などからからなり、フォトリソグラフィ、めっき技術及びウェットエッチングなどを使用して形成される。
本実施形態では、コア基板１０の一方の面を上面とし、他方の面を下面として説明する。
コア基板１０には、キャビティが配置されるキャビティ形成領域Ａが画定されている。本実施形態では、キャビティ内に４つの電子部品が並んで搭載される態様を例示する。
図１１（ｂ）の部分平面図に示すように、コア基板１０の上面の四角形のキャビティ形成領域Ａに十字状の支持パターン５が配置され、キャビティ形成領域Ａに支持パターン５の４つの開口部２０ａが配置される。支持パターン５は、横方向パターン５ａと縦方向パターン５ｂとが交差して構築される。
そして、支持パターン５は、キャビティ形成領域Ａを横方向及び縦方向に跨ぐように配置される。支持パターン５は、横方向及び縦方向の端部がリング状の導体層２１に繋がって支持されている。
第1配線層２０、支持パターン５及び導体層２１は、銅又はアルミニウムなどからなる金属層がフォトリソグラフィ及びエッチングによりパターン化されて同時に形成される。このように、支持パターン５及び導体層２１は、第1配線層２０と同一層から形成される。
第1配線層２０は、電気回路を構築する電気配線である。支持パターン５及び導体層２１は、第1配線層２０と電気的に絶縁されており、フローティング導体として形成される。あるいは、支持パターン５が第１配線層２０と電気的に接続されていてもよい。
また、コア基板１０のキャビティ形成領域Ａの下面には第1配線層２０が形成されておらず、キャビティ形成領域Ａの全体が開口部２０ｂとなっている。
次に、コア基板１０にキャビティを形成する方法について、図１２（ａ）〜（ｄ）の部分平面図を参照して説明する。
本実施形態では、まず、支持パターン５の４つの開口部２０ａに対応するように、コア基板１０に４つのキャビティを形成する。
図１２（ａ）に示すように、支持パターン５が形成されたコア基板１０の面と反対面からレーザ加工を行う。図１１（ａ）では、コア基板１０の下面側からレーザ加工が行われる。このとき、４つのキャビティの側壁になる部分に沿ってコア基板１０を順次レーザ加工して、不要な部分のコア基板１０をくり抜く。
これにより、図１２（ｂ）に示すように、支持パターン５の４つの開口部２０ａに対応する貫通穴からなる４つの部品内蔵領域Ｒが形成される。また同時に、十字状の支持パターン５（図１１（ｂ））の上にコア基板１０の一部からなる十字状の壁板Ｗｘが配置される。
壁板Ｗｘの幅は支持パターン５の幅よりも広く設定される。十字状の壁板Ｗｘは、横方向パターンＰ１と縦方向パターンＰ２とが交差して構築される。
あるいは、所定の面領域を一括でレーザ照射して加工できるレーザ装置を使用して、コア基板１０のキャビティ形成領域Ａに同様な４つの部品内蔵領域Ｒを形成してもよい。
このように、まず、図１２（ａ）及び（ｂ）で示したように、平面視で、支持パターン５（図１１（ｂ））を挟んで対向する位置に、コア基板１０を貫通する複数の部品内蔵領域Ｒを形成する。
さらに、図１２（ｃ）に示すように、十字状の壁板Ｗｘの縦方向パターンＰ２の両側に配置された横方向パターンＰ１の中央部をレーザ加工する。また同様に、十字状の壁板Ｗｘの横方向パターンＰ１の両側に配置された縦方向パターンＰ２の中央部をレーザ加工する。
これにより、図１２（ｄ）に示すように、縦方向パターンＰ２の両側の横方向パターンＰ１の中央部に第１開口部１１ａがそれぞれ形成される。また同様に、横方向パターンＰ１の両側の縦方向パターンＰ２の中央部に第２開口部１１ｂがそれぞれ形成される。
壁板Ｗｘをレーザ加工して第１開口部１１ａ及び第２開口部１１ｂを形成する際に、支持パターン５はレーザでダメージを受けることなく残され、不要な壁板Ｗｘの部分だけ除去される。
これにより、図１２（ｄ）に示すように、十字状の壁板Ｗｘに第１開口部１１ａ及び第２開口部１１ｂを形成することにより、十字状の壁板Ｗｘで仕切られていた４つの部品内蔵領域Ｒが連結して一体的な１つのキャビティＣとなる。
また、十字状の壁板Ｗｘがパターン化されて、十字状の支持パターン５の４つの端部に第１絶縁壁部Ｗ１がそれぞれ配置される。第１絶縁壁部Ｗ１は、キャビティＣの側壁のコア基板１０に繋がって突起状に形成される。
また、十字状の支持パターン５の交差部分の上に十字状の第２絶縁壁部Ｗ２が配置される。十字状の第２絶縁壁部Ｗ２はコア基板１０と分離されて形成される。
これにより、図１２（ｄ）に示すように、平面視すると、支持パターン５によってキャビティＣが４つの部品内蔵領域Ｒに区画される。
このようにして、図１２（ｃ）及び（ｄ）で示したように、支持パターン５上に位置する、複数の部品内蔵領域Ｒの間のコア基板１０の一部を除去して、複数の部品内蔵領域Ｒが連結された１つのキャビティＣを形成する。
また同時に、支持パターン５上にコア基板１０と同一材料からなる第１、第２絶縁壁部Ｗ１，Ｗ２を形成する。
図１２（ｄ）の例では、４つのキャパシタを搭載するため、支持パターン５によってキャビティＣ内に４つの部品内蔵領域Ｒが区画される。
搭載する複数のキャパシタの数に合わせて、支持パターン５の開口部２０ａの数を調整することにより、キャビティＣ内に所要の数の部品内蔵領域Ｒが区画することができる。
複数本の横方向パターン５ａと複数本の縦方向パターン５ｂとを交差させて格子状の支持パターン５を構築してもよい。
以上のような方法により、図１３（ａ）及び（ｂ）に示すように、コア基板１０のキャビティＣ内の支持パターン５の内面に第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２が分割されて形成される。
図１３（ｂ）は、図１３（ａ）の断面図のキャビティＣ周りの構造を下側からみた部分平面図である。図１３（ａ）のキャビティＣ周りの断面図は図１３（ｂ）のＩ−Ｉに沿った断面に相当する。
図１３（ｂ）に示すように、上記したコア基板１０を貫通するキャビティＣを形成する工程で、キャビティＣを跨ぐように支持パターン５が配置される。また同時に、支持パターン５の内面にコア基板１０と同一材料の第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２が配置される。さらに同時に、平面視で支持パターン５によってキャビティＣ内に複数の部品内蔵領域Ｒが区画される。
本実施形態では、支持パターン５の上に絶縁壁部を形成するため、支持パターン５上の任意の位置にコア基板１０と分離して絶縁壁部を配置することができる。また、絶縁壁部は支持パターン５で補強されるため、絶縁壁部の壁厚を薄くしても十分な強度が得られる。
続いて、図１４に示すように、コア基板１００の上面に仮固定テープ１７を貼付する。さらに、図１５（ａ）に示すように、キャパシタ３０を用意する。図１５（ａ）に例示するキャパシタ３０は、誘電体層３４と内部電極３６が多層積層された構造の積層セラミックチップキャパシタである。
キャパシタ３０は、水平方向の両端側に接続端子３２をそれぞれ備えており、積層された内部電極３６の一端に接続端子３２が接続されている。
キャパシタ３０の両端側の接続端子３２は、キャパシタ本体の上面端部から下面端部まで被覆するように形成され、接続端子３２上面及び下面に配線層を接続することができる。キャパシタ３０が電子部品の一例である。
そして、キャパシタ３０の上面をコア基板１０のキャビティＣ内の仮固定テープ１７に接着する。
図１５（ｂ）の部分平面図に示すように、コア基板１０のキャビティＣ内の４つの部品内蔵領域Ｒにキャパシタ３０をそれぞれ搭載する。
次いで、図１６に示すように、図１５（ａ）の構造体の下面に未硬化の樹脂フィルム熱プレスによって積層し、加熱処理によって樹脂フィルムを硬化させて第１絶縁層４０を形成する。
これにより、コア基板１０の下面に、キャビティＣを埋めてキャパシタ３０の側面及び下面を覆う第１絶縁層４０が形成される。また、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２の側面が第１絶縁層４０で覆われる。
その後に、図１７に示すように、コア基板１０から仮固定テープ１７を剥離して、コア基板１０及びキャパシタ３０の上面を露出させる。
さらに、図１８に示すように、図１７の構造体の上面に未硬化の樹脂フィルムを熱プレスによって積層し、加熱処理によって樹脂フィルムを硬化させて第２絶縁層４２を形成する。これにより、コア基板１０の上面に、キャパシタ３０の上面を覆う第２絶縁層４２が形成される。
第１絶縁層４０及び第２絶縁層４２としては、エポキシ樹脂又はポリイミド樹脂などの絶縁樹脂が使用される。このようにして、キャビティＣ内を絶縁材料で充填する。
次いで、図１９に示すように、コア基板１０の下面側の第１絶縁層４０をレーザ加工することにより、キャパシタ３０の接続端子３２の下面及び第1配線層２０に到達する第１ビアホールＶＨ１を形成する。
また同様に、コア基板１０の上面側の第２絶縁層４２をレーザ加工することにより、キャパシタ３０の接続端子３２の上面及び第1配線層２０に到達する第２ビアホールＶＨ２を形成する。
続いて、図２０に示すように、コア基板１０の下面側の第1絶縁層４０の上に第２配線層２２を形成する。第２配線層２２は、第1ビアホールＶＨ１を介してキャパシタ３０の接続端子３２の下面及び第1配線層２０に接続される。
また同様に、コア基板１０の上面側の第２絶縁層４２の上に第３配線層２４を形成する。第３配線層２４は、第２ビアホールＶＨ２を介してキャパシタ３０の接続端子３２の上面及び第1配線層２０に接続される。
第２配線層２２及び第３配線層２４は、セミアディティブ法によって形成される。以下、第３配線層２４の形成方法を詳しく説明する。
図２１（ａ）は、前述した図１９のキャパシタ３０の左側の接続端子３２上の第２ビアホールＶＨ２の周りを拡大した部分拡大図である。
まず、図２１（ａ）に示すように、第２ビアホールＶＨ２内を過マンガン酸法などでデスミア処理することにより、第２ビアホールＶＨ２内の樹脂スミアを除去してクリーニングする。
次いで、図２１（ｂ）に示すように、無電解めっき又はスパッタ法により、第２ビアホールＶＨ２の内壁及び第２絶縁層４２の上にシード層２４ａを形成する。
さらに、図２１（ｃ）に示すように、第３配線層２４が配置される領域に開口部４３ａが設けられためっきレジスト層４３を形成する。
次いで、図２２（ａ）に示すように、シード層２４ａをめっき給電経路に利用する電解めっきにより、第２ビアホールＶＨ２及びめっきレジスト層４３の開口部４３ａを埋め込むように金属めっき層２４ｂを形成する。シード層２４ａ及び金属めっき層２４ｂは銅などから形成される。
さらに、図２２（ｂ）に示すように、めっきレジスト層４３を除去した後に、金属めっき層２４ｂをマスクにしてシード層２４ａをエッチングする。
以上により、シード層２４ａ及び金属めっき層２４ｂから第３配線層２４が形成される。
あるいは、第２配線層２２及び第３配線層２４は、MSAP(Modified Semi Additive Process)工法、又はサブトラクティブ法によって形成してもよい。
その後に、図２３に示すように、図２０の第１絶縁層４０の上に、第２配線層２２の接続部上に開口部４４ａが設けられたソルダレジスト層４４を形成する。また同様に、図２０の第２絶縁層４２の上に、第３配線層２４の接続部上に開口部４６ａが設けられたソルダレジスト層４６を形成する。
以上により、図２３に示すように、実施形態の電子部品内蔵基板１が製造される。
図２３に示すように、実施形態の電子部品内蔵基板１は、厚み方向の中央部に前述した図１１（ａ）で説明した構造のコア基板１０を備えている。コア基板１０の両面に第１配線層２０がそれぞれ形成されている。両面側の第１配線層２０は、コア基板１０のスルーホールＴＨ内に形成された貫通導体１２によって相互接続されている。
コア基板１０には厚み方向に貫通するキャビティＣが形成されている。コア基板１０の一方の面には、第１配線層２０と同一層からなる支持パターン５が形成されている。前述した図１５（ｂ）の部分平面図に示したように、キャビティＣは平面視で支持パターン５によって４つ部品内蔵領域Ｒに区画されている。そして、キャビティＣ内の４つの部品内蔵領域Ｒにキャパシタ３０がそれぞれ搭載されている。
キャビティＣ周りの構造及びキャパシタ３０の配置については、後に、図２４の部分平面図を参照して詳しく説明する。
また、コア基板１０の下面側に第１絶縁層４０が形成されており、キャパシタ３０の側面及び下面と第１配線層２０とが第１絶縁層４０で覆われている。
コア基板１０のキャビティＣの内壁と各キャパシタ３０の側面との間に第１絶縁層４０が充填されている。また、４つのキャパシタ３０の間に第１絶縁層４０が充填されている。このようにして、第1絶縁層４０（絶縁材料）がキャビティＣ内を充填している。
また、コア基板１０の上面側に第２絶縁層４２が形成されている。キャパシタ３０の上面及び第１配線層２０が第２絶縁層４２で覆われている。
第１絶縁層４０には、キャパシタ３０の接続端子３２の下面及びコア基板１０の下側の第１配線層２０に到達する第１ビアホールＶＨ１が形成されている。第１絶縁層４０の上には、第２配線層２２が形成されている。第２配線層２２は、第１ビアホールＶＨ１内のビア導体を介してキャパシタ３０の接続端子３２の下面及び第１配線層２０に接続されている。
また、第２絶縁層４２には、キャパシタ３０の接続端子３２の上面及びコア基板１０の上側の第１配線層２０に到達する第２ビアホールＶＨ２が形成されている。第２絶縁層４２の上には、第３配線層２４が形成されている。第３配線層２４は、第２ビアホールＶＨ２内のビア導体を介してキャパシタ３０の接続端子３２の上面及び第１配線層２０に接続されている。
さらに、第１絶縁層４０の上に、第２配線層２２の接続部上に開口部４４ａが設けられたソルダレジスト層４４が形成されている。また同様に、第２絶縁層４２の上に、第３配線層２４の接続部上に開口部４６ａが設けられたソルダレジスト層４６が形成されている。
図２３の例では、コア基板１０の両面側に２層の配線層がそれぞれ積層されているが、コア基板１０の両面側に形成される配線層の積層数は任意に設定することができる。
次に、図２４（ａ）〜（ｃ）を参照して、キャビティＣ周りの構造及びキャパシタ３０の配置について説明する。
図２４（ａ）は図２３のキャビティＣ内に配置された４つのキャパシタの様子を下側からみた部分平面図である。図２４（ｂ）は図２４（ａ）の支持パターン５のみを裏側からみた平面図である。図２４（ｃ）の断面図は図２４（ａ）のＩＩ−ＩＩに沿った断面に相当する。
図２４（ａ）に示すように、平面視でコア基板１０のキャビティＣ内に十字状の支持パターン５が配置されている。十字状の支持パターン５はキャビティＣを横方向及び縦方向に跨ぐように配置されている。
図２４（ｂ）に示すように、十字状の支持パターン５は、横方向パターン５ａと縦方向パターン５ｂとが交差して構築される。支持パターン５の横方向パターン５ａと縦方向パターン５ｂとの各両端がコア基板１０の上面に形成されたリング状の導体層２１に繋がって支持されている。
また、図２４（ａ）に示すように、十字状の支持パターン５の横方向パターン５ａ及び縦方向パターン５ｂの両端部の上に、キャビティＣの側壁から内部に突き出る突起状の第１絶縁壁部Ｗ１が形成されている。第１絶縁壁部Ｗ１はコア基板１０に繋がって形成されている。第１絶縁壁部Ｗ１は、コア基板１０からキャビティＣの内側に向かって突出する突出壁部として配置されている。
また、支持パターン５は、帯状の横方向パターン５ａと帯状の縦方向パターン５ｂとが交差する交差部を有する。そして、第２絶縁壁部Ｗ２は、横方向パターン５ａと縦方向パターン５ｂとの交差部上に十字状壁部として配置されている。第２絶縁壁部Ｗ２は、コア基板１０と分離されて配置されている。第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２は、支持パターン５のキャビティＣ側の内面に配置されている。
横方向で対向する２つの第１絶縁壁部Ｗ１と十字状の第２絶縁壁部Ｗ２の横方向パターンとの間に第１開口部１１ａが設けられている。また、縦方向で対向する２つの第１絶縁壁部Ｗ１と十字状の第２絶縁壁部Ｗ２の縦方向パターンとの間に第２開口部１１ｂが設けられている
このようにして、第１絶縁壁部Ｗ１と第２絶縁壁部Ｗ２とが分離されて配置されている。
以上、絶縁壁部の好適な配置を例示したが、絶縁壁部はキャビティ内の支持パターン上の一部に配置されていればよい。
図２４（ａ）に示すように、平面視で、十字状の支持パターン５によってキャビティＣ内に４つの部品内蔵領域Ｒが区画されている。４つの部品内蔵領域Ｒが第１開口部１１ａ及び第２開口部１１ｂによって連結して一括した１つのキャビティＣが構築されている。
前述したように、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２は、コア基板１０をレーザ加工してキャビティＣを形成する際に、支持パターン５の内面にコア基板１０の一部が残されて配置される。よって、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２は、コア基板１０と同一材料から形成される。
そして、キャビティＣ内の４つの部品内蔵領域Ｒにキャパシタ３０がそれぞれ配置されている。このようにして、キャビティＣ内に４つのキャパシタ３０が配置されている。
第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２は、複数のキャパシタ３０の間の支持パターン５の内面に配置されている。
以上のように、本実施形態では、コア基板１０の一方の面にキャビティＣを跨ぐように十字状の支持パターン５を配置し、支持パターン５の内面に第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２を配置している。支持パターン５は、第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２を支持する支持体として機能する。
第１絶縁壁部Ｗ１は、十字状の支持パターン５の横方向パターン５ａ及び縦方向パターン５ｂの両端部上にコア基板１０に繋がった状態で突起状に配置される。
これに加えて、支持パターン５を支持体として利用することにより、４つのキャパシタ３０の接続端子３２が隣接する領域に十字状の第２絶縁壁部Ｗ２をコア基板１０から分離した状態で配置することができる。
これにより、横方向で隣り合う２つのキャパシタ３０の接続端子３２の間に第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２が配置される。さらに、縦方向で隣り合う２つのキャパシタ３０の接続端子３２の間に第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２が配置される。
このため、図２５に示すように、横方向及び縦方向に２列で４つのキャパシタ３０を搭載する場合、横方向及び縦方向において、キャパシタが傾いたり、位置ずれするとしても、キャパシタ３０の接続端子３２同士が接触することが防止される。
このように、キャパシタが傾いたり、位置ずれしても、隣り合うキャパシタ３０の接続端子３２が第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２に当接するため、キャパシタ３０同士で電気ショートが発生することが防止される。
本実施形態では、支持体となる支持パターン５の上に絶縁壁部を形成するため、コア基板１０から分離した状態で、支持パターン５上の任意の位置に絶縁壁部を配置することができる。
さらには、キャパシタ３００の配置ピッチを狭くして実装密度を向上させる際に、絶縁壁部の壁厚をかなり薄くするとしても、絶縁壁部が支持パターン５で補強されるため、十分な強度が得られる。
このため、絶縁壁部の壁厚を薄く設定するとしても、キャパシタを搭載する際、又はキャパシタを樹脂で封止する際に、絶縁壁部が破損することが防止され、信頼性よく絶縁壁部を配置することができる。
また、図２４（ｃ）に示すように、第２絶縁壁部Ｗ２の幅ＷＡが支持パターン５の幅ＷＢよりも広く設定されている。また同様に、第１絶縁壁部Ｗ１の幅が支持パターン５の幅よりも広く設定されている。
これにより、キャパシタ３０の接続端子３２が第１絶縁壁部Ｗ１及び第２絶縁壁部Ｗ２に接触しても、支持パターン５には接触しないようになっている。よって、キャパシタ３０間での電気ショートの発生を防止できるので、複数のキャパシタ３０の配置ピッチを狭くして、実装密度を向上させることも可能になる。
図２４（ｃ）では、第２絶縁壁部Ｗ２の高さをコア基板１０の厚みと同じに設定しているが、第２絶縁壁部Ｗ２の高さをコア基板１０の厚みよりも低く設定してもよい。第１絶縁壁部Ｗ１の高さについても同様である。
また、図２４（ａ）のように、４つのキャパシタ３０が隣接する領域（キャビティＣの中心部）では、第２絶縁壁部Ｗ２が存在しない場合は、その領域に樹脂を充填しにくいため、第１絶縁層４０が凹状に形成されるおそれがある。
図２４（ａ）では、４つのキャパシタ３０の隣接する領域に第２絶縁壁部Ｗ２を予め配置しているため、その領域に樹脂を充填する必要がない。このため、４つのキャパシタ３０を樹脂で封止する際に、信頼性よく樹脂を充填することができる。
この他にも、複数のキャパシタ３０の間の領域で樹脂を充填しづらい任意の領域に絶縁壁部を配置することが可能である。
このように、支持パターン５の上に絶縁壁部を配置する手法により、複数のキャパシタ３０の間での電気ショートの発生を防止し、かつ、樹脂の充填が良好になるような最適な位置に絶縁壁部を配置することができる。
これにより、信頼性の高い電子部品内蔵基板を構築することができる。
図２６には、実施形態の第１変形例が示されている。図２６に示すように、第１変形例では、前述した図２４（ａ）と同様に、十字状の支持パターン５によってキャビティＣが４つの部品内蔵領域Ｒに区画されている。そして、キャビティＣ内の４つの部品内蔵領域Ｒにキャパシタ３０がそれぞれ配置されている。
支持パターン５の縦方向パターン５ｂの両側の横方向パターン５ａの中央部に第１絶縁壁部Ｗ１がそれぞれ配置されている。第１絶縁壁部Ｗ１はコア基板１０と分離して配置される。また、第１絶縁壁部Ｗ１は、その両端部が縦方向で隣り合うキャパシタ３０の両側の接続端子３２の間に配置されるように、長手状に延在して配置される。
また、支持パターン５の横方向パターン５ａの両側の縦方向パターン５ｂの中央部に第２絶縁壁部Ｗ２がそれぞれ配置されている。第２絶縁壁部Ｗ２はコア基板１０と分離して配置される。また、第２絶縁壁部Ｗ２は、横方向で隣り合うキャパシタ３０の接続端子３２の間に配置される。
図２６の第１変形例においても、前述した図２５と同様に、キャパシタ３０が傾いたり、位置ずれするとしても、キャパシタ３０の接続端子３２同士が接触することが防止される。
また、図２７には、実施形態の第２変形例が示されている。図２７に示すように、第２変形例では、支持パターン５の縦方向パターン５ｂの両側の横方向パターン５ａ上に２つの第１絶縁壁部Ｗ１がそれぞれ分割されて配置されている。第１絶縁壁部Ｗ１はコア基板１０と分離して配置される。
第１絶縁壁部Ｗ１は、縦方向で隣り合うキャパシタ３０の両側の接続端子３２の間に部分割して配置される。
また、上記した図２６と同様に、支持パターン５の横方向パターン５ａの両側の縦方向パターン５ｂの中央部に第２絶縁壁部Ｗ２がそれぞれ配置されている。
図２７の第２変形例においても、前述した図２５と同様に、キャパシタ３０が傾いたり、位置ずれするとしても、キャパシタ３０の接続端子３２同士が接触することが防止される。
次に、２つのキャパシタを搭載する場合について説明する。図２８（ａ）は、２つのキャパシタを搭載する場合の電子部品内蔵基板のキャビティ周りの構造を示す部分平面図である。図２８（ｂ）は、２つのキャパシタを搭載する場合の支持パターンを示す部分平面図である。
図２８（ａ）の例では、２つのキャパシタが横方向に並んで配置される。図２８（ｂ）を加えて参照すると、支持パターン５は、キャビティＣを縦方向で跨ぐように配置され、コア基板１０の上に配置されたリング状の導体層２１に繋がって支持されている。支持パターン５は、キャビティＣの開口幅よりも狭い帯状で形成される。
そして、図２８（ａ）に示すように、キャビティＣの側壁から内部に突き出る突起状の絶縁壁部Ｗが支持パターン５の両端部の内面に配置されている。
２つのキャパシタ３０を搭載する場合であっても、支持パターン５の上に絶縁壁部Ｗを配置することにより、絶縁壁部Ｗの壁厚を薄くして突出長さを長くしても、十分な強度を得ることができる。また、絶縁壁部Ｗをコア基板１０から分離して任意の位置に配置することも可能である。
また、２つのキャパシタを縦方向に並べて配置してもよい。この場合も、２つのキャパシタの間に帯状の支持パターンが配置され、支持パターンの内面の任意に位置に絶縁壁部が配置される。
また、その他の形態として、コア基板１０のキャビティＣ内に格子状の支持パターン５を配置してキャビティＣ内を任意の数の部品内蔵領域Ｒに区画し、任意の数のキャパシタ３０を搭載してもよい。この場合も、キャパシタ３０間で電気ショートが発生しないように、キャパシタ３０間の任意の位置に絶縁壁部が配置される。
さらには、キャパシタ３０が配置されるキャビティＣの各部品内蔵領域Ｒに帯状の支持パターン５を同時に形成して部品搭載パターンとして使用してもよい。この場合は、前述した図１５（ａ）及び（ｂ）の工程で、仮固定テープ１７を使用せずに、部品搭載パターンの内面に接着剤によってキャパシタ３０が固定される。
図２９には、前述した図２３の電子部品内蔵基板１を使用した電子部品装置２が示されている。図２９に示すように、実施形態の電子部品装置２では、前述した図２３の電子部品内蔵基板１の上面側の第３配線層２４の接続部に、半導体チップ５０のパッドがはんだなどのバンプ電極５２によってフリップチップ接続されている。
半導体チップ５０は、第３配線層２４及び第１配線層２０を介してキャパシタ３０に電気的に接続されている。
さらに、電子部品内蔵基板１と半導体チップ５０との間にアンダーフィル樹脂５４が充填されている。半導体チップ５０は、例えばＣＰＵなどのＬＳＩチップである。前述した電子部品内蔵基板１のキャパシタ３０が第１電子部品の一例であり、半導体チップ５０が第２電子部品の一例である。
さらに、電子部品内蔵基板１の下面側の第２配線層２２の接続部にはんだボールなどからなる外部接続端子Ｔが設けられる。
実施形態の電子部品装置２では、電子部品内蔵基板１に内蔵されたキャパシタ３０は、半導体チップ５０の電源ラインとグランドラインとの間に配置されるデカップリングキャパシタとして機能する。デカップリングキャパシタは、電源電圧を安定させ、かつ高周波ノイズを低減させる目的で使用される。
前述したように、電子部品内蔵基板１では、キャビティＣ内に支持パターン５及び第１、第２絶縁壁部Ｗ１，Ｗ２を配置するとしても、キャビティＣ内に複数の部品内蔵領域Ｒが区画される。そして、キャビティＣ内の複数の部品内蔵領域Ｒにキャパシタ３０がそれぞれ配置される。
このため、キャパシタ３０の接続端子３２の上面及び下面に配線ラインを接続できるため、デカップリングキャパシタの回路設計の自由度を向上させることができる。
１…電子部品内蔵基板、２…電子部品装置、５…支持パターン、５ａ，Ｐ１…横方向パターン、５ｂ，Ｐ２…縦方向パターン、１０…コア基板、１２…貫通導体、１７…仮固定テープ、２０…第１配線層、２０ａ，２０ｂ，４３ａ，４４ａ，４６ａ…開口部、２２…第２配線層、２４…第３配線層、２４ａ…シード層、２４ｂ…金属めっき層、３０…キャパシタ、３２…接続端子、３４…誘電体層、３６…内部電極、４０…第１絶縁層、４２…第２絶縁層、４３…めっきレジスト層、４４，４６…ソルダレジスト層、５０…半導体チップ、５２…バンプ電極、５４…アンダーフィル樹脂、Ａ…キャビティ形成領域、Ｃ…キャビティ、Ｒ…部品内蔵領域、Ｔ…外部接続端子、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、Ｗ１…第１絶縁壁部、Ｗ２…第２絶縁壁部、Ｗｘ…壁板。

Claims (9)

  1. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記コア基板の一方の面に形成された配線層と、
    前記配線層と同一層から形成され、前記キャビティを跨ぎ、前記キャビティを複数の部品内蔵領域に区画する支持パターンと、
    前記キャビティ内の前記支持パターン上の一部に配置され、前記コア基板と同じ材料から形成された絶縁壁部と、
    前記複数の部品内蔵領域にそれぞれ搭載された複数の電子部品と、
    前記キャビティ内を充填する絶縁材料と
    を有し、
    前記支持パターン上に前記絶縁壁部が形成されていない領域を前記キャビティ内に含むことを特徴とする電子部品内蔵基板。
  2. 前記絶縁壁部は、前記コア基板から分離した島状壁部を有することを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記支持パターンは、複数の帯状パターンが交差する交差部を有し、
    前記島状壁部は、前記交差部上に配置された十字状壁部であることを特徴とする請求項２に記載の電子部品内蔵基板。
  4. 前記絶縁壁部は、前記コア基板から前記キャビティの内側に向かって突出する突出壁部を有することを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
  5. 前記絶縁壁部の幅は、前記支持パターンの幅よりも広いことを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  6. 前記絶縁材料に形成され、前記電子部品の接続端子の一方の面に到達するビアホールと、
    前記絶縁材料の一方の面に形成され、前記ビアホールを介して前記電子部品の接続端子の一方の面に接続される第２の配線層と
    を有することを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵基板。
  7. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記コア基板の一方の面に形成された配線層と、
    前記配線層と同一層から形成され、前記キャビティを跨ぎ、前記キャビティを複数の部品内蔵領域に区画する支持パターンと、
    前記キャビティ内の前記支持パターン上の一部に配置され、前記コア基板と同じ材料から形成された絶縁壁部と、
    前記複数の部品内蔵領域にそれぞれ搭載された複数の第１電子部品と、
    前記キャビティ内を充填する絶縁材料と、
    を備えた電子部品内蔵基板と、
    前記電子部品内蔵基板の上に搭載され、前記第１電子部品と電気的に接続された第２電子部品と
    を有し、
    前記支持パターン上に前記絶縁壁部が形成されていない領域を前記キャビティ内に含む電子部品装置。
  8. コア基板を用意する工程と、
    コア基板の一方の面に、配線層と、前記配線層と同一層からなる支持パターンとを形成する工程と、
    前記支持パターンを挟んで対向する位置に、前記コア基板を貫通する複数の部品内蔵領域を形成する工程と、
    前記支持パターン上に位置する、前記複数の部品内蔵領域の間の前記コア基板の一部を除去して、前記複数の部品内蔵領域が連結された１つのキャビティを形成すると共に、前記支持パターン上に前記コア基板と同一材料からなる絶縁壁部を形成する工程と、
    前記複数の部品内蔵領域にそれぞれ電子部品を搭載する工程と、
    前記キャビティ内を絶縁材料で充填する工程と
    を有することを特徴とする電子部品内蔵基板の製造方法。
  9. 前記絶縁壁部を形成する工程において、
    レーザ加工により前記支持パターン上の前記コア基板の一部を除去することを特徴とする請求項８に記載の電子部品内蔵基板の製造方法。
JP2016196164A 2016-10-04 2016-10-04 電子部品内蔵基板及びその製造方法と電子部品装置 Active JP6678090B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016196164A JP6678090B2 (ja) 2016-10-04 2016-10-04 電子部品内蔵基板及びその製造方法と電子部品装置
US15/718,280 US10321574B2 (en) 2016-10-04 2017-09-28 Electronic component-embedded substrate and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016196164A JP6678090B2 (ja) 2016-10-04 2016-10-04 電子部品内蔵基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2018060876A JP2018060876A (ja) 2018-04-12
JP2018060876A5 JP2018060876A5 (ja) 2019-06-20
JP6678090B2 true JP6678090B2 (ja) 2020-04-08

Family

ID=61759157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196164A Active JP6678090B2 (ja) 2016-10-04 2016-10-04 電子部品内蔵基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10321574B2 (ja)
JP (1) JP6678090B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019082987A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 電子部品内蔵構造体
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
CN111970809B (zh) * 2019-05-20 2022-01-11 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法
US11158582B2 (en) * 2019-12-04 2021-10-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
KR20230061801A (ko) * 2021-10-29 2023-05-09 삼성전기주식회사 전자부품 내장기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249457A (ja) * 2010-05-25 2011-12-08 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
KR101422437B1 (ko) 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
JP5968753B2 (ja) * 2012-10-15 2016-08-10 新光電気工業株式会社 配線基板
JP2015159153A (ja) * 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2018060876A (ja) 2018-04-12
US10321574B2 (en) 2019-06-11
US20180098430A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US8749073B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US7122901B2 (en) Semiconductor device
US8797757B2 (en) Wiring substrate and manufacturing method thereof
US8609998B2 (en) Wiring board and method of manufacturing the same
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP6124513B2 (ja) 半導体装置及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6361179B2 (ja) 配線板、配線板の製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2016063130A (ja) プリント配線板および半導体パッケージ
US10129980B2 (en) Circuit board and electronic component device
JP2016207959A (ja) 配線基板及び配線基板の製造方法
KR101713458B1 (ko) 배선기판 및 그 제조방법
JP6505521B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP7167933B2 (ja) 電子部品内蔵構造体
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
US10264681B2 (en) Electronic component built-in substrate and electronic component device
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6678090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150