CN111970809B - 高频电路板及其制作方法 - Google Patents
高频电路板及其制作方法 Download PDFInfo
- Publication number
- CN111970809B CN111970809B CN201910419408.5A CN201910419408A CN111970809B CN 111970809 B CN111970809 B CN 111970809B CN 201910419408 A CN201910419408 A CN 201910419408A CN 111970809 B CN111970809 B CN 111970809B
- Authority
- CN
- China
- Prior art keywords
- board
- circuit
- layer
- daughter
- daughter board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 15
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229920002530 polyetherether ketone Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 Polyethylene terephthalate Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种高频电路板，包括：母板，所述母板包括一第一板体及第一线路，所述第一线路设置于所述第一板体至少一侧的表面，所述母板上设置有至少一个贯穿所述母板的容置腔；子板，所述子板包括一第二板体及第二线路，所述第二板体为高频材料，所述第二线路设置于所述第二板体的至少一侧，所述第二线路的至少部分内嵌于所述第二板体内，所述子板还包括多个支柱，所述支柱设置于所述子板表面，所述子板设置于所述容置腔中，介电层，所述介电层填充所述子板与所述母板之间的空隙。本发明还提供一种高频电路板的制作方法。
Description
技术领域
本发明涉及一种电路板技术，尤其涉及一种高频电路板及所述高频电路板的制作方法。
背景技术
随着4G/5G高频传输技术和数字无线处理技术的逐步发展与应用，对应用于4G/5G高频传输技术的电路板制作材料的介电常数、介电损耗等有了较高的要求。传统电路板设计过程，如果需要使用到高频信号，设计上通常是整层采用高频材料制作，这样既增加了层数又增加了成本，随着线路布局密度增加，线路之间的信号干扰也随之增强。如何解决上述问题是本领域技术人员需要考虑的。
发明内容
有鉴于此，本发明提供一种高频电路板及该高频电路板的制作方法。
一种高频电路板，包括：
母板，所述母板包括一第一板体及第一线路，所述母板上设置有至少一个贯穿所述母板的容置腔，所述第一线路设置于所述第一板体至少一侧的表面；
子板，所述子板包括一第二板体及第二线路，所述第二板体为高频材料，所述第二线路设置于所述第二板体的至少一侧，所述第二线路的至少部分内嵌于所述第二板体内，所述子板设置于所述容置腔中，；
介电层，所述介电层填充所述子板与所述母板之间的空隙。
进一步地，所述第二线路的线路密度大于所述第一线路的线路密度。
进一步地，所述第一线路与所述第二线路位于不同平面。
进一步地，所述电路板还包括多个支柱，所述支柱设置于所述子板表面，所述支柱的至少部分嵌于所述介电层中。
进一步地，所述介电层覆盖所述母板设置有所述第一线路的表面，所述电路板还包括盲孔、外层线路及防焊层，所述盲孔贯穿所述介电层，所述外层线路设置于所述介电层远离所述子板及所述母板的表面，所述外层线路通过所述盲孔与所述第一线路及所述第二线路电性连接，所述防焊层覆盖所述外层线路。
一种高频电路板的制作方法，包括如下步骤：
提供一母板，所述母板包括一第一板体以及设置于所述第一板体至少一侧的表面的一第一线路，所述母板还包括至少一个贯穿所述母板的容置腔；
提供一子板，所述子板包括一第二板体以及设置于所述第二板体至少一侧的一第二线路，所述第二板体为高频材料，将所述子板设置于所述容置腔中；以及
提供至少两层介电材料层，将所述介电材料层设置于所述母板及所述子板相背的两侧，压合所述介电材料层、所述母板及所述子板，使所述至少两层介电材料层融合为介电层，并使所述介电层填充所述子板与所述母板之间的空隙。
进一步地，还包括如下步骤，
对所述子板进行预制作，具体包括如下步骤：
提供至少一个载板，在所述载板表面形成一导电膜；
在所述导电膜表面设置一光致抗蚀刻层，对所述光致抗蚀刻层进行曝光显影使所述导电膜的至少部分裸露；
在所述载板一侧形成一第一导电材料层，使所述第二线路至少覆盖所述导电膜裸露的部分，移除所述光致抗蚀刻层；以及
提供所述第二板体，压合所述第二板体及所述载板使所述第二线路嵌入所述第二板体中，移除所述载板及所述导电膜得到所述子板。
进一步地，还包括如下步骤，
对所述子板进行预制作的步骤还包括：
在所述子板的表面设置多个支柱，使所述支柱的至少部分位于所述子板外部。
进一步地，多个所述子板制作于同一子板母体上，对所述子板母体进行切割获得所述子板。
进一步地，还包括如下步骤，
在压合所述介电材料层、所述母板及所述子板之前，在所述介电材料层远离所述母板及所述子板一侧设置至少一第三导电材料层；
压合所述第三导电材料层、所述介电材料层、所述母板及所述子板，使所述第三导电材料层与所述介电层贴合；
开设多个贯穿所述第三导电材料层及所述介电层的盲孔，使所述第一线路及所述第二线路的至少部分表面裸露；
在所述第三导电材料层表面形成一第四导电材料层，使所述第四导电材料层覆盖所述第三导电材料层远离所述介电层一侧，使所述第四导电材料层填充所述多个盲孔；
对所述第三导电材料层及所述第四导电材料层进行蚀刻形成一外层线路，所述外层线路与所述第一线路及所述第二线路电性连接；
形成一覆盖所述外层线路及所述介电层的防焊层；以及
对所述高频电路板进行表面处理。
相较于现有技术，本发明的高频电路板的母板线路采用常规蚀刻制程制作，子板线路采用加成法制作，将子板的第二线路内嵌于子板中，使用介电层包裹子板及第二线路，母板的第一线路与子板的第二线路处于不同水平面上，减弱高频区域内线路之间的信号干扰，满足高密度线路布局的需要。
附图说明
图1为本发明一实施例提供的高频电路板的子板所涉及的载板及导电膜的制作流程示意图。
图2为本发明一实施例提供的高频电路板的子板所涉及的光致抗蚀刻层的制作流程示意图。
图3为本发明一实施例提供的高频电路板的子板所涉及的第一导电材料层的制作流程示意图。
图4为本发明一实施例提供的高频电路板的子板所涉及的第二线路的制作流程示意图。
图5为本发明一实施例提供的高频电路板的子板压合的制作流程示意图。
图6为本发明一实施例提供的高频电路板的子板压合的制作流程示意图。
图7为本发明一实施例提供的高频电路板的子板去除载板及导电膜的制作流程示意图。
图8为本发明一实施例提供的高频电路板的子板所涉及的支柱的制作流程示意图。
图9为本发明一实施例提供的高频电路板的子板的制作流程示意图。
图10为本发明一实施例的高频电路板的压合前准备的制作流程示意图。
图11为本发明一实施例的高频电路板压合的制作流程示意图。
图12为本发明一实施例的高频电路板开设盲孔及导电孔的制作流程示意图。
图13为本发明一实施例的高频电路板的制作流程示意图。
图14为本发明一实施例的高频电路板的外部线路的制作流程示意图。
图15为本发明一实施例的高频电路板的防焊层的制作流程示意图。
图16为本发明一实施例的高频电路板的平面示意图。
图17为本发明一实施例的高频电路板沿XVII-XVII的剖视示意图。
图18为本发明另一实施例的高频电路板沿XVII-XVII的剖视示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明所揭示的技术内容更加详尽与完备，可以参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或者相似的元件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所覆盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其实际尺寸按比例进行绘制。
如图1-9所示，为本发明一实施例的高频电路板10的子板12的制作方法。根据不同需求，所述高频电路板10的子板12的制作方法的步骤顺序可以改变，某些步骤可以省略或合并。所述高频电路板10的子板12的制作方法包括如下步骤：
步骤S21，如图1所示为本发明的高频电路板10的子板12所涉及的载板180及导电膜182的制作流程示意图，提供至少一个载板180，在所述载板180表面形成一导电膜182。
其中，载板180的材质可选用聚酰亚胺(Polyimide，PI)、工业化液晶聚合物(Liquid Crystal Polymer，LCP)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate twoformic acid glycol ester，PEN)、聚对苯二甲酸乙二醇酯(polyethylene glycolterephthalate，PET)或者聚醚醚酮(polyetheretherketone，PEEK)中的至少一种。在载板180至少一表面形成一导电膜182，导电膜182可以为晶种层，导电膜182为导电材料材质，其材质可以为金属单质、合金、金属氧化物等，导电膜182可采用气相沉积、蒸镀、溅镀、涂覆或者贴附等方式设置于载板180表面。
步骤S22，如图2所示为本发明的高频电路板10的子板12所涉及的光致抗蚀刻层183的制作流程示意图，在所述导电膜182表面设置一光致抗蚀刻层183，对所述光致抗蚀刻层183进行曝光显影使所述导电膜182的至少部分裸露。
其中，所述导电膜182可以为导电材料,进一步可以为晶种层。
步骤S23，如图3至4所示为本发明的高频电路板10的子板12所涉及的第一导电材料层181及第二线路122的制作流程示意图，在所述载板180一侧形成一第一导电材料层181，使所述第一导电材料层181至少覆盖所述导电膜182裸露的部分，移除所述光致抗蚀刻层183得到第二线路122。
其中，可通过物理气相沉积(PVD)、化学气相沉积(CVD)或溅射镀膜的方式形成所述第一导电材料层181，通过曝光显影或激光剥离方式去除光致抗蚀刻层183。
步骤S24，如图5至7所示为本发明的高频电路板10的子板12压合并去除载板180及导电膜182的制作流程示意图，提供所述第二板体121，压合所述第二板体121及所述载板180使所述第二线路122嵌入所述第二板体121中，移除所述载板180及所述导电膜182得到所述子板12。
其中，所述第二板体121为高频材料。于一实施例中，所述第二板体121相背两侧设置有两个载板180，两个载板180及设置于其上的元件具备相同的结构，使两个所述载板180上的第二线路122朝向第二板体121设置，压合两个载板180及第二板体121使第二线路122嵌入第二板体121中，移除所述载板180及所述导电膜182得到所述子板12。
如图9所示为本发明的高频电路板10的子板12的制作流程示意图，于一实施例中，多个所述子板12可制作于同一子板母体184上，对所述子板母体184进行切割获得所述子板12。
高频电路板10的子板12的制作方法还可包括如下步骤：
步骤S25，如图8所示为本发明的高频电路板10的子板12的支柱171的制作流程示意图，在所述子板12的表面设置多个支柱171，使所述支柱171的至少部分位于所述子板12外部。
如图10至图15所示，为本发明一实施例的高频电路板10的制作方法。根据不同需求，所述高频电路板10的制作方法的步骤顺序可以改变，某些步骤可以省略或合并。所述高频电路板10的制作方法包括如下步骤：
如图10所示，为本发明一实施例的高频电路板10的压合前准备的制作流程示意图。
步骤S1，提供一母板11，所述母板11包括一第一板体111以及设置于所述第一板体111至少一侧的表面的一第一线路112，所述母板11还包括至少一个贯穿所述母板11的容置腔113。
步骤S2，提供所述子板12，所述子板12为前述步骤S21至步骤S25所制备的子板12，所述子板12包括一第二板体121以及设置于所述第二板体121至少一侧的一第二线路122，所述第二板体121为高频材料，将所述子板12设置于所述容置腔113中并使所述子板12与所述母板11间隔设置。
步骤S3，提供至少两层介电材料层191，将所述介电材料层191设置于所述母板11及所述子板12相背的两侧，提供至少两层第三导电材料层193，所述第三导电材料层193放置于所述介电材料层191远离所述母板11及所述子板12一侧。
步骤S4，如图11所示为本发明一实施例的高频电路板10压合的制作流程示意图，压合所述第三导电材料层193、所述介电材料层191、所述母板11及所述子板12，使所述至少两层介电材料层191融合为介电层13，使所述第三导电材料层193与所述介电层13贴合，并使所述介电层13包覆所述子板12并填充所述子板12与所述母板11之间的空隙。
其中，所述压合方式可以为热压，热压过程中使得参与压合的多层材料紧密贴合。于一实施例中，第三导电材料层193为导电材料，且可以为晶种层，其材质可以为金属单质、合金、金属氧化物等，第三导电材料层193可采用气相沉积、蒸镀、溅镀、涂覆或者贴附等方式制作。
步骤S5，如图12所示为本发明一实施例的高频电路板10开设盲孔14及导电孔172的制作流程示意图，开设多个贯穿所述第三导电材料层193及所述介电层13的盲孔14，使所述第一线路112及所述第二线路122的至少部分表面裸露。
其中，还可以开设一贯穿所述第三导电材料层193、介电层13及母板11的导电孔172。于一实施例中，盲孔14及导电孔172可通过激光镭射加工形成，在其他实施例中，也可通过高压水刀、气刀切割、车床等机械切割方法或化学蚀刻、物理蚀刻等其他方式形成。
步骤S6，如图13所示为本发明一实施例的高频电路板10的制作流程示意图，在所述第三导电材料层193表面形成一第四导电材料层194，使所述第四导电材料层194覆盖所述第三导电材料层193远离所述介电层13一侧，使所述第四导电材料层194填充所述多个盲孔14。
其中，第四导电材料层194为导电材料，其材质可以为金属单质、合金、金属氧化物等，第四导电材料层194可采用气相沉积、蒸镀、溅镀、涂覆或者贴附等方式制作，第四导电材料层194还可以以第三导电材料层193为晶种进行生长得到。
步骤S7，如图14所示为本发明一实施例的高频电路板10的外层线路15的制作流程示意图，对所述第三导电材料层193及所述第四导电材料层194进行蚀刻形成一外层线路15，使所述外层线路15与所述第一线路112及所述第二线路122电性连接。
其中，可通过光学蚀刻、化学蚀刻、激光蚀刻、机械蚀刻等方式对所述第三导电材料层193及所述第四导电材料层194进行蚀刻，蚀刻后的第三导电材料层形成第一外层线路151，蚀刻后的第四导电材料层形成第二外层线路152及导电柱153，使第二导电线路152覆盖导电孔172的内壁，导电柱153形成于盲孔14中。
步骤S7，如图15所示为本发明一实施例的高频电路板10的防焊层16的制作流程示意图，形成一覆盖所述外层线路15及所述介电层13的防焊层16。
其中，防焊层16可选用绝缘油墨，防焊层16可通过例如印刷的方式将绝缘油墨涂布在高频电路板10的外表面，可以通过同一区域多次印刷的方式尽量实现高频电路板10的至少相对两侧外表面的全覆盖，避免在单次印刷过程中因高频电路板10表面段差导致的涂布不均匀。
步骤S8，对所述高频电路板10进行表面处理。
如图16所示，为本发明一实施例的高频电路板10的平面示意图。如图17所示，为本发明一实施例的高频电路板10的剖视示意图。一实施例的高频电路板10至少包括母板11，子板12以及介电层13。
于一实施例中，所述母板11包括一第一板体111及第一线路112，母板11上设置有至少一个贯穿母板11的容置腔113，第一线路112设置于第一板体111至少一侧的表面；在本实施例中，所述第一线路112设置于第一板体111相背两侧，既，母板11至少两侧设置有线路层。于一实施例中，第一板体111的材料可以为有机物，如聚酰亚胺(Polyimide，PI)、工业化液晶聚合物(Liquid Crystal Polymer，LCP)、聚萘二甲酸乙二醇酯(Polyethylenenaphthalate two formic acid glycol ester，PEN)、聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate，PET)或者聚醚醚酮(polyetheretherketone，PEEK)。
所述子板12设置于容置腔113中，子板12与母板11间隔设置且不接触。于一实施例中，子板12包括一第二板体121及第二线路122，第二板体121为高频材料，第二线路122设置于第二板体121的至少一侧，第二线路122的至少部分内嵌于第二板体121内；在本实施例中，所述第二线路122设置于第二板体121相背两侧，既，子板12至少两侧设置有线路层，第二线路122的全部内嵌于第二板体121中。第二线路122的线路密度大于第一线路112的线路密度，第二线路122中各导线之间的间距小于第一线路112中各导线之间的间距，且第一线路112设置于第一板体111表面，第二线路122内嵌于第二板体121中使得第一线路112与第二线路122不位于同一平面。
第一线路112及第二线路122用于传输电信号。于一实施例中，第一线路112及第二线路122的材料为铜，在其它实施例中，第一线路112及第二线路122也可以为其它导电材料材质，例如可以为金属单质、合金、金属氧化物等。于一实施例中，设置于第一板体111两侧的第一线路112具有相同的结构及线路排布方式，设置于第二板体121两侧的第二线路122具有相同的结构及线路排布方式。在其他实施例中，设置于第一板体111两侧的第一线路112具有不同的结构及线路排布方式，设置于第二板体121两侧的第二线路122具有不同的结构及线路排布方式。
介电层13包裹子板12并填充子板12与母板11之间的空隙。于一实施例中，介电层13包裹子板12并覆盖母板11的至少两个相背的表面，介电层13覆盖第一线路112，介电层13填充子板12与母板11之间的空隙使子板12与母板11之间无直接的电性连接并减弱子板12与母板11之间的电磁干扰。
高频电路板10还包括盲孔14、外层线路15以及防焊层16。盲孔14贯穿介电层13使第一线路112及第二线路122的至少部分裸露，外层线路15设置于介电层13远离子板12及母板11的表面，外层线路15填充盲孔14并通过盲孔14与第一线路112及第二线路122电性连接，外层线路15可包括第一外层线路151、第二外层线路152及导电柱153，第一外层线路151设置于所述介电层13远离所述子板12及母板11一侧，所述第二线路152设置于所述第一线路151远离所述介电层13一侧，所述第二线路152可向盲孔14延伸形成导电柱153，第一外层线路151、第二外层线路152及导电柱153电性连接，外层线路15通过导电柱153与第一线路112及第二线路122电性连接。外层线路15具备导电能力，其可用于传输电信号，于一实施例中，外层线路15的材料为铜，在其它实施例中，外层线路15也可以为其它导电材料材质，例如可以为金属单质、合金、金属氧化物等。于一实施例中，设置于介电层13两侧的外层线路15具有相同的结构及线路排布方式，在其他实施例中，设置于介电层13两侧的外层线路15具有不同的结构及线路排布方式。高频电路板10还可包括一导电孔172，所述导电孔172贯穿介电层13及母板11，第外层线路152可沿导电孔172的内壁设置使得位于所述介电层13两侧的外层线路15电性连接。防焊层16可覆盖外层线路15，防焊层16未覆盖导电孔172及设置于导电孔172内壁的第二外层线路152，防焊层16可以为绝缘的油墨。
如图18所示，为本发明一实施例的高频电路板10的剖视示意图。本发明的高频电路板10还可包括多个支柱171，多个支柱171设置于子板12表面，多个支柱171的至少部分镶嵌于介电层13中用以加强子板12与介电层13的连接，进一步避免子板12的位置发生偏移。支柱171可设置于第二板体121表面，或设置于第二线路122表面并与第二线路122电性连接。于一实施例中，所述支柱171为锥形，在其他实施例中，所述支柱171可以为柱状、球状等可以加强子板12与介电层13的连接的形状。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (8)
1.一种高频电路板，其特征在于，包括：
母板，所述母板包括一第一板体及第一线路，所述第一线路设置于所述第一板体至少一侧的表面，所述母板上设置有至少一个贯穿所述母板的容置腔；
子板，所述子板包括一第二板体及第二线路，所述第二板体为高频材料，所述第二线路设置于所述第二板体的至少一侧，所述第二线路的至少部分内嵌于所述第二板体内，所述子板还包括多个支柱，所述支柱设置于所述子板表面，所述子板设置于容置腔中；
介电层，所述介电层填充所述子板与所述母板之间的空隙，所述支柱的至少部分嵌于所述介电层中。
2.如权利要求1所述的高频电路板，其特征在于，所述第二线路的线路密度大于所述第一线路的线路密度。
3.如权利要求1所述的高频电路板，其特征在于，所述第一线路与所述第二线路位于不同平面。
4.如权利要求1所述的高频电路板，其特征在于，所述介电层覆盖所述母板设置有所述第一线路的表面，所述电路板还包括盲孔、外层线路及防焊层，所述盲孔贯穿所述介电层，所述外层线路设置于所述介电层远离所述子板及所述母板的表面，所述外层线路通过所述盲孔与所述第一线路及所述第二线路电性连接，所述防焊层覆盖所述外层线路。
5.一种高频电路板的制作方法，包括如下步骤：
提供一母板，所述母板包括一第一板体以及设置于所述第一板体至少一侧的表面的一第一线路，所述母板还包括至少一个贯穿所述母板的容置腔；
提供一子板，所述子板包括一第二板体以及设置于所述第二板体至少一侧的一第二线路，所述第二线路内嵌入所述第二板体中，所述第二板体为高频材料，且所述子板还包括多个支柱，所述支柱设置于所述第二板体表面，将所述子板设置于所述容置腔中；以及
提供至少两层介电材料层，将所述介电材料层设置于所述母板及所述子板相背的两侧，压合所述介电材料层、所述母板及所述子板，使所述至少两层介电材料层融合为介电层，并使所述介电层填充所述子板与所述母板之间的空隙。
6.如权利要求5所述的高频电路板的制作方法，还包括如下步骤，
对所述子板进行预制作，具体包括如下步骤：
提供至少一个载板，在所述载板表面形成一导电膜；
在所述导电膜表面设置一光致抗蚀刻层，对所述光致抗蚀刻层进行曝光显影使所述导电膜的至少部分裸露；
在所述载板一侧形成一第一导电材料层，使所述第一导电材料层至少覆盖所述导电膜裸露的部分，移除所述光致抗蚀刻层得到所述第二线路；以及
提供所述第二板体，压合所述第二板体及所述载板使所述第二线路嵌入所述第二板体中，移除所述载板及所述导电膜得到所述子板。
7.如权利要求6所述的高频电路板的制作方法，其特征在于，多个所述子板制作于同一子板母体上，对所述子板母体进行切割获得所述子板。
8.如权利要求5所述的高频电路板的制作方法，还包括如下步骤，
在压合所述介电材料层、所述母板及所述子板之前，在所述介电材料层远离所述母板及所述子板一侧设置至少一第三导电材料层；
压合所述第三导电材料层、所述介电材料层、所述母板及所述子板，使所述第三导电材料层与所述介电层贴合；
开设多个贯穿所述第三导电材料层及所述介电层的盲孔，使所述第一线路及所述第二线路的至少部分表面裸露；
在所述第三导电材料层表面形成一第四导电材料层，使所述第四导电材料层覆盖所述第三导电材料层远离所述介电层一侧，使所述第四导电材料层填充所述多个盲孔；
对所述第三导电材料层及所述第四导电材料层进行蚀刻形成一外层线路，使所述外层线路与所述第一线路及所述第二线路电性连接；
形成一覆盖所述外层线路及所述介电层的防焊层；以及
对所述高频电路板进行表面处理。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910419408.5A CN111970809B (zh) | 2019-05-20 | 2019-05-20 | 高频电路板及其制作方法 |
| TW108124966A TWI724457B (zh) | 2019-05-20 | 2019-07-15 | 高頻電路板及其製作方法 |
| US16/555,004 US10645800B1 (en) | 2019-05-20 | 2019-08-29 | High-frequency circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910419408.5A CN111970809B (zh) | 2019-05-20 | 2019-05-20 | 高频电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111970809A CN111970809A (zh) | 2020-11-20 |
| CN111970809B true CN111970809B (zh) | 2022-01-11 |
Family
ID=70461635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910419408.5A Active CN111970809B (zh) | 2019-05-20 | 2019-05-20 | 高频电路板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10645800B1 (zh) |
| CN (1) | CN111970809B (zh) |
| TW (1) | TWI724457B (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JP2000165007A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | プリント配線板、電子部品及び電子部品の実装方法 |
| US6388207B1 (en) * | 2000-12-29 | 2002-05-14 | Intel Corporation | Electronic assembly with trench structures and methods of manufacture |
| CN203896584U (zh) * | 2014-06-19 | 2014-10-22 | 深圳市科特通光电有限公司 | 一种用于手机摄像头的fpc |
| KR101973425B1 (ko) * | 2015-05-11 | 2019-09-02 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
| CN105072824B (zh) * | 2015-07-27 | 2017-12-01 | 广州杰赛科技股份有限公司 | 一种嵌入式线路板的制作方法 |
| CN205946336U (zh) * | 2016-08-18 | 2017-02-08 | 东莞市五株电子科技有限公司 | 高频混压板 |
| JP6678090B2 (ja) * | 2016-10-04 | 2020-04-08 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子部品装置 |
| CN207022275U (zh) * | 2017-04-01 | 2018-02-16 | 奥特斯(中国)有限公司 | 部件承载件 |
| CN207491321U (zh) * | 2017-10-31 | 2018-06-12 | 泰州市博泰电子有限公司 | 一种低介电玻璃纤维布的高频印制电路板 |
| JP2019117910A (ja) * | 2017-12-27 | 2019-07-18 | イビデン株式会社 | プリント配線板 |
| JP7046639B2 (ja) * | 2018-02-21 | 2022-04-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2019
- 2019-05-20 CN CN201910419408.5A patent/CN111970809B/zh active Active
- 2019-07-15 TW TW108124966A patent/TWI724457B/zh active
- 2019-08-29 US US16/555,004 patent/US10645800B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111970809A (zh) | 2020-11-20 |
| TWI724457B (zh) | 2021-04-11 |
| US10645800B1 (en) | 2020-05-05 |
| TW202044941A (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508079B2 (en) | Circuit substrate and method of manufacturing the same | |
| US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
| US7569773B2 (en) | Wired circuit board | |
| US20050196898A1 (en) | Process of plating through hole | |
| US20070144772A1 (en) | Method of making circuitized substrate with split conductive layer and information handling system utilizing same | |
| CN102111968A (zh) | 多层布线基板的制造方法及多层布线基板 | |
| US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
| JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| US9198296B1 (en) | Double sided board with buried element and method for manufacturing the same | |
| US10134693B2 (en) | Printed wiring board | |
| US9247632B2 (en) | Cover structure and manufacturing method thereof | |
| JP2009111358A (ja) | 配線基板 | |
| CN111970809B (zh) | 高频电路板及其制作方法 | |
| CN102577642A (zh) | 印刷电路板及其制造方法 | |
| US9907161B2 (en) | Substrate structure and fabrication method thereof | |
| US20110247871A1 (en) | Multi-layer printed circuit board comprising film and method for fabricating the same | |
| KR20170041530A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
| JP7448309B2 (ja) | 配線回路基板およびその製造方法 | |
| US20090166059A1 (en) | Circuit board and process thereof | |
| US20140174791A1 (en) | Circuit board and manufacturing method thereof | |
| WO2024143364A1 (ja) | 電気的要素実装基板の製造方法、電気的要素実装基板および電子機器 | |
| JP7175691B2 (ja) | 配線回路基板 | |
| JPH1093213A (ja) | 回路基板、回路装置および装置 | |
| TWI706702B (zh) | 電路板中的導通孔結構及其製造方法 | |
| US8450624B2 (en) | Supporting substrate and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |