CN105072824B - 一种嵌入式线路板的制作方法 - Google Patents

一种嵌入式线路板的制作方法 Download PDF

Info

Publication number
CN105072824B
CN105072824B CN201510446848.1A CN201510446848A CN105072824B CN 105072824 B CN105072824 B CN 105072824B CN 201510446848 A CN201510446848 A CN 201510446848A CN 105072824 B CN105072824 B CN 105072824B
Authority
CN
China
Prior art keywords
embedded
motherboard
force fit
plate
daughter board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510446848.1A
Other languages
English (en)
Other versions
CN105072824A (zh
Inventor
谢新中
李金鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GCI Science and Technology Co Ltd
Original Assignee
GCI Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GCI Science and Technology Co Ltd filed Critical GCI Science and Technology Co Ltd
Priority to CN201510446848.1A priority Critical patent/CN105072824B/zh
Publication of CN105072824A publication Critical patent/CN105072824A/zh
Application granted granted Critical
Publication of CN105072824B publication Critical patent/CN105072824B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种嵌入式线路板的制作方法，包括：在被嵌入母板上开设容置槽；对所述容置槽的内壁和嵌入子板的侧壁进行棕化或黑化；将所述嵌入子板嵌入所述容置槽，对所述嵌入子板和所述被嵌入母板进行压合，形成第一压合板；测量所述第一压合板的尺寸涨缩值，并根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作。本发明提供的嵌入式线路板的制作方法，嵌入子板和被嵌入母板的外层线路一起做出，嵌入子板线路与被嵌入母板线路不存在偏位问题，大大提高嵌入子板图形与被嵌入母板图形的对位精度。

Description

一种嵌入式线路板的制作方法
技术领域
本发明涉及印刷线路板(Printed Circuit Board，简称PCB)制造工艺技术领域，尤其涉及一种嵌入式线路板的制作方法。
背景技术
随着电子工业的发展，电子产品体积越来越小，功率密度越来越大，如何寻求低成本、局部高频的线路板，成了当今电子工业设计的一个巨大的挑战。目前电路板制造行业上有一种较新的方法解决高频与成本问题——嵌入式线路板。然而现有的嵌入式线路板中嵌入的子板与母板对位的精准度较低，成为了制约着此类电路板发展的瓶颈。
现有的嵌入式线路板制作流程通常为分别制作好子板、被嵌入母板和基层母板的线路后，在被嵌入母板中开设容置槽，最后将子板、被嵌入母板和基层母板通过半固化片流胶一次性压合在一起，子板放入被嵌入母板容置槽中时有对位偏差的风险，此偏差会影响子板图形与被嵌入母板图形对位的精度，而且在压合的过程中，子板图形和被嵌入母版图形涨缩值不匹配，容易偏位，造成电路板内短报废。
发明内容
本发明实施例提出一种嵌入式线路板的制作方法，提高嵌入子板图形与被嵌入母板图形的对位精度。
本发明实施例提供一种嵌入式线路板的制作方法，包括：
在被嵌入母板上开设容置槽；
对所述容置槽的内壁和嵌入子板的侧壁进行棕化或黑化；
将所述嵌入子板嵌入所述容置槽，对所述嵌入子板和所述被嵌入母板进行压合，形成第一压合板；
测量所述第一压合板的尺寸涨缩值，并根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作；
根据所述第一压合板的尺寸涨缩值，对基层母板进行线路制作；
对所述第一压合板的表面和所述基层母板的表面进行棕化或黑化；
将所述第一压合板和所述基层母板通过半固化片压合在一起，形成第二压合板；
测量所述第二压合板的尺寸涨缩值，并根据所述第二压合板的尺寸涨缩值，确定钻孔的位置和钻孔的大小，对所述第二压合板进行钻孔。
其中，所述根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作，具体为：
根据所述第一压合板的尺寸涨缩值调整所述嵌入子板的外层图形底片和所述被嵌入母板的外层图形底片的大小；
利用所述嵌入子板的外层图形底片和所述被嵌入母板的外层图形底片分别对所述嵌入子板和所述被嵌入母板进行曝光；
对曝光后的所述嵌入子板和所述被嵌入母板进行显影和线路蚀刻。
优选地，所述对所述第二压合板进行钻孔之后，还包括：
对所述第二压合板进行后续加工，所述后续加工包括外层线路制作、阻焊丝印、字符印制、表面处理、外形加工和线路测试中的一种或多种组合。
其中，所述测量所述第一压合板的尺寸涨缩值，具体为：
利用二维影像投影仪测量所述第一压合板沿板面方向的尺寸涨缩值；
所述测量所述第二压合板的尺寸涨缩值，具体为：
利用所述二维影像投影仪测量所述第二压合板沿板面方向的尺寸涨缩值。
优选地，所述嵌入子板为双面板。
优选地，所述被嵌入母板为多层板；
所述在被嵌入母板上开设容置槽之前，还包括：
对所述被嵌入母板进行内层线路制作。
优选地，所述容置槽比所述嵌入子板单边大X毫米；其中，0.05≤X≤0.2。。
本发明实施例提供的嵌入式线路板的制作方法，通过先对所述嵌入子板和所述被嵌入母板进行压合形成第一压合板，然后测量所述第一压合板的尺寸涨缩值，最后根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作。本发明嵌入子板和被嵌入母板的外层线路一起做出，嵌入子板线路与被嵌入母板线路不存在偏位问题，大大提高嵌入子板图形与被嵌入母板图形的对位精度。此外，嵌入子板和被嵌入母板的外层线路根据第一压合板的尺寸涨缩值进行制作，减少了图形的曝光偏移，进一步提高嵌入子板图形与被嵌入母板图形的对位精度。
同时，本发明还根据所述第一压合板的尺寸涨缩值，对基层母板进行线路制作。基层母板的外层线路和第一压合板的外层线路在同一涨缩比例下制作出来，减少了第二次压合时基层母板和第一压合板的对位偏差。
进一步地，由于现有技术为分别制作好子板、被嵌入母板和基层母板的线路后，将子板、被嵌入母板和基层母板一次性压合在一起，容易造成线路板图形和钻孔不匹配，为减小二者之间的不匹配，现有技术在布线设计时线路板图形与通孔之间的安全间距要求达到15mil以上，大大缩小了线路板的布线空间。而本发明在二次压合后，还对第二压合板的尺寸涨缩值进行测量，并根据涨缩情况进行钻孔，从而实现了线路板图形涨缩比例与钻孔涨缩比例相匹配，彻底解决了在嵌入式线路板设计中线路板图形与钻孔之间需要较大安全间距离的问题，有利于增加了子板布线空间。
附图说明
图1是本发明提供的嵌入式线路板的制作方法的一个实施例的流程图；
图2是本发明提供的嵌入式线路板的制作方法的另一个实施例的流程图；
图3是本发明提供的被嵌入母板的制作工序一的示意图；
图4是本发明提供的被嵌入母板的制作工序二的示意图；
图5是本发明提供的嵌入子板的制作工序一的示意图；
图6是本发明提供的第一压合板的制作工序一的示意图；
图7是本发明提供的第一压合板的制作工序二的示意图；
图8是本发明提供的基层母板的制作工序一的示意图；
图9是本发明提供的基层母板的制作工序二的示意图；
图10是本发明提供的第二压合板的制作工序一的示意图；
图11是本发明提供的第二压合板的制作工序二的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，实施例中各步骤前的序号仅为了便于说明，各步骤之间并无必然的先后顺序，不应视为对本发明的限制。
参见图1，是本发明提供的嵌入式线路板的制作方法的一个实施例的流程示意图。
本实施例提供的嵌入式线路板的制作方法，包括步骤S1～S4，如下：
S1，在被嵌入母板M1上开设容置槽L1。
如图3所示，所述被嵌入母板M1优选为多层板，其中I1和I4为所述被嵌入母板M1的外层铜层，I2、I3为所述被嵌入母板M1的内层铜层。对板材进行开料后，对所述被嵌入母板M1进行内层线路制作，通过单面蚀刻制作出I2和I3层的线路，外层线路暂不制作。如图4所示，制作好被嵌入母板M1的内层线路后，在被嵌入母板M1上开设容置槽L1，所述容置槽L1比所述嵌入子板Z1单边大X毫米；其中，0.05≤X≤0.2。。
S2，对所述容置槽L1的内壁和嵌入子板Z1的侧壁进行棕化或黑化。通过对所述容置槽L1的内壁和嵌入子板Z1的侧壁进行棕化或黑化，增强表面粗化度，提高压合后的固着力。
如图5所示，所述嵌入子板Z1优选为双面板，其中，H1层为所述嵌入子板Z1的底面铜层，为了避免压合后H1层的线路和被嵌入母板的I4层的线路压合后对位不准，本发明嵌入子板Z1的H1层线路先不制作，而在与被嵌入板压合之后再与所述被嵌入母板M1的I4层线路一起制作。
S3，将所述嵌入子板Z1嵌入所述容置槽，对所述嵌入子板Z1和所述被嵌入母板M1进行压合，形成第一压合板。
如图6所示，嵌入子板Z1置入所述容置槽后，通过高温、高压，所述嵌入子板Z1和所述被嵌入母板M1被半固化片中流动树脂粘接在一起。
S4，测量所述第一压合板的尺寸涨缩值，并根据所述第一压合板的尺寸涨缩值，对所述嵌入子板Z1和所述被嵌入母板M1进行外层线路制作，如图7所示。
由于在压合的过程中，需要通过高温、高压，线路板不可避免地会有一定程度的涨缩。在具体实施当中，可以利用二维影像投影仪测量所述第一压合板沿板面方向的尺寸涨缩值。以所述第一压合板的长为X轴，宽为Y轴，厚度为Z轴，只需要通过二维影像投影仪对比压合前后的线路板，测量出X轴方向和Y轴方向的涨缩值。
所述嵌入子板Z1和所述被嵌入母板M1的外层线路制作流程如下：
根据所述第一压合板的尺寸涨缩值调整所述嵌入子板Z1的外层图形底片和所述被嵌入母板M1的外层图形底片的大小。在具体实施当中，可根据第一压合板的涨缩比例，相应地放大或缩小图形底片。
利用所述嵌入子板Z1的外层图形底片和所述被嵌入母板M1的外层图形底片分别对所述嵌入子板Z1和所述被嵌入母板M1进行曝光。通过曝光将图形底片上的图形转移到所述嵌入子板Z1的H1层和所述被嵌入母板的M1的I4层。
对曝光后的所述嵌入子板Z1和所述被嵌入母板M1进行显影和线路蚀刻。
本发明实施例提供的嵌入式线路板的制作方法，通过先对所述嵌入子板和所述被嵌入母板进行压合形成第一压合板，然后测量所述第一压合板的尺寸涨缩值，最后根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作。本发明先将所述嵌入子板和所述被嵌入母板压合为一体，再根据压合板的尺寸涨缩值进行外层线路制作，嵌入子板和被嵌入母板的外层线路一起做出，嵌入子板线路与被嵌入母板线路不存在偏位问题，大大提高嵌入子板图形与被嵌入母板图形的对位精度。
如图2所示，在具体实施当中，所述嵌入式线路板的制作方法还可以进一步包括步骤S5～S8。
S5，根据所述第一压合板的尺寸涨缩值，对基层母板M2进行线路制作。如图8所示，基层母板M2优选为双面板，包括顶面铜层I5和底面铜层I6。应当说明，本实施中所述基层母板M2优选为双面板，但本领域技术人员应当知悉所述基层母板可以为单面板、双面板、多层板中的任意一种，本发明对此不作限定。
在所述基层母板M2开料后，即根据所述第一压合板的尺寸涨缩值，制作所述基层母板M2的I5层的图形底片，根据所述图形底片对所述基层母板M2进行曝光、显影和线路蚀刻，制作出I5层的线路，如图9所示。
S6，对所述第一压合板的表面和基层母板M2的表面进行棕化或黑化。通过对所述第一压合板的底面铜层(即I4层和H1层)和基层母板M2的顶面铜层I5进行棕化或黑化，使其粗化，增强固着力。
S7，将所述第一压合板和所述基层母板M2通过半固化片压合在一起，形成第二压合板。如图10所示，压合后所述第一压合板(M1和H1)和所述基层母板M2通过半固化片粘结在一起。
S8，测量所述第二压合板的尺寸涨缩值，并根据所述第二压合板的尺寸涨缩值，确定钻孔的位置和钻孔的大小，对所述第二压合板进行钻孔。如图11所示，K1为所述第二压合板的钻孔。
在具体实施当中，可利用所述二维影像投影仪测量所述第二压合板沿板面方向的尺寸涨缩值。一般地，以所述第一压合板的长为X轴，宽为Y轴，厚度为Z轴，可通过二维影像投影仪测量出X轴方向和Y轴方向的涨缩值。然后，根据所述第二压合板的X轴方向和Y轴方向的尺寸涨缩值，制作钻孔的程序文件，对钻孔的大小进行精确控制。
在具体实施当中，在所述步骤S7之后还可以包括以下步骤：
S9，对所述第二压合板进行后续加工，所述后续加工包括外层线路制作、阻焊丝印、字符印制、表面处理、外形加工和线路测试中的一种或多种组合。
综上所述，本发明嵌入子板Z1的H1层线路与被嵌入母板I4层线路一起做出，嵌入子板Z1的线路与被嵌入母板M2的线路不存在偏位问题。所述第一压合板底面(I4层和H1层)的线路和所述基层母板顶面(I5层)的线路，均根据第一压合板的尺寸涨缩值进行制作，保证了两线路在同一涨缩比例下，减小了第二次压合时，第一压合板的底面线路和基层母板的顶面线路之间的偏差，从而提高后续流程中钻孔与线路的对位精度，有助于减少钻孔时的线路与钻孔之间的安全距离，增加线路板的布线空间。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种嵌入式线路板的制作方法，其特征在于，包括：
在被嵌入母板上开设容置槽；
对所述容置槽的内壁和嵌入子板的侧壁进行棕化或黑化；
将所述嵌入子板嵌入所述容置槽，对所述嵌入子板和所述被嵌入母板进行压合，形成第一压合板；
测量所述第一压合板的尺寸涨缩值，并根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作；
根据所述第一压合板的尺寸涨缩值，对基层母板进行线路制作；
对所述第一压合板的表面和所述基层母板的表面进行棕化或黑化；
将所述第一压合板和所述基层母板通过半固化片压合在一起，形成第二压合板；
测量所述第二压合板的尺寸涨缩值，并根据所述第二压合板的尺寸涨缩值，确定钻孔的位置和钻孔的大小，对所述第二压合板进行钻孔。
2.如权利要求1所述的嵌入式线路板的制作方法，其特征在于，所述根据所述第一压合板的尺寸涨缩值，对所述嵌入子板和所述被嵌入母板进行外层线路制作，具体为：
根据所述第一压合板的尺寸涨缩值调整所述嵌入子板的外层图形底片和所述被嵌入母板的外层图形底片的大小；
利用所述嵌入子板的外层图形底片和所述被嵌入母板的外层图形底片分别对所述嵌入子板和所述被嵌入母板进行曝光；
对曝光后的所述嵌入子板和所述被嵌入母板进行显影和线路蚀刻。
3.如权利要求2所述的嵌入式线路板的制作方法，其特征在于，所述对所述第二压合板进行钻孔之后，还包括：
对所述第二压合板进行后续加工，所述后续加工包括外层线路制作、阻焊丝印、字符印制、表面处理、外形加工和线路测试中的一种或多种组合。
4.如权利要求3所述的嵌入式线路板的制作方法，其特征在于，所述测量所述第一压合板的尺寸涨缩值，具体为：
利用二维影像投影仪测量所述第一压合板沿板面方向的尺寸涨缩值；
所述测量所述第二压合板的尺寸涨缩值，具体为：
利用所述二维影像投影仪测量所述第二压合板沿板面方向的尺寸涨缩值。
5.如权利要求4所述的嵌入式线路板的制作方法，其特征在于，所述嵌入子板为双面板。
6.如权利要求5所述的嵌入式线路板的制作方法，其特征在于，所述被嵌入母板为多层板；
所述在被嵌入母板上开设容置槽之前，还包括：
对所述被嵌入母板进行内层线路制作。
7.如权利要求6所述的嵌入式线路板的制作方法，其特征在于，所述容置槽比所述嵌入子板单边大X毫米；其中，0.05≤X≤0.2。
CN201510446848.1A 2015-07-27 2015-07-27 一种嵌入式线路板的制作方法 Expired - Fee Related CN105072824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510446848.1A CN105072824B (zh) 2015-07-27 2015-07-27 一种嵌入式线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510446848.1A CN105072824B (zh) 2015-07-27 2015-07-27 一种嵌入式线路板的制作方法

Publications (2)

Publication Number Publication Date
CN105072824A CN105072824A (zh) 2015-11-18
CN105072824B true CN105072824B (zh) 2017-12-01

Family

ID=54502060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510446848.1A Expired - Fee Related CN105072824B (zh) 2015-07-27 2015-07-27 一种嵌入式线路板的制作方法

Country Status (1)

Country Link
CN (1) CN105072824B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109862721B (zh) * 2019-04-02 2021-12-31 东莞职业技术学院 一种功放天线一体化pcb的制作方法及功放天线一体化pcb
CN111970809B (zh) * 2019-05-20 2022-01-11 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法
CN110267437B (zh) * 2019-06-27 2022-05-31 深圳市兴森快捷电路科技股份有限公司 一种印刷电路板涨缩管控方法及装置
CN110708894B (zh) * 2019-10-18 2020-12-08 生益电子股份有限公司 一种hdi板的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700070B1 (en) * 2000-11-03 2004-03-02 Cray Inc. Alignment mark for placement of guide hole
KR20090123032A (ko) * 2008-05-27 2009-12-02 대덕전자 주식회사 반도체 칩 내장형 인쇄회로기판 제조 방법
CN101699939A (zh) * 2009-11-05 2010-04-28 深南电路有限公司 Pcb板混压成型方法
CN102307431A (zh) * 2011-07-16 2012-01-04 中山市达进电子有限公司 一种旋转式的电路板的排版方法
CN102917554A (zh) * 2012-10-17 2013-02-06 无锡江南计算技术研究所 双铜芯多层板制作方法
CN103079360A (zh) * 2012-12-28 2013-05-01 广州杰赛科技股份有限公司 嵌入式线路板的加工方法
CN104270889A (zh) * 2014-09-28 2015-01-07 广州兴森快捷电路科技有限公司 局部高精度印制线路板及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700070B1 (en) * 2000-11-03 2004-03-02 Cray Inc. Alignment mark for placement of guide hole
KR20090123032A (ko) * 2008-05-27 2009-12-02 대덕전자 주식회사 반도체 칩 내장형 인쇄회로기판 제조 방법
CN101699939A (zh) * 2009-11-05 2010-04-28 深南电路有限公司 Pcb板混压成型方法
CN102307431A (zh) * 2011-07-16 2012-01-04 中山市达进电子有限公司 一种旋转式的电路板的排版方法
CN102917554A (zh) * 2012-10-17 2013-02-06 无锡江南计算技术研究所 双铜芯多层板制作方法
CN103079360A (zh) * 2012-12-28 2013-05-01 广州杰赛科技股份有限公司 嵌入式线路板的加工方法
CN104270889A (zh) * 2014-09-28 2015-01-07 广州兴森快捷电路科技有限公司 局部高精度印制线路板及其制备方法

Also Published As

Publication number Publication date
CN105072824A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN105072824B (zh) 一种嵌入式线路板的制作方法
CN103747639B (zh) 一种高层板制造方法
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
CN104113995B (zh) 一种印刷电路板的制作方法以及印刷电路板
CN104427762B (zh) 埋阻印制板及其制作方法
CN111405781A (zh) 一种多层电路板定位压合方法
CN106455370B (zh) 一种改善填孔不饱满的盲孔开窗制作方法
CN106851975A (zh) 一种刚挠结合板及其制作方法
CN107592735A (zh) 一种高精度余厚要求的阶梯板制作方法
CN110099523A (zh) 一种多层线路板的制作工艺
CN110944452A (zh) 高性能细线路柔性电路板阻抗控制方法
CN106659000A (zh) 一种印制板层间无铜区的制作方法
CN105830542B (zh) 一种pcb中阶梯铜柱的制作方法
CN102365005B (zh) 电路板加工方法
CN108966516A (zh) 一种基于支撑基板的一次压合埋容工艺
CN109219276B (zh) 一种提高多层印制电路板层压工艺的方法
CN206713175U (zh) 电路板的排版结构
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN105682363B (zh) 一种板边金属化的pcb的制作方法
CN108200737B (zh) 一种高频混压hdi板的制作方法
CN104159392A (zh) 一种印制电路板及其制备方法
CN111586985A (zh) 一种高平整度的多层电路板的制作方法
CN203912365U (zh) 软硬多层线路板
CN110740591B (zh) 一种多层印制板的盲孔加工方法
CN103025064A (zh) 一种线路板的对位方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201

CF01 Termination of patent right due to non-payment of annual fee