CN104159392A - 一种印制电路板及其制备方法 - Google Patents

一种印制电路板及其制备方法 Download PDF

Info

Publication number
CN104159392A
CN104159392A CN201410337523.5A CN201410337523A CN104159392A CN 104159392 A CN104159392 A CN 104159392A CN 201410337523 A CN201410337523 A CN 201410337523A CN 104159392 A CN104159392 A CN 104159392A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
multilayer printed
lamina rara
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410337523.5A
Other languages
English (en)
Inventor
赵波
刘�东
翟青霞
王佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201410337523.5A priority Critical patent/CN104159392A/zh
Publication of CN104159392A publication Critical patent/CN104159392A/zh
Pending legal-status Critical Current

Links

Abstract

本发明涉及电路板生产技术领域,具体为一种多层印制电路板及其制备方法,包括两外层板和半固化片,两外层板通过半固化片压合为一体,所述外层板为一表面设有内层线路图形,另一表面设有外层线路图形的基板;依次通过开料、内层图形转移、压合、外层图形转移等工序制得。本发明通过使用一表面设有内层图形,另一表面为完整铜箔面的外层板形成多层印制电路板中的外层铜箔,使外层铜箔与次外层铜箔之间的介质厚度均匀,从而可稳定地控制多层印制电路板外层介质对阻抗的影响,提高同一大板中不同区域的阻抗的一致性。并且本发明的多层印制电路板的结构特点配合特定的压合工艺参数,可降低电路板的胀缩性。

Description

一种印制电路板及其制备方法
技术领域
本发明涉及印制电路板技术领域,尤其涉及一种印制电路板及其制备方法。
背景技术
印制电路板是电子元器件的支撑体,为电子元器件提供电气连接。多层印制电路板通常由蚀刻后的覆铜板、外层铜箔和半固化片压合制成,外层铜箔通过半固化片及压合工艺粘接在蚀刻后的覆铜板上、下表面(如图1所示);通过改变两外层铜箔之间的蚀刻后覆铜板的数量,可获得不同线路层数的印制电路板。因此,现有的多层印制电路板的上、下表面为通过半固化片及压合工艺而粘接上的外层铜箔,外层铜箔与其相邻的蚀刻后覆铜板上铜箔之间的距离为半固化片的厚度。对于多层印制电路板来说,其阻抗大小对其品质有很大的影响。而影响多层印制电路板的阻抗大小的主要因素有:介质层的厚度、线宽、铜厚、油墨厚度、材料Er值等。而介质厚度对阻抗的影响尤为突出,控制好介质层厚度的均匀性对阻抗的控制极为重要。根据现有的多层印制电路板的结构,外层铜箔与相邻覆铜板上铜箔之间的介质厚度为半固化片厚度,但是在制作过程中半固化片的厚度会随蚀刻后覆铜板的铜厚、内层图形形状、内层图形面积及半固化片流胶情况而发生变化,介质层厚度的均匀性因此而受到影响,从而影响对阻抗的控制。特别是当印制电路板大板的排版尺寸较大且Set数量较多时,Set内阻抗大小会随着介质层厚度均匀性差异而变化,使得阻抗规格要求相同的同一大板其不同区域的阻抗大小不一;当介质层厚度差异较大时,甚至会出现同一大板上部分区域的阻抗不合格的情况。
发明内容
本发明要解决的技术问题是针对多层印制电路板中外层铜箔与内层线路之间的介质厚度不均匀导致阻抗难以控制的问题,提供一种外层铜箔与内层线路之间的介质厚度均匀,阻抗可控的多层印制电路板,以及该种多层印制电路板的制备方法。
为实现上述目的,本发明采用以下技术方案,
一种多层印制电路板,包括两外层板和半固化片;所述外层板为一表面设有内层线路图形,另一表面设有外层线路图形的基板;两外层板设有内层线路图形的一表面相向并通过半固化片压合为一体。
进一步说,所述两外层板之间设有至少一内层板,所述内层板为表面设有内层线路图形的基板。
以上所述多层印制电路板的制备方法,包括以下步骤:
S1、取双面覆铜板并对双面覆铜板进行开料获得两块基板,通过内层图形转移工序和蚀刻工序分别对基板的一表面进行加工处理,使基板的一表面形成内层线路图形,基板的另一表面为铜箔面,从而制得两块外层板。
S2、取半固化片,将两外层板与半固化片叠合,半固化片位于两外层板之间,形成叠合板;所述外层板的铜箔面作为叠合板的外层铜箔。
S3、通过热压工艺对叠合板进行压合处理,形成多层板。热压过程中,温度和压力随时间逐渐变化的情况如下表所示,总时长为280min:
温度 140 165 185 210 195 195 195 175 140 140
压力 50 250 250 400 400 400 200 200 100 100
时间 8 7 9 40 15 70 30 20 18 1
S4、在多层板上依次进行钻孔、沉铜、外层图形转移、外层蚀刻、阻焊层制作工序,形成多层印制电路板。
在步骤S2前还可先进行步骤S11,所述步骤S11为:取双面覆铜板并对双面覆铜板进行开料获得至少一块基板,通过内层图形转移和蚀刻工序分别对各基板的表面进行加工处理,使基板的表面形成内层线路图形,从而制得内层板;同时在所述步骤S2中,将内层板设于两外层板之间,并且各内层板之间设置半固化片,形成具有内层板的叠合板。
与现有技术相比,本发明的有益效果是:本发明通过使用一表面设有内层线路图形,另一表面为铜箔面的外层板形成多层印制电路板中的外层铜箔,使外层铜箔与次外层铜箔之间的介质厚度均匀,从而可稳定地控制多层印制电路板外层介质对阻抗的影响,提高同一大板中不同区域的阻抗的一致性。并且本发明的多层印制电路板的结构特点配合特定的压合工艺参数,可降低电路板的胀缩性。
附图说明
图1为现有技术中多层印制电路板的结构示意图;
图2为本发明实施例中多层印制电路板的结构示意图。
具体实施方式
为了更充分理解本发明的技术内容,下面结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例
参照图2,本实施例提供的一种多层印制电路板,包括两外层板10、一内层板30和作为黏结材料的半固化片20,并且按外层板10、半固化片20、内层板30、半固化片20、外层板10的顺序依次叠合粘接为一体,形成一块六层的印制电路板。内层板30是两表面均设有内层线路图形的基板;外层板10是一表面设有内层线路图形,另一表面设有外层线路图形的基板。外层板10上设有外层线路图形的一面作为多层印制电路板的外表面,即两外层板10设有内层线路图形的一表面相向。
本实施例的多层印制电路板的制备方法,包括以下步骤:
首先如现有技术的电路板生产过程,取基材进行开料,即取双面覆铜板并根据设计要求剪裁出尺寸为0.32m2的基板,本实施例中剪裁出三块尺寸相同的基板。然后通过现有的内层图形转移工艺和蚀刻工艺在其中一块基板上形成内层线路图形,使该基板成为内层板30。然后亦采用现有的内层图形转移工艺和蚀刻工艺分别对另两块基板的一表面进行加工处理,使这两块基板的一表面分别形成内层线路图形,另一表面则保持完整的铜箔面,从而使这两块基板形成外层板10。
对内层板30以及外层板10设有内层线路图形的一面进行黑化处理后,将外层板10、半固化片20、内层板30、半固化片20、外层板10依次叠合,并且两外层板10上的完整铜箔面作为外表面,形成叠合板。然后用压合机对叠合板进行压合,叠合板经压合机压合后形成多层板。热压过程中,温度和压力随时间逐渐变化的情况如下表所示,总时长为280min:
温度 140 165 185 210 195 195 195 175 140 140
压力 50 250 250 400 400 400 200 200 100 100
时间 8 7 9 40 15 70 30 20 18 1
然后根据现有技术,对多层板依次进行钻孔、沉铜、外层图形转移、外层蚀刻、制作阻焊层、表面处理和成型等工序,形成多层印制电路板。
比较例
根据现有的多层印制电路板的制备方法,制备六层的印制电路板,该六层印制电路板由两块设有内层图形的内层板、两块外层铜箔和半固化片组成;通过压合工艺将内层板、外层板、半固化片压合在一起后,再通过现有的外层图形转移、阻焊层制作、表面处理和成型等工序加工,从而形成六层的印制电路板。
按照上述实施例和比较例的方法分别制作1000块六层的印制电路板,然后测试印制电路板的阻抗和溶胀性。
根据实施例制作的印制电路板中,98%的印制电路板的阻抗偏差小于10%;根据比较例制作的印制电路板中,90%的印制电路板的阻抗偏差小于10%。由此可见,本发明的多层印制电路板的外层介质厚度的均匀性好,可很好的控制印制电路板的阻抗。
以上所述仅以实施例来进一步说明本发明的技术内容,以便于读者更容易理解,但不代表本发明的实施方式仅限于此,任何依本发明所做的技术延伸或再创造,均受本发明的保护。

Claims (4)

1.一种多层印制电路板,其特征在于,包括两外层板和半固化片;所述外层板为一表面设有内层线路图形,另一表面设有外层线路图形的基板;两外层板设有内层线路图形的一表面相向并通过半固化片压合为一体。
2.根据权利要求1所述一种多层印制电路板,其特征在于,所述两外层板之间设有至少一内层板,所述内层板为表面设有内层线路图形的基板。
3.一种如权利要求1所述多层印制电路板的制备方法,其特征在于,包括以下步骤:
S1、取双面覆铜板并对双面覆铜板进行开料获得两块基板,通过内层图形转移工序和蚀刻工序分别对块基板的一表面进行加工处理,使基板的一表面形成内层线路图形,基板的另一表面为铜箔面,从而制得两块外层板;
S2、取半固化片,将两外层板与板固化片叠合,半固化片位于两外层板之间,形成叠合板;所述外层板的铜箔面作为叠合板的外层铜箔;
S3、通过热压工艺对叠合板进行压合处理,形成多层板;
S4、在多层板上依次进行钻孔、沉铜、外层图形转移、外层蚀刻、阻焊层制作工序,形成多层印制电路板。
4.根据权利要求3所述多层印制电路板的制备方法,其特征在于,步骤S2前先进行步骤S11,所述步骤S11为:取双面覆铜板并对双面覆铜板进行开料获得至少一块基板,通过内层图形转移工序和蚀刻工序分别对各基板的表面进行加工处理,使基板表面形成内层线路图形,从而制得内层板;在步骤S2中,将内层板设于两外层板之间,并且各内层板之间设置半固化片,形成具有内层板的叠合板。
CN201410337523.5A 2014-07-16 2014-07-16 一种印制电路板及其制备方法 Pending CN104159392A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410337523.5A CN104159392A (zh) 2014-07-16 2014-07-16 一种印制电路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410337523.5A CN104159392A (zh) 2014-07-16 2014-07-16 一种印制电路板及其制备方法

Publications (1)

Publication Number Publication Date
CN104159392A true CN104159392A (zh) 2014-11-19

Family

ID=51884770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410337523.5A Pending CN104159392A (zh) 2014-07-16 2014-07-16 一种印制电路板及其制备方法

Country Status (1)

Country Link
CN (1) CN104159392A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770951A (zh) * 2017-11-08 2018-03-06 惠州市兴顺和电子有限公司 高特性阻抗多层线路板及制作方法
CN109451668A (zh) * 2018-11-30 2019-03-08 四川海英电子科技有限公司 一种应用于电力电源印制电路板的工艺
WO2019090497A1 (zh) * 2017-11-08 2019-05-16 惠州市兴顺和电子有限公司 高特性阻抗多层线路板及制作方法
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233836A (ja) * 2010-04-30 2011-11-17 Nippon Mektron Ltd ビルドアップ型多層プリント配線板及びその製造方法
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
CN103379751A (zh) * 2012-04-27 2013-10-30 北大方正集团有限公司 组合印制电路板的制造方法、印制电路板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233836A (ja) * 2010-04-30 2011-11-17 Nippon Mektron Ltd ビルドアップ型多層プリント配線板及びその製造方法
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
CN103379751A (zh) * 2012-04-27 2013-10-30 北大方正集团有限公司 组合印制电路板的制造方法、印制电路板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770951A (zh) * 2017-11-08 2018-03-06 惠州市兴顺和电子有限公司 高特性阻抗多层线路板及制作方法
WO2019090497A1 (zh) * 2017-11-08 2019-05-16 惠州市兴顺和电子有限公司 高特性阻抗多层线路板及制作方法
CN109451668A (zh) * 2018-11-30 2019-03-08 四川海英电子科技有限公司 一种应用于电力电源印制电路板的工艺
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法

Similar Documents

Publication Publication Date Title
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
CN103108485B (zh) 多层印刷电路板及其制作方法
CN102497749A (zh) Pcb多层板内埋入电容的方法
CN103906364B (zh) 一种印制电路板中隐埋电阻的加工方法
US9655236B2 (en) Method to make a multilayer circuit board with intermetallic compound and related circuit boards
CN104159392A (zh) 一种印制电路板及其制备方法
JP2008124370A (ja) 多層プリント配線板の製造方法
CN104540338A (zh) 高对准度hdi产品制作方法
CN113411972A (zh) 一种阶梯槽线路板阻焊塞孔的制作方法
US11523521B2 (en) Multilayer board and method of manufacturing the same
CN110691466A (zh) 一种hdi板制作方法和装置
CN103906376A (zh) 可挠折的电路板及其制作方法
CN105682363A (zh) 一种板边金属化的pcb的制作方法
CN103144378B (zh) 一种pn固化体系的覆铜板、pcb板及其制作方法
CN110381664B (zh) 一种含有空腔的pcb的制作方法及pcb
US20140110152A1 (en) Printed circuit board and method for manufacturing same
CN104902675A (zh) 一种台阶槽电路板及其加工方法
CN105916315A (zh) 一种hdi印刷电路板的制作方法
US20130220683A1 (en) Printed circuit board and method for manufacturing printed circuit board
CN110785012A (zh) 一种超长多层板钻孔定位制作方法
CN108012467A (zh) 刚挠结合板的加工方法及线路板
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
CN105228346B (zh) 台阶槽电路板的加工方法和台阶槽电路板
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
WO2017201294A3 (en) Method of manufacturing circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141119