CN103906376A - 可挠折的电路板及其制作方法 - Google Patents

可挠折的电路板及其制作方法 Download PDF

Info

Publication number
CN103906376A
CN103906376A CN201210582324.1A CN201210582324A CN103906376A CN 103906376 A CN103906376 A CN 103906376A CN 201210582324 A CN201210582324 A CN 201210582324A CN 103906376 A CN103906376 A CN 103906376A
Authority
CN
China
Prior art keywords
circuit substrate
yield
force
rigid
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210582324.1A
Other languages
English (en)
Inventor
李彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Zhending Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210582324.1A priority Critical patent/CN103906376A/zh
Priority to TW102101850A priority patent/TWI469706B/zh
Priority to US14/133,464 priority patent/US20140182899A1/en
Publication of CN103906376A publication Critical patent/CN103906376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种可挠折的电路板，其包括可挠折的电路基板、至少一个硬性的电路基板以及位于相邻电路基板之间的胶片，所述可挠折的电路基板包括暴露区域及连接于所述暴露区域相对两端的压合区域，所述至少一个硬性的电路基板以及位于相邻电路基板之间的胶片仅压合于所述压合区域，所述可挠折的电路基板的介电层为可挠折的环氧玻纤布层压板，所述硬性的电路基板的介电层为硬性的环氧玻纤布层压板。本发明还提供一种所述可挠折的电路板的制作方法。

Description

可挠折的电路板及其制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种可挠折的电路板及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
刚挠结合板是同时包括有相互连接的软板与硬板的电路板结构，其既能够具有软性电路板的挠折性，也可以包括硬性电路板的硬度。在刚挠结合板的制作过程中，通过在软性线路板上逐层压合绝缘层和导电层，然后将导电层制作形成导电线路层的方式形成。这样，在刚挠结合板的制作过程中，需要进行多次压合及导电线路制作步骤，使得刚挠结合板的制作工艺较长，刚挠结合板制作的效率低下。并且，当软性电路板与硬性电路板相互结合时，由于软性电路板的材料与硬性电路板的材料的热膨胀系数相差较大，刚挠结合板的制作过程中，软性电路板与硬性电路板的涨缩管控困难，容易造成刚挠结合板的品质不良。
发明内容
因此，有必要提供一种可挠折的电路板及其制作方法，使其具有刚挠结合板的功能，并且能够避免采用硬性电路板与软性电路板相结合的方式制作。
一种可挠折的电路板的制作方法，包括步骤：提供一个硬性的电路基板、一个可挠折的电路基板及一个胶片，所述硬性的电路基板包括第一介电层及位于第一介电层一侧的第一铜箔，所述可挠折的电路基板包括第三介电层及位于第三介电层一侧的第二铜箔，所述第一介电层采用硬性的环氧玻纤布层压板制成，所述第三介电层采用可挠折的环氧玻纤布层压板制成，所述可挠折的电路基板包括暴露区域及连接于暴露区域相对两端的压合区域；依次堆叠并压合硬性的电路基板、胶片及可挠折的电路基板，得到多层基板，所述第一铜箔从多层基板的一个表面露出，所述第二铜箔从多层基板的另一相对表面露出；将所述第一铜箔层和第二铜箔层均制作形成导电线路层；以采用定深捞型的方式，将压合于所述暴露区域的硬性的电路基板及胶片去除，从而暴露出所述暴露区域，得到可挠折的电路板。
一种可挠折的电路板，其包括可挠折的电路基板、至少一个硬性的电路基板以及位于相邻电路基板之间的胶片，所述可挠折的电路基板包括暴露区域及连接于所述暴露区域相对两端的压合区域，所述至少一个硬性的电路基板以及位于相邻电路基板之间的胶片仅压合于所述压合区域，所述可挠折的电路基板的介电层为可挠折的环氧玻纤布层压板，所述硬性的电路基板的介电层为硬性的环氧玻纤布层压板。
与现有技术相比，本技术方案提供的可挠折的电路板及其制作方法，在进行制作的过程中，采用与硬性电路基板的介电层材料相近的可挠折的电路基板与硬性基板之间进行压合，从而无需采用软性电路板的材料，便可以制作得到与刚挠结合板功能相同的可挠折电路板。进一步地，由于本技术方案中可挠折的电路基板的材料与硬性电路基板的材料相近，热膨胀系数相近。在进行压合时，可以避免刚挠结合板制作过程中，由于软性电路板与硬性电路板的热膨胀系数相差较大而产生的涨缩管控困难的问题。
附图说明
图1是本技术方案实施例提供的第一、第二及第三电路基板、第一胶片和第二胶片的剖面示意图。
图2是压合图1的第一、第二及第三电路基板、第一胶片和第二胶片形成多层基板后的剖面示意图。
图3是图2形成第五导电线路层及第六导电线路层后的剖面示意图。
图4是图3的第五导电线路层表面形成第一防焊层，第六导电线路层表面形成第二防焊层后的剖面示意图。
图5是本技术方案实施例提供的可挠折的电路板的剖面示意图。
主要元件符号说明
电路板 100
第一电路基板 110
第一铜箔层 111
第一介电层 112
第一导电线路层 113
第一去除区域 114
第五导电线路层 116
第二电路基板 120
第二导电线路层 121
第二介电层 122
第三导电线路层 123
第二去除区域 125
导电孔 124
第三电路基板 130
第四导电线路层 131
第三介电层 132
第二铜箔层 133
暴露区域 134
第六导电线路层 135
压合区域 136
第一胶片 140
第二胶片 150
第一防焊层 161
第二防焊层 162
导电通孔 11
导电盲孔 12
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案第一实施例提供的可挠折的电路板的制作方法包括如下步骤：
第一步，请参阅图1，提供一个第一电路基板110、第二电路基板120、第三电路基板130、第一胶片140及第二胶片150。
其中，第一电路基板110和第二电路基板120为硬性电路基板，第三电路基板130为可挠折的电路基板。
第一电路基板110包括第一铜箔层111、第一介电层112及第一导电线路层113。其中，第一介电层112采用硬性的环氧玻纤布层压板制成。第一铜箔层111形成于第一介电层112的一个表面，所述第一导电线路层113形成于第一介电层112的另一个相对表面。所述第一电路基板110具有一个第一去除区域114，在所述第一去除区域114内，第一导电线路层113不设置有导电线路。
第二电路基板120包括第二导电线路层121、第二介电层122及第三导电线路层123。其中，第二介电层122采用硬性的环氧玻纤布层压板制成。第二导电线路层121形成于第二介电层122的一个表面，所述第三导电线路层123形成于第二介电层112的另一个相对表面。本实施例中，第二电路基板120中还形成有导电孔124，第一导电孔124贯穿第二介电层122，所述第二导电线路层121与第三导电线路层123通过所述导电孔124相互电导通。所述第二电路基板120具有一个与第一去除区域114相对应的第二去除区域125，在所述第二去除区域125内，第二导电线路层121及第三导电线路层123不设置有导电线路。
第三电路基板130包括第四导电线路层131、第三介电层132及第二铜箔层133。其中，第三介电层132采用可挠折的环氧玻纤布层压板制成。第四导电线路层131形成于第三介电层132的一个表面，所述第二铜箔层133形成于第三介电层132的另一个相对表面。所述第三电路基板130包括一个与第一去除区域114相对应的暴露区域134及连接于所述暴露区域134相对两端的压合区域136，在所述暴露区域134内，第四导电线路层131不设置有导电线路。
其中，第一介电层112、第二介电层122及第三介电层132均采用环氧玻纤布层压板制成，这样，第一介电层112、第二介电层122及第三介电层132的热膨胀系数相近。其中，第三介电层132的厚度为50微米至70微米。
第一胶片140及第二胶片150均采用半固化片制成。即经过处理的玻纤布，浸渍上树脂胶液，再经热处理（预烘）使树脂进入B阶段而制成的薄片材料。
第二步，请参阅图2，依次堆叠第一电路基板110、第一胶片140、第二电路基板120、第二胶片150及第三电路基板130，使得第一去除区域114、第二去除区域125及暴露区域134相对应，并压合第一电路基板110、第一胶片140、第二电路基板120、第二胶片150及第三电路基板130成为一个整体，得到多层基板10。
在进行堆叠时，使得第一电路基板110的第一导电线路层113与第一胶片140相邻，第三电路基板130的第四导电线路层与第二胶片150相邻，使得第一铜箔层111的位于多层基板10的一侧表面，第二铜箔层133位于多层基板10的另一相对侧的表面。
可以理解的是，在压合之前，为了使得各第一、第二及第三电路基板精准对位，可以将第一电路基板110、第一胶片140、第二电路基板120、第二胶片150及第三电路基板130进行热熔铆合。具体地，在第一、第二及第三电路基板110、120、130中分别对应形成对位孔。然后，采用热铆机在所述对应的对位孔中穿入铆钉，并使得与铆钉相连接的区域的胶片及介电层材料融化而相互融合。这样，冷却之后，能够保证第一、第二及第三电路基板在压合过程中能够精准对位。
第三步，请参阅图3，将第一铜箔层111制作形成第五导电线路层116，将第二铜箔层133制作形成第六导电线路层135。第五导电线路层116及第六导电线路层135为外层导电线路。
在制作形成第五导电线路层116及第六导电线路层135之前，还可以包括在多层基板10内形成导电通孔11及导电盲孔12的步骤。具体地，可以通过激光烧蚀的方式在分别第一电路基板110中形成贯穿第一铜箔层111及第一介电层112的盲孔和第三电路基板130中形成贯穿第二铜箔层133及第三介电层132的盲孔，通过机械钻孔的方式，在多层基板10内形成通孔，然后，采用化学镀、黑化或者黑孔的方式，在所述通孔的内壁及盲孔的内壁形成导电种子层，然后采用电镀的方式，在所述通孔的内壁及盲孔的内壁形成导电种子层的表面形成导电层，从而得到导电盲孔12及导电通孔11。
本实施例中，第五导电线路层116及第六导电线路层135均可以采用影像转移工艺及蚀刻工艺形成。在所述第一去除区域114内，第五导电线路层116并不分布有导电线路。第六导电线路层135内的导电线路自暴露区域134的一端，延伸至另一端，从而使得位于暴露区域134两端的导电线路能够电导通。第四导电线路层131与第六导电线路层135、第五导电线路层116和第一导电线路层111通过分别导电盲孔12相互电导通。第五导电线路层116和第六导电线路层135通过导电通孔11相互电导通。
第四步，请参阅图4，在所述第五导电线路层116表面形成第一防焊层161，在第六导电线路层135的表面形成第二防焊层162。
本步骤中，可以通过印刷可挠折型的油墨形成第一防焊层161及第二防焊层162。本实施例中，在第一电路基板110的第一去除区域114对应的位置，不形成有第一防焊层161。
第五步，请参阅图5，采用定深捞型（routing）的方式，将第一去除区域114、第二去除区域125、位于第一去除区域114与第二去除区域125之间的第一胶片140、第二去除区域125与暴露区域135之间的第二胶片150去除，从而得到可挠折的电路板100。
本步骤中，可以采用定深精度较高的捞型设备，如定深精度为±30微米的捞型设备进行捞型，将第一去除区域114、第二去除区域125、位于第一去除区域114与第二去除区域125之间的第一胶片140、第二去除区域125与暴露区域135之间的第二胶片150去除，从而使得暴露区域135暴露出。
由于第一去除区域114、第二去除区域125、位于第一去除区域114与第二去除区域125之间的第一胶片140、第二去除区域125与暴露区域135之间的第二胶片150去除，所述暴露区域13从可挠折的电路板100的两侧露出。
本技术方案提供的可挠折的电路板100的制作方法，可以在第一电路基板110和第三电路基板130之间设置更多层的第二电路基板120，从而可以得到更多层的可挠折的电路板。本技术方案提供的可挠折的电路板100的制作方法，可以在第一电路基板110和第三电路基板130之间不设置第二电路基板120，从而可以得到具有四层导电线路层的可挠折的电路板。
本技术方案还提供一种可挠折的电路板100，其包括硬性的第一电路基板110、硬性的第二电路基板120、可挠折的第三电路基板130、设置于第一电路基板110和第二电路基板120之间的第一胶片140以及设置于第二电路基板120及第三电路基板之间的第二胶片150。
可挠折的第三电路基板130包括暴露区域135及连接于所述暴露区域135的相对两端的压合区域136。所述硬性的第一电路基板110、第二电路基板120、第一胶片140及第二胶片150仅压合于第三电路基板130的压合区域136，第三电路基板130的暴露区域135从可挠折电路板100的两侧露出。
所述第一电路基板110和第二电路基板120均包括一个硬性的介电层及形成于介电层相对两表面的导电线路层。所述第三电路基板130包括一个可挠折的介电层及形成于所述可挠折介电层相对两侧的导电线路层。位于可挠折介电层与胶片相邻一侧的表面的导电线路层仅形成于第三电路基板130的压合区域内。第一电路基板110和第二电路基板120的硬性的介电层采用硬性的环氧玻纤布层压板制成，所述第三电路基板130的介电层采用可挠折的环氧玻纤布层压板制成。
所述可挠折的电路板100还包括形成于其相对两个表面的第一防焊层161和第二防焊层162。
可以理解的是，本技术方案提供的可挠折的电路板100可以包括更多的硬性的电路基板及胶片，从而得到具有更多导电线路层的可挠折基板。当然，可挠折的电路板也可以不包括第二电路基板120和第二胶片150，从而可以得到仅包括四层导电线路层的可挠折电路板。
本技术方案提供的可挠折的电路板及其制作方法，在进行制作的过程中，采用与硬性电路基板的介电层材料相近的可挠折的电路基板与硬性基板之间进行压合，从而无需采用软性电路板的材料，便可以制作得到与刚挠结合板功能相同的可挠折电路板。进一步地，由于本技术方案中可挠折的电路基板的材料与硬性电路基板的材料相近，热膨胀系数相近。在进行压合时，可以避免刚挠结合板制作过程中，由于软性电路板与硬性电路板的热膨胀系数相差较大而产生的涨缩管控困难的问题。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种可挠折的电路板的制作方法，包括步骤：
提供一个硬性的电路基板、一个可挠折的电路基板及一个胶片，所述硬性的电路基板包括第一介电层及位于第一介电层一侧的第一铜箔，所述可挠折的电路基板包括第三介电层及位于第三介电层一侧的第二铜箔，所述第一介电层采用硬性的环氧玻纤布层压板制成，所述第三介电层采用可挠折的环氧玻纤布层压板制成，所述可挠折的电路基板包括暴露区域及连接于暴露区域相对两端的压合区域；
依次堆叠并压合硬性的电路基板、胶片及可挠折的电路基板，得到多层基板，所述第一铜箔从多层基板的一个表面露出，所述第二铜箔从多层基板的另一相对表面露出；
将所述第一铜箔层和第二铜箔层均制作形成导电线路层；以及
采用定深捞型的方式，将压合于所述暴露区域的硬性的电路基板及胶片去除，从而暴露出所述暴露区域，得到可挠折的电路板。
2.如权利要求1所述的可挠折的电路板的制作方法，其特征在于，所述硬性的电路基板还包括形成于第一介电层另一表面的第一导电线路层，所述硬性的电路基板包括与所述暴露区域相对应的去除区域，所述第一导电线路层形成于硬性电路基板除去除区域之外的区域。
3.如权利要求1所述的可挠折的电路板的制作方法，其特征在于，在堆叠硬性的电路基板、胶片及可挠折的电路基板之后，压合硬性的电路基板、胶片及可挠折的电路基板之前，还包括对堆叠的硬性的电路基板、胶片及可挠折的电路基板进行热熔铆合。
4.如权利要求1所述的可挠折的电路板制作方法，其特征在于，所述可挠折的电路基板还包括形成于第三介电层另一表面的第四导电线路层，所述第四导电线路层仅形成于所述压合区域。
5.如权利要求1所述的可挠折的电路板制作方法，其特征在于，在定深捞型之前，还包括在第一铜箔层和第二铜箔层制作形成的导电线路层表面形成防焊层的步骤。
6.一种可挠折的电路板的制作方法，包括步骤：
提供一个硬性的第一电路基板、至少一个硬性的第二电路基板、一个可挠折的电路基板及至少两个胶片，所述硬性的第一电路基板包括第一介电层及位于第一介电层一侧的第一铜箔，所述硬性的第二电路基板包括第二介电层及形成于第二介电层两侧的导电线路层，所述可挠折的电路基板包括第三介电层及位于第三介电层一侧的第二铜箔，所述第一介电层和第二介电层采用硬性的环氧玻纤布层压板制成，所述第三介电层采用可挠折的环氧玻纤布层压板制成，所述可挠折的电路基板包括暴露区域及连接于暴露区域相对两端的压合区域；
堆叠并压合硬性的第一电路基板、第二电路基板、至少两个胶片及可挠折的电路基板，第二电路基板及胶片位于第一电路基板及可挠折的电路基板之间，每个胶片位于相邻的两个电路基板之间，得到多层基板，所述第一铜箔从多层基板的一个表面露出，所述第二铜箔从多层基板的另一相对表面露出；
将所述第一铜箔层和第二铜箔层均制作形成外层导电线路层；以及
采用定深捞型的方式，将压合于所述暴露区域的硬性的第一电路基板、第二电路基板及胶片去除，从而暴露出所述暴露区域，得到可挠折的电路板。
7.如权利要求6所述的可挠折的电路板制作方法，其特征在于，所述第二电路基板包括与所述暴露区域对应的第二去除区域，所述第二介电层两侧的导电线路层形成于除第二去除区域以外的区域。
8.如权利要求6所述的可挠折的电路板的制作方法，其特征在于，在堆叠硬性的第一电路基板、第二电路基板、胶片及可挠折的电路基板之后，压合硬性的第一电路基板、第二电路基板、胶片及可挠折的电路基板之前，还包括对堆叠的硬性的第一电路基板、第二电路基板、胶片及可挠折的电路基板进行热熔铆合。
9.如权利要求6所述的可挠折的电路板制作方法，其特征在于，在定深捞型之前，还包括在第一铜箔层和第二铜箔层制作形成的外层导电线路层表面形成防焊层的步骤。
10.一种可挠折的电路板，其包括可挠折的电路基板、至少一个硬性的电路基板以及位于相邻电路基板之间的胶片，所述可挠折的电路基板包括暴露区域及连接于所述暴露区域相对两端的压合区域，所述至少一个硬性的电路基板以及位于相邻电路基板之间的胶片仅压合于所述压合区域，所述可挠折的电路基板的介电层为可挠折的环氧玻纤布层压板，所述硬性的电路基板的介电层为硬性的环氧玻纤布层压板。
CN201210582324.1A 2012-12-28 2012-12-28 可挠折的电路板及其制作方法 Pending CN103906376A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210582324.1A CN103906376A (zh) 2012-12-28 2012-12-28 可挠折的电路板及其制作方法
TW102101850A TWI469706B (zh) 2012-12-28 2013-01-17 可撓折的電路板及其製作方法
US14/133,464 US20140182899A1 (en) 2012-12-28 2013-12-18 Rigid-flexible printed circuit board and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210582324.1A CN103906376A (zh) 2012-12-28 2012-12-28 可挠折的电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN103906376A true CN103906376A (zh) 2014-07-02

Family

ID=50997455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210582324.1A Pending CN103906376A (zh) 2012-12-28 2012-12-28 可挠折的电路板及其制作方法

Country Status (3)

Country Link
US (1) US20140182899A1 (zh)
CN (1) CN103906376A (zh)
TW (1) TWI469706B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594671B (zh) * 2014-12-17 2017-08-01 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
CN107295749B (zh) * 2017-07-12 2019-09-17 奥士康精密电路（惠州）有限公司 一种pcb板孔偏管控方法
CN209376018U (zh) * 2018-11-14 2019-09-10 奥特斯(中国)有限公司 具有改进的弯曲性能的部件承载件
KR102268389B1 (ko) * 2019-09-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
JP2004349277A (ja) * 2003-04-28 2004-12-09 Nippon Carbide Ind Co Inc 多層配線基板及びその製造方法
CN102265717A (zh) * 2008-12-24 2011-11-30 揖斐电株式会社 刚挠性电路板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590756A (ja) * 1991-09-28 1993-04-09 Ibiden Co Ltd リジツドフレキ基板の製造方法
CN1765161B (zh) * 2003-04-18 2011-06-22 揖斐电株式会社 刚挠性电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
JP2004349277A (ja) * 2003-04-28 2004-12-09 Nippon Carbide Ind Co Inc 多層配線基板及びその製造方法
CN102265717A (zh) * 2008-12-24 2011-11-30 揖斐电株式会社 刚挠性电路板及其制造方法

Also Published As

Publication number Publication date
US20140182899A1 (en) 2014-07-03
TW201427524A (zh) 2014-07-01
TWI469706B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
EP3082385B1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
TWI507099B (zh) 剛撓結合板及其製作方法、電路板模組
JP5529239B2 (ja) 多層硬軟性印刷回路基板及びその製造方法
CN103456643A (zh) Ic载板及其制作方法
CN103379750B (zh) 多层电路板及其制作方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP2006344828A (ja) 多層基板及びその製造方法
TWI606769B (zh) 剛撓結合板之製作方法
CN103906376A (zh) 可挠折的电路板及其制作方法
CN103582320B (zh) 多层线路板及其制作方法
CN103108491A (zh) 电路板及其制作方法
TW201417638A (zh) 軟硬結合電路板及其製作方法
CN103517583A (zh) 多层电路板及其制作方法
CN104349610B (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
CN103582322A (zh) 多层线路板及其制作方法
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
US8921703B2 (en) Circuit board, structural unit thereof and manufacturing method thereof
KR20110081856A (ko) 배선판 및 그의 제조 방법
TWI472273B (zh) 電路板及其製作方法
CN103582321A (zh) 多层线路板及其制作方法
CN103517584A (zh) 多层电路板的制作方法
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
CN105101640B (zh) 一种聚四氟乙烯台阶槽电路板的加工方法
TWI389619B (zh) 多層電路板製作方法
CN102958293A (zh) 具有断差结构的电路板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702