CN103582320B - 多层线路板及其制作方法 - Google Patents

多层线路板及其制作方法 Download PDF

Info

Publication number
CN103582320B
CN103582320B CN201210250801.4A CN201210250801A CN103582320B CN 103582320 B CN103582320 B CN 103582320B CN 201210250801 A CN201210250801 A CN 201210250801A CN 103582320 B CN103582320 B CN 103582320B
Authority
CN
China
Prior art keywords
conductive
copper foil
film
circuit pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210250801.4A
Other languages
English (en)
Other versions
CN103582320A (zh
Inventor
郑兆孟
覃海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210250801.4A priority Critical patent/CN103582320B/zh
Priority to TW101127411A priority patent/TW201406224A/zh
Publication of CN103582320A publication Critical patent/CN103582320A/zh
Application granted granted Critical
Publication of CN103582320B publication Critical patent/CN103582320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种多层线路板的制作方法,包括步骤:提供多个铜箔基板;将每个铜箔基板的铜箔层制作形成导电线路层,得到多个第一线路基板;在其中部分第一线路基板中一个表面贴合胶片,在所述胶片内形成通孔,在所述通孔内形成导电材料,所述导电材料与导电线路层相互电导通,得到第二线路基板;在其中部分第一线路基板的两个表面贴合胶片,在所述胶片内形成通孔,在所述通孔内形成导电材料,所述导电材料与导电线路层相互电导通,得到第三线路基板;一次压合铜箔片以及第三线路基板和第二线路基板中的一种或两种形成叠合基板,并将铜箔制成导电线路图形,从而得到多层线路板。本发明还提供一种采用上述方法制得的多层线路板。

Description

多层线路板及其制作方法
技术领域
本发明涉及线路板制作技术,尤其涉及一种多层线路板及其制作方法。
背景技术
随着电子产品往小型化、高速化方向的发展,线路板也从单面线路板、双面线路板往多层线路板方向发展。多层线路板是指具有多层导电线路的线路板,其具有较多的布线面积、较高互连密度,因而得到广泛的应用,参见文献Takahashi,A.Ooki,N.Nagai,A.Akahoshi,H.Mukoh,A.Wajima,M.Res.Lab.,High density multilayer printedcircuit board for HITAC M-880,IEEE Trans.on Components,Packaging,andManufacturing Technology,1992,15(4):418-425。
目前,多层线路板通常采用增层法制作,即,层层叠加的方式进行制作。采用传统的增层法制作多层线路板的方法包括步骤:第一步,制作一个内层板,所述内层板包括至少一层绝缘材料层以及两个导电线路层,所述两个导电线路层通过至少一个导电孔相电导通。第二步,在内层板的两个导电线路层上分别压合一个胶粘片及一个铜箔层,其中,所述铜箔层通过所述粘结片与所述内层板的导电线路层结合,选择性蚀刻所述铜箔层,以将所述铜箔层形成一个最外导电线路图形,从而形成一个多层线路基板;第三步,用激光钻孔等方法在所述多层线路基板上形成至少一个盲孔,电镀所述至少一个盲孔使所述铜箔层与所述内层板的导电线路层电导通;第四步,在所述多层线路基板上形成至少一个通孔,并电镀所述通孔,以将所述多层线路基板的两个最外导电线路图形电连接,这样便得到一个多层线路板。如果需要更多层数的多层线路板,按照第二至三步相似的方法,即,继续在所述多层电路基板的两个最外导电线路图形上分别压合一个铜箔,选择性蚀刻所述铜箔层,电连接所需要连接的导电线路层。如此,即可获得更多层的多层线路板。
然而,在上述多层线路板的制作过程中,每进行一次增层,均需要进行一次压合过程,制作较多层数的线路板时,压合次数也相应较多,这样不利于工艺过程的简化,制作成本也相对较高,制作效率也相对较低。
发明内容
有鉴于此,有必要提供一种多层线路板的制作方法以及由此方法所得到的多层线路板,以提高多层线路板的制作效率。
一种多层线路板的制作方法,包括步骤:提供N个覆铜基板,N为大于或者等于2的自然数,每个所述覆铜基板包括绝缘层及贴合于所述绝缘层相对两侧的第一铜箔层及第二铜箔层;将每个所述覆铜基板的第一铜箔层制作形成第一导电线路图形,将每个所述覆铜基板的第二铜箔层制作形成第二导电线路图形,且所述第一导电线路图形和第二导电线路图形通过至少一个导电孔相互电导通,从而将N个所述覆铜基板制成N个第一线路基板;在N-1个所述第一线路基板中的每个第一导电线路图形表面贴合第一胶片,所述第一胶片具有至少一个第一通孔,在所述至少一个第一通孔内填充第一导电材料,所述第一导电材料与相邻的第一导电线路图形相互电导通,从而将N-1个所述第一线路基板制成N-1个第二线路基板;在剩余的一个所述第一线路基板中的第一导电线路图形表面贴合第二胶片,在剩余的一个所述第一线路基板中的第二导电线路图形表面贴合第三胶片,所述第二胶片具有至少一个第二通孔,所述第三胶片具有至少一个第三通孔,并在所述至少一个第二通孔内填充第二导电材料,所述第二导电材料与相邻的第一导电线路图形相互电导通,在所述至少一个第三通孔内填充第三导电材料,所述第三导电材料与相邻的第二导电线路图形相互电导通,从而将剩余的一个所述第一线路基板制成一个第三线路基板;提供第一铜箔片及第二铜箔片,一次压合所述第二铜箔片、所述第三线路基板、N-1个所述第二线路基板及所述第一铜箔片以形成2N+2层线路基板,在所述2N+2层线路基板中,所述第一铜箔片和第二铜箔片位于所述2N+2层线路基板的最外两侧,且相邻的绝缘层之间通过第一胶片、第二胶片或者第三胶片粘结在一起,相邻的绝缘层及第一铜箔片之间及相邻的绝缘层及第二铜箔片之间均通过第一胶片或者第二胶片或者第三胶片粘结在一起;将所述第一铜箔片及第二铜箔片分别经由选择性蚀刻制成导电线路图形,以获得2N+2层线路板。
一种多层线路板的制作方法,包括步骤:提供N个覆铜基板,N为大于或等于1的自然数,每个所述覆铜基板包括绝缘层及贴合于所述绝缘层相对两侧的第一铜箔层及第二铜箔层;将每个所述覆铜基板的第一铜箔层制作形成第一导电线路图形,将每个所述覆铜基板的第二铜箔层制作形成第二导电线路图形,且所述第一导电线路图形和第二导电线路图形通过至少一个导电孔相互电导通,从而将N个所述覆铜基板制成N个第一线路基板;在N个所述第一线路基板中的每个第一导电线路图形表面贴合第一胶片,所述第一胶片具有至少一个第一通孔,在所述至少一个第一通孔内填充第一导电材料,所述第一导电材料与相邻的第一导电线路图形相互电导通,从而将N个所述第一线路基板制成N个第二线路基板;提供第一铜箔片,一次压合N个所述第二线路基板及所述第一铜箔片以形成2N+1层线路基板,所述2N+1层线路基板中,相邻的绝缘层之间通过第一胶片粘结在一起,相邻的绝缘层及第一铜箔片之间通过第一胶片粘结在一起,且所述第一铜箔片位于所述2N+1层线路基板的最外一侧,一个所述第二线路基板位于所述2N+1层线路基板的最外另一侧;以及将所述第一铜箔片经由选择性蚀刻制成导电线路图形,从而获得2N+1层线路板。
一种多层线路板的制作方法,包括步骤:提供一个覆铜基板,每个所述覆铜基板包括绝缘层及贴合于所述绝缘层相对两侧的第一铜箔层及第二铜箔层;将所述覆铜基板的第一铜箔层制作形成第一导电线路图形,将所述覆铜基板的第二铜箔层制作形成第二导电线路图形,且所述第一导电线路图形和第二导电线路图形通过至少一个导电孔相互电导通,从而将所述覆铜基板制成第一线路基板;在所述第一线路基板中的第一导电线路图形表面贴合第二胶片,在所述第一线路基板中的第二导电线路图形表面贴合第三胶片,所述第二胶片具有至少一个第二通孔,所述第三胶片具有至少一个第三通孔,并在所述至少一个第二通孔内填充第二导电材料,所述第二导电材料与相邻的第一导电线路图形相互电导通,在所述至少一个第三通孔内填充第三导电材料,所述第三导电材料与相邻的第二导电线路图形相互电导通,从而将所述第一线路基板制成第三线路基板;提供第一铜箔片及第二铜箔片,一次压合所述第二铜箔片、所述第三线路基板及所述第一铜箔片以形成四层线路基板,所述四层线路基板中,所述第一铜箔片及第二铜箔片位于所述四层线路基板的最外两侧,所述第三线路基板位于所述第一铜箔片与所述第二铜箔片之间;以及将第一铜箔片及第二铜箔片经由选择性蚀刻制成导电线路图形,从而获得四层线路板。
一种多层线路板,所述多层线路板采用以上所述的多层线路板的制作方法制成,所述多层线路板包括至少一层绝缘层、多层胶片及多层导电线路图形,每层绝缘层的相对两侧各设置有一层所述导电线路图形,且每层绝缘层两侧的导电线路图形通过设置在该绝缘层内的至少一个导电孔电导通,每层胶片的相对两侧各设置有一层所述导电线路图形,且每层胶片的相对两侧的导电线路图形通过设置在该胶片内的导电材料电导通,该胶片内的导电材料通过印刷导电膏形成。
本技术方案提供的多层线路板制作方法,先制作线路基板,然后通过贴合的方式在线路基板的一个或两个表面形成胶片,并在胶片内形成通孔并形成有导电材料。这样,根据需要,堆叠铜箔及贴合有胶片和导电材料的线路基板,从而通过一次压合便可得到多层线路板。此方法制作4层以上的多层线路板时,可以将多个线路基板同时进行制作,从而可以缩短线路板制作的时间,并且由于各线路基板分别单独制作,相比于现有技术中逐层叠加的方式,能够提高线路板制作的良率。
附图说明
图1是本技术方案第一实施例提供的覆铜基板的剖面示意图。
图2是本技术方案第一实施例提供的在图1中的覆铜基板上形成导电孔、第一导电线路图形及第二导电线路图形后所形成的第一线路基板的剖面示意图。
图3是本技术方案第一实施例提供的在图2中的第一线路基板的第一导电线路图形上叠合第一胶片及离型膜,在第二导电线路图形上贴合保护膜,并预压合所述第一线路基板、第一胶片、离型膜及保护膜后的剖面示意图。
图4是本技术方案第一实施例提供的在图3中的第一胶片上形成第一盲孔,并在第一盲孔内形成第一导电材料后形成的第二线路基板的剖面示意图。
图5是本技术方案第一实施例提供的第三线路基板的剖面示意图。
图6是本技术方案第一实施例提供的在压合一个第一铜箔片、一个第三线路基板、两个第二线路基板及一个第二铜箔片后所形成的线路基板的剖面示意图。
图7是本技术方案第一实施例提供的将图6中的第一铜箔片制作形成第三导电线路图形,将第二铜箔片制作形成第四导电线路图形后的剖面示意图。
图8是本技术方案第一实施例提供的在图7中的第三导电线路图形上形成第一防焊层,在第四导电线路图形上形成第二防焊层后所形成的八层线路板的剖面示意图。
图9是本技术方案提供的N=3时通过第二实施例的方法得到的七层线路基板的结构示意图。
图10是本技术方案提供的通过第三实施例的方法得到的四层线路基板的结构示意图。
主要元件符号说明
覆铜基板 10
绝缘层 11
第一铜箔层 12
第二铜箔层 13
导电孔 14
第一导电线路图形 15
第二导电线路图形 16
第一线路基板 110
第一胶片 17
离型膜 18
保护膜 19
第一通孔 20
第一导电材料 21
第二线路基板 120
第二胶片 22
第三胶片 23
第二通孔 24
第三通孔 25
第二导电材料 26
第三导电材料 27
第三线路基板 130
第一铜箔片 28
第二铜箔片 29
第三导电线路图形 30
第四导电线路图形 31
第一防焊层 32
第二防焊层 33
八层线路基板 140
八层线路板 100
七层线路基板 210
四层线路基板 220
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及多个实施例对本技术方案提供的多层线路板及其制作方法作进一步的详细说明。
本技术方案第一实施例提供的八层线路板的制作方法包括以下步骤:
第一步,请参阅图1,提供三个覆铜基板10。每个覆铜基板10均包括一个绝缘层11及粘结于绝缘层11相对两侧的第一铜箔层12及第二铜箔层13。
所述覆铜基板10可以为玻纤布基覆铜基板、纸基覆铜基板、复合基覆铜基板、芳酰胺纤维无纺布基覆铜基板或合成纤维基覆铜基板等。当然,也可以根据形成的线路板层数的需要而选用两个或者三个以上的所述覆铜基板10。
第二步,请参阅图2,在每个所述覆铜基板10上形成至少一个第一导电孔14,将每个所述第一铜箔层12制作形成第一导电线路图形15,将每个第二铜箔层13制作形成第二导电线路图形16,第一导电线路图形15和第二导电线路图形16通过所述至少一个第一导电孔14相互电导通,从而得到三个第一线路基板110。
所述第一导电孔14的形成可以采用如下方法:首先,采用机械钻孔的方式在所述覆铜基板10上形成通孔,所述通孔依次贯通所述第一铜箔层12、绝缘层11及第二铜箔层13,并对所述通孔进行除胶渣处理;然后,采用电镀的方式在所述通孔的内部电镀如铜、银或金等金属,从而得到所述第一导电孔14。优选地,在所述通孔的内部电镀铜。更优选地,在进行电镀时,通过电镀填孔工艺将所述通孔完全填充。当然,也可以先在所述通孔的孔壁电镀金属,以形成所述第一导电孔14,之后再在所述通孔内填充树脂;或者在形成所述通孔后在所述通孔内填充导电膏,固化所述导电膏形成所述第一导电孔14。
本领域技术人员还可以理解,也可以先采用激光烧蚀的方式在所述覆铜基板10上形成盲孔,所述盲孔贯通所述第一铜箔层12和绝缘层11,然后,采用电镀填孔工艺在所述盲孔的内部填充电镀金属,从而得到所述第一导电孔14;也可以采用开铜窗的方式先在所述第一铜箔层12的要形成所述第一导电孔14的位置蚀刻开铜窗,之后再采用激光烧蚀的方式在所述绝缘层11上烧蚀从而形成盲孔,然后,采用电镀填孔工艺在所述盲孔的内部填充电镀金属,从而得到所述第一导电孔14。
第一导电线路图形15及第二导电线路图形16可以通过影像转移工艺及蚀刻工艺制作形成。
本实施方式中,三个所述第一线路基板110上的第一导电线路图形15和第二导电线路图形16根据实际要制得的线路板进行设定,各覆铜基板10中的第一导电线路图形15和第二导电线路图形16设置可以相同,也可以不同。
第三步,请参阅图3-4,将三个所述第一线路基板110中的两个所述第一线路基板110分别制成两个第二线路基板120。所述第二线路基板120的制作方法可以包括以下步骤:
首先,在所述第一线路基板110的第一导电线路图形15上依次叠合第一胶片17及离型膜18,在所述第一线路基板110的第二导电线路图形16上贴合保护膜19。其次,预压合所述第一线路基板110、第一胶片17及离型膜18及保护膜19,使所述第一胶片17与所述第一线路基板110粘结在一起,同时也使所述保护膜19粘合在所述第二导电线路图形16上。去除所述离型膜18。然后,在所述第一胶片17上形成至少一个第一通孔20,所述第一通孔20贯通所述第一胶片17,并使部分第一导电线路图形15从所述第一通孔20底部露出。再者,在所述第一通孔20内形成第一导电材料21,从而所述第一导电材料21与所述第一导电线路图形15相互电导通。最后,去除所述保护膜19,得到所述第二线路基板120。
本实施例中,所述第一胶片17为半固化胶片,其可以为玻纤布半固化片、纸基半固化片、复合基半固化片、芳酰胺纤维无纺布半固化片、合成纤维半固化片或纯树脂半固化片等。
其中,预压合的作用是为了加热所述第一胶片17,使所述第一胶片17产生一定的粘性,从而与所述第一线路基板110粘结在一起。所述第一胶片17的预压合的温度、预压合的压力及预压合的时间均远小于所述第一胶片17的压合需要的温度、压合需要的压力及压合需要的时间,故,预压合后的所述第一胶片17仍保留了其半固化性质。在本实施例中,所述第一胶片17的预压合的温度范围为60-110℃,预压合的时间范围为10-60秒,预压合的压力范围为5-15kg/cm2,对应所述第一胶片17的压合温度范围为180-250℃,压合的时间范围为60-120分钟,压合的压力范围为200-300kg/cm2。优选地,所述第一胶片17的预压合的温度为80℃,预压合的时间为30秒,预压合的压力为10kg/cm2,压合的温度为210℃,压合的时间为80分钟,压合的压力为250kg/cm2。
本实施例中,所述离型膜18为迈拉片(mylar),其用于保护所述第一胶片17,防止预压合时,所述第一胶片17与与其相接触的物体(例如预压合所用的钢板或压合治具)相粘结而无法分离。所述离型膜18也可以为其他如聚乙烯离型膜或聚丙烯离型膜等离型材料。
所述保护膜19用于保护所述第二导电线路图形16,以防止所述第二导电线路图形16在后续的预压合或制作第一导电孔的步骤中发生氧化及损伤。在本实施例中,所述保护膜19包括聚酯薄膜及贴合于聚酯薄膜上的低粘性的胶层。当然,聚酯薄膜也可以为其他如聚乙烯膜、聚丙烯膜等高分子薄膜,仅需有较好的耐热性即可。
本实施例中,所述第一通孔20采用激光钻孔的方式形成。另外,因激光钻孔工艺是通过高能量的激光烧蚀所述第一胶片17以形成孔,烧蚀时会产生一些残渣,故,优选地,在激光钻孔之后对所述第一通孔20进行除胶渣处理,除残渣可选用等离子体除胶渣处理工艺或化学除胶渣工艺等。
本实施例中,采用印刷金属导电膏的方式在第一通孔20内填充第一导电材料21。所述金属导电膏可以为导电铜膏、导电银膏、导电锡膏等,优选为导电铜膏。具体地,首先,将金属导电膏通过丝网印刷的方式填充于第一通孔20内;然后,对导电金属膏进行烘烤,使得所述导电金属膏固化,形成第一导电材料21。对导电金属膏烘烤的温度低于所述第一胶片17固化的温度,从而不影响所述第一胶片17的半固化性质。
另外,在叠合所述第一胶片17及离型膜18之前,优选地,可以先对所述第一导电线路图形15进行表面粗化处理,如棕化处理,以增强所述第一胶片17与所述第一导电线路图形15之间的结合力。
当然,也可以根据形成的线路板层数的需要制作一个或两个以上的所述第二线路基板120。
第四步,请参阅图5,将剩余的一个所述第一线路基板110制成一个第三线路基板130。所述第三线路基板130的制作方法均可以包括以下步骤:
首先,在所述第一线路基板110的第一导电线路图形15上叠合第二胶片22及离型膜,在所述第一线路基板110的第二导电线路图形16上叠合第三胶片23及离型膜。其次,预压合所述第一线路基板110、第二胶片22及第三胶片23,使所述第二胶片22、所述第一线路基板110及所述第三胶片23粘结在一起。然后,除去所述第一线路基板110两侧的离型膜。再者,在所述第二胶片22上形成至少一个第二通孔24,所述第二通孔24贯通所述第二胶片22,并使部分第一导电线路图形15从所述第二通孔24底部露出,在所述第三胶片23上形成至少一个第三通孔25,所述第三通孔25贯通所述第三胶片23,并使部分第二导电线路图形16从所述第三通孔25底部露出。最后,在所述第二通孔24内形成第二导电材料26,及在所述第三通孔25内形成第三导电材料27,从而所述第二导电材料26与所述第一导电线路图形15相互电导通,所述第三导电材料27与所述第二导电线路图形16相互电导通,得到所述第三线路基板130。
本实施例中,两个第三线路基板130的所述第二通孔24及第三通孔25的设置位置及数量根据实际要制得的线路板进行设定,各第三线路基板130中的第二通孔24及第三通孔25设置位置及数量可以相同也可以不同。
另外,此步骤与上述第三步类似,此步骤中离型膜的材质和作用与第三步中的离型膜18的材质和作用均相同,预压合的条件及作用也与第三步中的预压合的条件及作用相同。所述第二通孔24及第三通孔25的形成方式也可以与第三步中的第一通孔20的形成方式相同。在所述第二通孔24及第三通孔25内形成第二导电材料26及第三导电材料27的方式也可以与第三步中的第一通孔20内形成第一导电材料21的方式相同。另外,优选地,在激光钻孔之后也对所述第二通孔24及第三通孔25进行除胶渣处理,以去除所述第二通孔24及第三通孔25内的残渣,除残渣处理可以选用等离子体除胶渣处理工艺或化学除胶渣处理工艺等。优选地,在叠合所述第二胶片22及第三胶片23前,也对所述第一导电线路图形15及第二导电线路图形16进行表面粗化处理。
当然,也可以根据形成的线路板层数的需要不形成所述第三线路基板130,或者制作形成一个或两个以上的所述第三线路基板130。
第五步,请参阅图6,提供第一铜箔片28和第二铜箔片29,依次堆叠并一次压合所述第二铜箔片29、一个所述第三线路基板130、两个所述第二线路基板120及所述第一铜箔片28使其成为一个八层线路基板140。所述八层线路基板140中,相邻的绝缘层11之间通过第一胶片17、第二胶片22或者第三胶片23粘结在一起,相邻的绝缘层11及第一铜箔片28之间及相邻的绝缘层11及第二铜箔片29之间均通过第一胶片17或者第二胶片22或者第三胶片23粘结在一起,且所述第一铜箔片28和第二铜箔片29位于所述八层线路基板140的最外两侧。本实施方式中所述第二铜箔片29与所述第三线路基板130的第二胶片22直接相粘结,两个所述第二线路基板120位于所述第三线路基板130与所述第一铜箔片28之间,并相邻的绝缘层11之间通过第一胶片17或者第三胶片23粘结在一起,一个所述第二线路基板120的第一胶片17与所述第一铜箔片28粘结在一起,并每个所述第二线路基板120的第一胶片17较相应的第二线路基板120的第二导电线路图形16均靠近所述第一铜箔片28。
在堆叠所述第二铜箔片29、一个所述第三线路基板130、两个所述第二线路基板120及所述第一铜箔片28时,应保证所述第三线路基板130及两个所述第二线路基板120之间的精准对位。在实际操作时,在进行堆叠的过程中,可以将所述第三线路基板130、两个所述第二线路基板120中分别设置对位孔,采用具有与对位孔相对应的定位销的治具进行对位。
本实施例中,由于每个所述第三线路基板130的相对两个表面分别具有第二胶片22和第三胶片23,所述第二线路基板120的与所述第二铜箔片29相邻的表面具有第一胶片17,因半固化材料加热具有一定的流动性,经过压合过程后,一个所述第三线路基板130及两个所述第二线路基板120的各所述第一导电线路图形15、第二导电线路图形16均相应嵌入各第一胶片17、第二胶片22及第三胶片23形成的绝缘层中,所述第二铜箔片29与所述第三线路基板130的第二胶片22相粘,所述第一铜箔片28与一个所述第二线路基板120的第一胶片17相粘,从而使各层紧密结合。
第六步,请参阅图7,将第二铜箔片29制作形成第三导电线路图形30,将第一铜箔片28制作形成第四导电线路图形31。
所述第三导电线路图形30和第四导电线路图形31可以通过影像转移工艺及蚀刻工艺形成。
第七步,请参阅图8,在所述第三导电线路图形30的表面形成第一防焊层32,在所述第四导电线路图形31的表面形成第二防焊层33,得到八层线路板100。
第一防焊层32和第二防焊层33可以通过印刷防焊油墨的方式形成。第一防焊层32用于保护第三导电线路图形30,第二防焊层33用于保护第四导电线路图形31。
可以理解的是,本技术方案第一实施例提供的线路板的制作方法也可以应用于其他层数为2N+2层的多层线路板的制作,其中,N为大于或者等于2的自然数,具体的制作方法为:
首先,提供N个覆铜基板10,每个所述覆铜基板10包括绝缘层11及贴合于所述绝缘层11相对两侧的第一铜箔层12及第二铜箔层13。
其次,将每个所述覆铜基板10的第一铜箔层12制作形成第一导电线路图形15,将每个所述覆铜基板10的第二铜箔层13制作形成第二导电线路图形16,且所述第一导电线路图形15和第二导电线路图形16通过至少一个导电孔14相互电导通,从而将N个所述覆铜基板10制成N个第一线路基板110。
再次,在N-1个所述第一线路基板中的每个第一导电线路图形15表面贴合第一胶片17,所述第一胶片17具有至少一个第一通孔20,在所述至少一个第一通孔20内填充第一导电材料21,所述第一导电材料21与相邻的第一导电线路图形15相互电导通,从而将N-1个所述第一线路基板110制成N-1个第二线路基板120。
然后,在剩余的一个所述第一线路基板110中的第一导电线路图形15表面贴合第二胶片22,在剩余的一个所述第一线路基板110中的第二导电线路图形16表面贴合第三胶片23,所述第二胶片22具有至少一个第二通孔24,所述第三胶片23具有至少一个第三通孔25,并在所述至少一个第二通孔24内填充第二导电材料26,所述第二导电材料26与相邻的第一导电线路图形15相互电导通,在所述至少一个第三通孔25内填充第三导电材料27,所述第三导电材料27与相邻的第二导电线路图形16相互电导通,从而将剩余的一个所述第一线路基板110制成一个第三线路基板130。
之后,提供第一铜箔片28及第二铜箔片29,堆叠所述第二铜箔片29、一个所述第三线路基板130、N-1个所述第二线路基板120及所述第一铜箔片28以形成堆叠基板,一次压合所述堆叠基板,以形成2N+2层线路基板。所述2N+2层线路基板中,相邻的绝缘层11之间通过第一胶片17、第二胶片22或者第三胶片23粘结在一起,相邻的绝缘层11及第一铜箔片28之间及相邻的绝缘层11及第二铜箔片29之间均通过第一胶片17或者第二胶片22或者第三胶片23粘结在一起,且所述第一铜箔片28和第二铜箔片29位于所述2N+2层线路基板的最外两侧。
最后,将第二铜箔片29经由选择性蚀刻制成第三导电线路图形30,将第一铜箔片28经由选择性蚀刻制成第四导电线路图形31,从而获得2N+2层线路板。
形成所述堆叠基板的方式可以为:
参照第一实施例,首先,将所述N-1个第二线路基板120堆叠形成一个仅包括第二线路基板120的堆叠单元;其次,将所述堆叠单元堆叠于所述第一铜箔片28与第二铜箔片29之间,并使所述堆叠单元中的一个所述第二线路基板120直接与所述第一铜箔片28相贴,且每个所述第二线路基板120的第一胶片17较相应的第二线路基板120的第二导电线路图形16均靠近所述第一铜箔片28;最后,将所述第三线路基板130堆叠于所述第二铜箔片29与所述堆叠单元之间,从而得到所述叠合基板;
或者,当N大于或者等于3时,首先,将所述N-1个第二线路基板120堆叠于所述第一铜箔片28与第二铜箔片29之间,并使一个所述第二线路基板120直接与所述第一铜箔片28相贴,使另一个所述第二线路基板120直接与所述第二铜箔片29相贴;然后,将所述第三线路基板130堆叠于相邻的两个第二线路基板120之间,从而得到所述叠合基板。
对第一实施例中的多层线路板进行增层或减层时,只需要在所述叠合基板中增加或减少所述第二线路基板120的数量即可。另外,制作多层线路板时,还可以仅选用一个或多个第二线路基板120与一个第一铜箔片28进行叠合形成叠合基板,或者仅选用一个第三线路基板130与一个第一铜箔片28及一个第二铜箔片29进行叠合形成叠合基板,压合所述叠合基板并将铜箔经由选择性蚀刻制成制作导电线路图形,得到多层线路板。具体可以参考如下第二至第三实施例进行:
第二实施例:该方法用于形成2N+1层线路板,N为大于或者等于1的自然数。
首先,提供N个覆铜基板10,每个所述覆铜基板10包括绝缘层11及贴合于所述绝缘层11相对两侧的第一铜箔层12及第二铜箔层13。
其次,将每个所述覆铜基板10的第一铜箔层12制作形成第一导电线路图形15,将每个所述覆铜基板10的第二铜箔层13制作形成第二导电线路图形16,且所述第一导电线路图形15和第二导电线路图形16通过至少一个导电孔14相互电导通,从而将N个所述覆铜基板10制成N个第一线路基板110。
再次,在N个所述第一线路基板中的每个第一导电线路图形15表面贴合第一胶片17,所述第一胶片17具有至少一个第一通孔20,在所述至少一个第一通孔20内填充第一导电材料21,所述第一导电材料21与相邻的第一导电线路图形15相互电导通,从而将N个所述第一线路基板110制成N个第二线路基板120。
之后,提供第一铜箔片28,依次堆叠N个所述第二线路基板120及所述第一铜箔片28以形成堆叠基板,一次压合所述堆叠基板获得2N+1层线路基板。所述2N+1层线路基板中,所述第一铜箔片28为所述2N+1层线路基板的最外一侧,一个所述第二线路基板120为所述2N+1层线路基板的最外另一侧,且相邻的绝缘层11之间通过第一胶片17粘结在一起,相邻的绝缘层11与所述第一铜箔片28之间通过第一胶片17粘结在一起。
最后,将第一铜箔片28经由选择性蚀刻制成导电线路图形,从而获得2N+1层线路板。
请参阅图9,以下以N=3时通过第四实施例的一种堆叠方式得到的七层线路基板210的结构为例对本实施例进行说明。所述七层线路基板210中,所述第一铜箔片28位于所述七层线路基板210的最外一侧,所述第二线路基板120位于所述七层线路基板210的最外另一侧时,相邻的绝缘层11之间通过第一胶片17粘结在一起,一个所述第二线路基板120的第一胶片17与所述第一铜箔片28粘结在一起,并每个所述第二线路基板120的第一胶片17较相应的第二线路基板120的第二导电线路图形16均靠近所述第一铜箔片28。
对本实施例中的多层线路板进行增层或减层时,只需要在所述堆叠基板中增加或减少所述第二线路基板120的数量即可。
第三实施例:该实施例提供的方法用于形成四层线路板。
首先,提供一个覆铜基板10,所述覆铜基板10包括绝缘层11及贴合于所述绝缘层11相对两侧的第一铜箔层12及第二铜箔层13。
其次,将所述覆铜基板10的第一铜箔层12制作形成第一导电线路图形15,将每个所述覆铜基板10的第二铜箔层13制作形成第二导电线路图形16,且所述第一导电线路图形15和第二导电线路图形16通过至少一个导电孔14相互电导通,从而将所述覆铜基板10制成第一线路基板110。
再次,在所述第一线路基板110中的第一导电线路图形15表面贴合第二胶片22,在所述第一线路基板110中的第二导电线路图形16表面贴合第三胶片23,所述第二胶片22具有至少一个第二通孔24,所述第三胶片23具有至少一个第三通孔25,并在所述至少一个第二通孔24内填充第二导电材料26,所述第二导电材料26与相邻的第一导电线路图形15相互电导通,在所述至少一个第三通孔25内填充第三导电材料27,所述第三导电材料27与相邻的第二导电线路图形16相互电导通,从而将所述第一线路基板110制成第三线路基板130。
之后,请参阅图10,提供第一铜箔片28及第二铜箔片29,一次压合所述第二铜箔片29、所述第三线路基板130及所述第一铜箔片28以形成四层线路基板220。所述四层线路基板220中,所述第一铜箔片28及第二铜箔片29位于所述四层线路基板220的最外两侧,所述第三线路基板130位于所述第一铜箔片28与所述第二铜箔片29之间,所述第三线路基板130的第二胶片22与所述第二铜箔片29粘结在一起,所述第三线路基板130的第三胶片23与所述第一铜箔片28粘结在一起。
最后,将第一铜箔片28及第二铜箔片29经由选择性蚀刻制成导电线路图形,从而获得四层线路板。
可以理解的是,上述实施例二至三形成的线路基板在将铜箔形成导电线路图形(如果有此步骤)之后,还可以包括在压合后从两侧露出的导电线路图形表面形成防焊层的步骤。
当然,也可不限于上述实施例一至三的排布。
本技术方案提供的多层线路板制作方法,先制作线路基板,然后通过贴合的方式在线路基板的一个或两个表面形成胶片,并在胶片内形成通孔并形成有导电材料。这样,根据需要,堆叠铜箔及贴合有胶片和导电材料的线路基板,从而通过一次压合便可得到多层线路板。此方法制作4层以上的多层线路板时,可以将多个线路基板同时进行制作,从而可以缩短线路板制作的时间,并且由于各线路基板分别单独制作,相比于现有技术中逐层叠加的方式,能够提高线路板制作的良率。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (5)

1.一种多层线路板的制作方法,包括步骤:
提供N个覆铜基板,N为大于或等于1的自然数,每个所述覆铜基板包括绝缘层及贴合于所述绝缘层相对两侧的第一铜箔层及第二铜箔层;
将每个所述覆铜基板的第一铜箔层制作形成第一导电线路图形,将每个所述覆铜基板的第二铜箔层制作形成第二导电线路图形,且所述第一导电线路图形和第二导电线路图形通过至少一个导电孔相互电导通,从而将N个所述覆铜基板制成N个第一线路基板;
在N个所述第一线路基板中的每个第一导电线路图形表面贴合第一胶片,所述第一胶片具有至少一个第一通孔,在所述至少一个第一通孔内填充第一导电材料,所述第一导电材料与相邻的第一导电线路图形相互电导通,从而将N个所述第一线路基板制成N个第二线路基板;
提供第一铜箔片,一次压合N个所述第二线路基板及所述第一铜箔片以形成2N+1层线路基板,所述2N+1层线路基板中,相邻的绝缘层之间通过第一胶片粘结在一起,相邻的绝缘层及第一铜箔片之间通过第一胶片粘结在一起,且所述第一铜箔片位于所述2N+1层线路基板的最外一侧,一个所述第二线路基板位于所述2N+1层线路基板的最外另一侧;以及
将所述第一铜箔片经由选择性蚀刻制成导电线路图形,从而获得2N+1层线路板。
2.如权利要求1所述的多层线路板的制作方法,其特征在于,将N个第一线路基板制成N个第二线路基板包括步骤:
在N个所述第一线路基板中的每个第一导电线路图形上依次叠合所述第一胶片和一个离型膜,在N个所述第一线路基板中的每个第二导电线路图形表面贴合一个保护膜;
预压合所述第一线路基板、第一胶片、离型膜及保护膜,使所述第一胶片与所述第一线路基板粘结在一起,使所述保护膜粘合在所述第二导电线路图形上;
去除所述离型膜;
通过激光钻孔工艺在所述第一胶片中形成所述至少一个第一通孔,部分第一导电线路图形从所述至少一个第一通孔中露出;
通过印刷导电膏的方式在所述至少一个第一通孔内形成第一导电材料;以及去除所述保护膜。
3.一种多层线路板的制作方法,包括步骤:
提供一个覆铜基板,每个所述覆铜基板包括绝缘层及贴合于所述绝缘层相对两侧的第一铜箔层及第二铜箔层;
将所述覆铜基板的第一铜箔层制作形成第一导电线路图形,将所述覆铜基板的第二铜箔层制作形成第二导电线路图形,且所述第一导电线路图形和第二导电线路图形通过至少一个导电孔相互电导通,从而将所述覆铜基板制成第一线路基板;
在所述第一线路基板中的第一导电线路图形表面贴合第二胶片,在所述第一线路基板中的第二导电线路图形表面贴合第三胶片,所述第二胶片具有至少一个第二通孔,所述第三胶片具有至少一个第三通孔,并在所述至少一个第二通孔内填充第二导电材料,所述第二导电材料与相邻的第一导电线路图形相互电导通,在所述至少一个第三通孔内填充第三导电材料,所述第三导电材料与相邻的第二导电线路图形相互电导通,从而将所述第一线路基板制成第三线路基板;
提供第一铜箔片及第二铜箔片,一次压合所述第二铜箔片、所述第三线路基板及所述第一铜箔片以形成四层线路基板,所述四层线路基板中,所述第一铜箔片及第二铜箔片位于所述四层线路基板的最外两侧,所述第三线路基板位于所述第一铜箔片与所述第二铜箔片之间;以及
将第一铜箔片及第二铜箔片经由选择性蚀刻制成导电线路图形,从而获得四层线路板。
4.如权利要求3所述的多层线路板的制作方法,其特征在于,将所述第一线路基板制成第三线路基板包括步骤:
在所述第一线路基板中的第一导电线路图形上依次叠合所述第二胶片和一个离型膜,在所述第一线路基板中的第二导电线路图形表面贴合所述第三胶片和另一个离型膜;
预压合所述第一线路基板、第二胶片、第三胶片及两个离型膜,使所述第二胶片和第三胶片粘结在所述第一线路基板的两侧;
去除所述离型膜;
通过激光钻孔工艺在所述第二胶片中形成所述至少一个第二通孔,部分第一导电线路图形从所述至少一个第二通孔中露出,通过激光钻孔工艺在所述第三胶片中形成所述至少一个第三通孔,部分第二导电线路图形从所述至少一个第三通孔中露出;以及
通过印刷导电膏的方式在所述至少一个第二通孔内形成第二导电材料,通过印刷导电膏的方式在所述至少一个第三通孔内形成第三导电材料。
5.一种多层线路板,其特征在于,所述多层线路板采用如权利要求1至4中任一项所述的多层线路板的制作方法制成,所述多层线路板包括至少一层绝缘层、多层胶片及多层导电线路图形,每层绝缘层的相对两侧各设置有一层所述导电线路图形,且每层绝缘层两侧的导电线路图形通过设置在该绝缘层内的至少一个导电孔电导通,每层胶片的相对两侧各设置有一层所述导电线路图形,且每层胶片的相对两侧的导电线路图形通过设置在该胶片内的导电材料电导通,该胶片内的导电材料通过印刷导电膏形成。
CN201210250801.4A 2012-07-19 2012-07-19 多层线路板及其制作方法 Active CN103582320B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210250801.4A CN103582320B (zh) 2012-07-19 2012-07-19 多层线路板及其制作方法
TW101127411A TW201406224A (zh) 2012-07-19 2012-07-30 多層線路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210250801.4A CN103582320B (zh) 2012-07-19 2012-07-19 多层线路板及其制作方法

Publications (2)

Publication Number Publication Date
CN103582320A CN103582320A (zh) 2014-02-12
CN103582320B true CN103582320B (zh) 2017-05-10

Family

ID=50052911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210250801.4A Active CN103582320B (zh) 2012-07-19 2012-07-19 多层线路板及其制作方法

Country Status (2)

Country Link
CN (1) CN103582320B (zh)
TW (1) TW201406224A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902676A (zh) * 2014-03-06 2015-09-09 常熟东南相互电子有限公司 印刷电路板及其制法
CN107404811B (zh) * 2017-05-27 2019-10-15 维沃移动通信有限公司 一种印刷电路板pcb板的制造方法、pcb板及终端
CN107148171B (zh) * 2017-06-27 2019-06-18 北大方正集团有限公司 多层电路板的压合方法
WO2019090497A1 (zh) * 2017-11-08 2019-05-16 惠州市兴顺和电子有限公司 高特性阻抗多层线路板及制作方法
CN110972413B (zh) * 2018-09-29 2023-05-26 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
CN109922612A (zh) * 2019-03-22 2019-06-21 深圳明阳电路科技股份有限公司 一种hdi板制作方法和hdi板
CN111093335B (zh) * 2019-12-20 2022-03-01 京东方科技集团股份有限公司 电子设备、电路板及其制备方法
CN113677101A (zh) * 2021-08-23 2021-11-19 拓米(成都)应用技术研究院有限公司 一种超薄玻璃基材的pcb板制作方法及多层pcb板制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267332B (en) * 2003-07-29 2006-11-21 Matsushita Electric Ind Co Ltd Multi-layer circuit board and the manufacturing method of the multi-layer circuit board
TW200930206A (en) * 2007-12-31 2009-07-01 Foxconn Advanced Tech Inc Printed circuit board and method for manufacturing the same
CN102387672A (zh) * 2010-08-30 2012-03-21 富葵精密组件(深圳)有限公司 多层电路板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340938B (zh) * 2010-07-29 2013-08-28 富葵精密组件(深圳)有限公司 电路板制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267332B (en) * 2003-07-29 2006-11-21 Matsushita Electric Ind Co Ltd Multi-layer circuit board and the manufacturing method of the multi-layer circuit board
TW200930206A (en) * 2007-12-31 2009-07-01 Foxconn Advanced Tech Inc Printed circuit board and method for manufacturing the same
CN102387672A (zh) * 2010-08-30 2012-03-21 富葵精密组件(深圳)有限公司 多层电路板的制作方法

Also Published As

Publication number Publication date
TW201406224A (zh) 2014-02-01
CN103582320A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN103582320B (zh) 多层线路板及其制作方法
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
TWI507099B (zh) 剛撓結合板及其製作方法、電路板模組
CN103379750B (zh) 多层电路板及其制作方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
CN103582322B (zh) 多层线路板及其制作方法
TWI241875B (en) Circuit board and method of manufacturing same
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
CN103458628A (zh) 多层电路板及其制作方法
CN103517582A (zh) 多层电路板及其制作方法
JP5035249B2 (ja) 回路基板の製造方法
CN103517583B (zh) 多层电路板及其制作方法
TW201424501A (zh) 封裝結構及其製作方法
KR20110050515A (ko) 다층 인쇄 회로 기판용의 도금된 관통 구멍을 구비한 추가 기능의 단일 라미네이션 스택형 비아
CN103582321B (zh) 多层线路板及其制作方法
JP2001015917A (ja) リジッドフレックスプリント配線板の製造方法
CN103327738A (zh) 软硬结合电路板及其制作方法
WO2010061752A1 (ja) 配線板及びその製造方法
CN103635005A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103906376A (zh) 可挠折的电路板及其制作方法
WO2011136817A1 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
CN103517584A (zh) 多层电路板的制作方法
JP2007180421A (ja) 多層回路板の製造方法および多層回路板
CN103635007A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN103889169A (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170504

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Co-patentee before: Zhending Technology Co., Ltd.

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518105 Guangdong province Shenzhen city Baoan District Street Community Yan Luo Yan Chuan song Luo Ding way Peng Park plant to building A3 building A1

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Address before: 518105 Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee before: Peng Ding Polytron Technologies Inc

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.