CN104427762B - 埋阻印制板及其制作方法 - Google Patents

埋阻印制板及其制作方法 Download PDF

Info

Publication number
CN104427762B
CN104427762B CN201310392722.1A CN201310392722A CN104427762B CN 104427762 B CN104427762 B CN 104427762B CN 201310392722 A CN201310392722 A CN 201310392722A CN 104427762 B CN104427762 B CN 104427762B
Authority
CN
China
Prior art keywords
sheet material
hole
printed board
blind hole
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310392722.1A
Other languages
English (en)
Other versions
CN104427762A (zh
Inventor
杨巧云
宋建远
朱拓
鲁惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201310392722.1A priority Critical patent/CN104427762B/zh
Publication of CN104427762A publication Critical patent/CN104427762A/zh
Application granted granted Critical
Publication of CN104427762B publication Critical patent/CN104427762B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Abstract

本发明涉及印制板,提供了一种埋阻印制板的制作方法,还提供了一种采用这种方法制成的埋阻印制板。本发明中采用蚀刻的方法在印制板的内层设有电阻,通过蚀刻的有关线路以及盲孔等形成良好的电性导通,既满足了印制板的电性要求,还不会占用印制板表面空间,利于印制板的小型化以及多功能化发展,而且在对各板材进行压合时,内层板材表面都进行了棕化处理,可以提高各板材之间的结合力;而采用这种方法制成的印制板结构简单,表面空间较大,可以较好应用于各种电子产品中。

Description

埋阻印制板及其制作方法
技术领域
本发明涉及印制板,尤其涉及一种埋阻印制板及其制作方法。
背景技术
随着电子产品向小型化、多功能化方向发展,印制板也随之向小型化、高密度化方向发展。现有印制板多为电阻元器件与印制板之间分开设置,将多个电阻元器件焊接或插设于印制板上,这样就大大占用了电路板表层空间,不利于印制板的小型化发展。
发明内容
本发明的目的在于提供一种埋阻印制板及其制作方法,旨在用于解决现有电路板中电阻元器件外置占用大量表层空间的问题。
为解决上述技术问题,本发明的技术方案是:提供一种埋阻印制板制作方法,包括以下步骤:
(1)设置若干板材并对各板材均进行开料处理,各开料后的板材包括若干第一板材、若干第二板材、两第三板材以及两第四板材;
(2)取各所述第一板材,并在其上下表面均进行线路图形蚀刻,并在各所述第一板材的上下表面均进行埋阻图形蚀刻,且在冲孔完成后对各所述第一板材的上下表面进行棕化处理;
(3)取各所述第二板材,并在其上下表面均进行线路图形蚀刻,且在冲孔完成后在各所述第二板材上下表面棕化处理;
(4)将各所述第一板材以及各所述第二板材叠合,将两所述第三板材分别置于叠合后板材的两面层,对叠合的各所述第一板材、各所述第二板材以及两所述第三板材进行层压;
(5)沿两所述第三板材向内侧各所述第一板材以及各所述第二板材的方向制作第一盲孔以及第一通孔,在两所述第三板材进行线路图形蚀刻后在其表面进行棕化处理;
(6)将两所述第四板材分别置于两所述第三板材表面并进行层压;
(7)沿两所述第四板材向内层的方向分别制作第二盲孔以及第二通孔,且在所述第二盲孔以及所述第二通孔制作完成后在两所述第四板材上分别制作线路图形;
(8)阻抗测试后,进行塞孔阻焊,再进行阻抗测试。
进一步地,在制作埋阻图形时,对蚀刻电阻模块图形的开窗长度以及开窗宽度分别补偿50-100μm,曝光时采用自动补偿。
进一步地,所述第二盲孔制作前,在所述第四板材表面先进行棕化处理,再采用CO2激光束直接打铜钻取第二盲孔,且在所述第二盲孔制作完成后进行退棕化处理。
具体地,在步骤(6)层压后,在所述第四板材的板边钻有若干定位孔,再在各定位孔内插设定位销。
进一步地,所述第一盲孔以及所述第二盲孔制作完成后均进行填孔电镀,所述第一通孔制作完成后进行树脂塞孔。
进一步地,在进行树脂塞孔时,采用真空树脂塞孔机进行塞孔,先将所述真空树脂塞孔机抽成真空,再用活塞将油墨夹内的油墨推至塞孔头内的小孔,通过所述塞孔头内的小孔将所述油墨填入所述第一通孔内。
进一步地,在各板进行蚀刻工艺或钻孔工艺完成后均进行AOI检测。
进一步地,步骤(2)与步骤(3)顺序互换。
本发明还提供了一种采用上述方法制成的埋阻印制板。
具体地,所述第一板材设为两块,所述第二板材设为四块,且两所述第一板材均位于各所述第二板材上层。
本发明具有下列技术效果:
本发明提供的一种埋阻印制板的制作方法,是在其中若干块开料后的板材采用蚀刻电阻模块图形的方法形成预先设置的电阻值,将其与其他板材进行压合且位于各板材的内层,而且电阻以及蚀刻的一些线路图形可以通过各板层间设有的可导电通孔或盲孔进行电性连接,既可以满足印制板整体的电性要求,还可以避免电阻等元器件占用表层空间,可以满足印制板小型化以及多功能化的发展,而且在本制作方法中,除两第四板材之外,其他各板材表面均进行棕化处理,因为各板材之间均设有半固化片,其属于树脂材料,棕化后各板材与相邻半固化片的结合力,从而可以提高整个印制板的稳定性,同时整个制作过程比较简单利于规模化生产;本发明提供的一种埋阻印制板其采用上述方法制成,电阻置于其内,更加小型化以及功能化。
附图说明
图1为本发明印制板实施例结构示意图;
图2为本发明制作方法实施例中埋阻图形与开窗图形结构示意图;
图3为本发明制作方法实施例中第四板材设有定位孔的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参见图1以及图2,本发明实施例提供了一种埋阻印制板的制作方法,包括以下步骤:
(1)取若干块板材,并对各板材进行开料处理,使得各板材符合印制板的相关规格,将开料后的板材分为四组,其分别为第一板材1、第二板材2、第三板材3以及第四板材4,其中第一板材1以及第二板材2均为多块,而第三板材3以及第四板材4均为两块,各板材均是中间为绝缘层,上下两表面则设为铜板层;
(2)各第一板材1的上表面为铜板层,再在铜板层下设有埋阻材料层,在各第一板材1的上下表面均设有干膜,再通过曝光将线路图形以及埋阻图形11转移至干膜上,具有埋阻图形11以及线路图形的部分为感光干膜,其余部分为未感光干膜,显影未感光干膜,露出铜板层,采用化学药水蚀刻该露出的铜板层,再去除感光干膜露出其下覆盖的铜板线路以及埋阻图形11,在埋阻图形11上制作开窗图形12,并对开窗图形12以外的地方铺设干膜,曝光后形成感光干膜,蚀刻后在开窗图形12区域形成电阻模块,去除感光干膜,对电阻模块测试电阻阻值,然后在各第一板材1上采用OPE冲孔机进行冲孔,各第一板材1之间的各冲孔位置一一对应,最后在各第一板材1的上下表面进行棕化处理形成氧化层;
(3)在各第二板材2的上下表面也均设有干膜,再通过曝光将线路图形转移至干膜上,具有线路图形的部分为感光干膜,其余部分为未感光干膜,显影未感光干膜,露出铜板层,采用化学药水蚀刻该露出的铜板层,再去除感光干膜露出其下覆盖的铜板线路,然后在各第二板材2上采用OPE冲孔机进行冲孔,各冲孔位置与各第一板材1上的冲孔位置一一对应,最后在各第二板材2的上下表面也进行棕化处理形成氧化层;
(4)将各第一板材1以及各第二板材2叠合,并依靠各冲孔的对位连接,再将两第三板材3分别设于叠合后板材的两面层,将这些板材进行层压,在叠合时对于各第一板材1与各第二板材2之间的位置关系,可以为各第一板材1均设于各第二板材2上方,也可以将各第一板材1设于各第二板材2之间,当然也还可以将各第一板材1均设于各第二板材2的下方,排列方式不受限制具有多样性;
(5)在两第三板材3上均设置第一盲孔31开窗图形并蚀刻成第一盲孔31图形,采用激光沿第一盲孔31图形向第一板材1或者第二板材2钻取第一盲孔31,在第一盲孔31内壁沉铜,进一步地板电,增加第一盲孔31内的铜厚,使其导电性能更佳,在两第三板材3的外表面全部铺设干膜,通过曝光将镀孔图形转移至干膜上,第一盲孔31的正上方形成未感光干膜,其它地方的干膜为感光干膜,显影掉未感光干膜,对第一盲孔31进行电镀,此时感光干膜可以防止两第三板材3的其它地方电镀,形成保护作用,而在第一盲孔31电镀完成后去除感光干膜,然后采用砂带研磨,当然对于第一盲孔31其可以根据印制板的电路需要,当各第一板材1均设于各第二板材2上方时,第一盲孔31设有两个,其中一个第一盲孔31分别电连接设于上方的第三板材3与上层的第一板材1,使得这两板材之间电性导通,而另一个第一盲孔31分别电连接设于下层的第三板材3与下层第二板材2,使得这两板材之间电性导通,当然在各第一板材1与各第二板材2叠合方式不同时,第一盲孔31均为电连接第三板材3以及邻近该第三板材3的第一板材1或第二板材2;在两第三板材3之间钻取第一通孔(图中未示出),在第一通孔内壁进行沉铜,进一步地板电,同理也在第三板材两外表面铺设干膜,通过曝光后在第一通孔正上方形成未感光干膜,其它地方均为感光干膜,显影掉未感光干膜,对第一通孔内电镀后再去掉感光干膜,然后采用砂带研磨,一般在第三板材3之间钻取两个第一通孔,且在第一盲孔31以及第一通孔加工完成后,在两第三板材3上进行线路图形制作,然后沿线路图形蚀刻,紧接着对两第三板材3的靠外侧的表面进行棕化处理;
(6)将两第四板材4分别置于两第三板材3表面进行层压;
(7)在两第四板材4上均设置第二盲孔41开窗图形并蚀刻成第二盲孔41图形,采用激光沿第二盲孔41图形向第三板材3钻取第二盲孔41,在第二盲孔41内壁沉铜,进一步地板电,同理在第四板材外表面铺设干膜,曝光后在第二盲孔的正上方形成未感光干膜,其它地方均为感光干膜,显影掉未感光干膜,对第二盲孔41内电镀后去除感光干膜,然后采用砂带研磨,第二盲孔41用于电性导通第四板材4与第三板材3;同理在两第四板材4之间钻取第二通孔(图中未示出),进一步地,对位于上方的第四板材4的上表面以及位于下方的第四板材4的下表面进行全板电镀,然后蚀刻出外层线路;
(8)第四板材4在完成线路制作后,进行阻抗测试,然后对第二通孔42进行塞孔以及阻焊,一般采用丝印阻焊,同时再次进行阻抗测试,且在测试完成后可以依次进行丝印字符、电金手指、过程胶带、沉镍金、成型前测试、成型、斜边、V-CUT(刻V形槽方便零部件安装)、FQC(检测是否存在常见问题)、FQA(产品最终检测验证)以及包装等工序。
在本实施例的工艺过程中,在第一板材1上设置电阻材料,通过蚀刻的方法制作出电阻模块,并且将其层压于整个印制板的内层,其通过蚀刻的线路或盲孔或通孔实现整个电路的电性导通,既满足印制板的电性要求,而且电阻模块又位于印制板内层,不会占用表层空间,利于印制板的小型化以及多功能化的发展,而且在内层各板材的表面均进行棕化处理形成氧化层,一般地,在各板材之间均设有半固化片(图中未示出),其为树脂材料制成,用于隔开相邻板材之间的铜层,板材棕化处理后可以提高其与相邻半固化片的结合力,从而可以保证整个印制板的稳定性,提高印制板整体的稳定性,整个制作过程比较简单,比较适于批量生产。
进一步地,在设计埋阻图形11时,应考虑蚀刻过程中第一板材1会出现涨缩的情况,对此在蚀刻电阻模块的开窗图形12时,将开窗图形12的长度以及宽度上分别补偿50-100μm,并且采用LDI(激光直接成像技术)进行曝光,在曝光时LDI开启自动补偿功能,即可抵消第一板材1在蚀刻过程中涨缩造成的对位偏差,从而可以保证蚀刻后电阻的精确度。
进一步地优化实施例,在步骤(7)中对第二盲孔41的制作可以采取另外的方式,可以先在第四板材4上进行棕化处理,在其表面形成一层氧化层,使得铜厚控制在5-9μm,这样再采用CO2激光束直接打铜钻取盲孔,氧化层可以对CO2具有较好的吸收率,而CO2激光束本身又具备一定的热能,也就是棕化后的铜能够较好地吸收热能,从而可以出现熔融以及气化而成孔,大大降低铜上成孔的加工难度。而且在激光钻孔时可以适当调整激光钻孔机的相关参数,钻取后的第二盲孔41不会出现侧蚀 、悬铜以及烧蚀等不良问题,盲孔钻取质量较好。一般地由于第三板材3厚度较大,第一盲孔采用开窗蚀刻的方法制作。
参见图1以及图3,具体地,在步骤(6)层压之后,先可以采用X-Ray四靶打孔技术在第四板材4的板边钻取四个定位孔42,当然定位孔42个数也可以设为其他,这样可以通过各定位孔42将整体印制板固定在钻机等上,从而可以方便后续的钻孔工序,而且其可以避免在钻取盲孔或者通孔时板材因涨缩而导致钻孔难度大的问题。
具体地,在第一盲孔31或者第二盲孔41制作完成后可以电镀的方式进行填孔,在第一盲孔31或者第二盲孔41内以及孔表面均填充电镀材料,可以保证两板之间足够良好的电性连接,而对于第一通孔则采用树脂塞孔的方式进行填充,先在第一通孔的内壁设有铜层然后设有树脂层,最后在第一通孔表面则设有铜层,这种填孔方式不影响焊接,成本也较低。树脂塞孔主要是采用真空树脂塞孔机进行塞孔,先将其抽取真空后,再用其内的活塞将油墨夹的油墨推至塞孔头里的小孔,然后通过塞孔头内的小孔把油墨填入第一通孔内,在这整个过程中可以通过调节塞孔头与油墨的压力来满足塞孔饱满度的要求,能够有效解决树脂塞孔后树脂起泡、塞孔空洞或者不饱满问题,而对于第二通孔则直接采用铝片工具进行油墨塞孔。
进一步地,在各板每次进行蚀刻工艺或者钻孔工艺结束后,均对各板进行AOI检测(自动光学检测),以确认每次工艺之后各板材是否存在缺陷,保证后续工艺的顺利进行。而对于步骤(2)以及步骤(3)两者之间不存在先后顺序,就是说可以先进行步骤(3),再进行步骤(2),当然两者也可以同时进行,均不会对后续工艺产生影响。
再次参见图1,本发明实施例还提供了一种埋阻印制板,其主要是通过上述的制作工艺完成,其具有小型化以及多功能化等特点。具体在本实施例中第一板材1设为两块,第二板材2设为四块,也就是整体为十层板结构,其中两第一板块均设于各第二板材2的上方,当然对于两第一板材1也可以将其设于各第二板材2之间或者下方。
以上所述仅为本发明较佳的实施例而已,其结构并不限于上述列举的形状,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种埋阻印制板制作方法,其特征在于:包括以下步骤:
(1)设置若干板材并对各板材均进行开料处理,各开料后的板材包括若干第一板材、若干第二板材、两第三板材以及两第四板材;
(2)取各所述第一板材,并在其上下表面均进行线路图形蚀刻,并在各所述第一板材的上下表面均进行埋阻图形蚀刻,且在冲孔完成后对各所述第一板材的上下表面进行棕化处理;
(3)取各所述第二板材,并在其上下表面均进行线路图形蚀刻,且在冲孔完成后在各所述第二板材上下表面棕化处理;
(4)将各所述第一板材以及各所述第二板材叠合,将两所述第三板材分别置于叠合后板材的两面层,对叠合的各所述第一板材、各所述第二板材以及两所述第三板材进行层压;
(5)沿两所述第三板材向内侧各所述第一板材以及各所述第二板材的方向制作第一盲孔以及第一通孔,在两所述第三板材进行线路图形蚀刻后在其表面进行棕化处理;
(6)将两所述第四板材分别置于两所述第三板材表面并进行层压;
(7)沿两所述第四板材向内层的方向分别制作第二盲孔以及第二通孔,且在所述第二盲孔以及所述第二通孔制作完成后在两所述第四板材上分别制作线路图形;
(8)所述第一盲孔以及所述第二盲孔制作完成后均进行填孔电镀,所述第一通孔制作完成后进行树脂塞孔;在进行树脂塞孔时,采用真空树脂塞孔机进行塞孔,先将所述真空树脂塞孔机抽成真空,再用活塞将油墨夹内的油墨推至塞孔头内的小孔,通过所述塞孔头内的小孔将所述油墨填入所述第一通孔内;
(9)阻抗测试后,进行塞孔阻焊,再进行阻抗测试。
2.如权利要求1所述的埋阻印制板制作方法,其特征在于:在制作埋阻图形时,对蚀刻电阻模块图形的开窗长度以及开窗宽度分别补偿50-100μm,曝光时采用自动补偿。
3.如权利要求1所述的埋阻印制板制作方法,其特征在于:所述第二盲孔制作前,在所述第四板材表面先进行棕化处理,再采用CO2激光束直接打铜钻取第二盲孔,且在所述第二盲孔制作完成后进行退棕化处理。
4.如权利要求1所述的埋阻印制板制作方法,其特征在于:在步骤(6)层压后,在所述第四板材的板边钻有若干定位孔,再在各定位孔内插设定位销。
5.如权利要求1所述的埋阻印制板制作方法,其特征在于:在各板进行蚀刻工艺或钻孔工艺完成后均进行AOI检测。
6.如权利要求1-5任一项所述的埋阻印制板制作方法,其特征在于:步骤(2)与步骤(3)顺序互换。
7.采用权利要求1-6任一项的方法制作的一种埋阻印制板。
8.如权利要求7所述的埋阻印制板,其特征在于:所述第一板材设为两块,所述第二板材设为四块,且两所述第一板材均位于各所述第二板材上层。
CN201310392722.1A 2013-09-02 2013-09-02 埋阻印制板及其制作方法 Expired - Fee Related CN104427762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310392722.1A CN104427762B (zh) 2013-09-02 2013-09-02 埋阻印制板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310392722.1A CN104427762B (zh) 2013-09-02 2013-09-02 埋阻印制板及其制作方法

Publications (2)

Publication Number Publication Date
CN104427762A CN104427762A (zh) 2015-03-18
CN104427762B true CN104427762B (zh) 2017-12-15

Family

ID=52975369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310392722.1A Expired - Fee Related CN104427762B (zh) 2013-09-02 2013-09-02 埋阻印制板及其制作方法

Country Status (1)

Country Link
CN (1) CN104427762B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690270B2 (ja) * 2015-10-15 2020-04-28 株式会社ジェイテクト 金属部材の加熱方法、加熱した金属部材の接合方法、及び金属部材の加熱装置
CN105517374B (zh) * 2015-12-17 2019-02-05 深圳崇达多层线路板有限公司 一种薄芯板hdi板的制作方法
CN106507585B (zh) * 2016-11-23 2019-10-22 深圳崇达多层线路板有限公司 提高埋电阻印制线路板电阻值精度的方法
CN108323008B (zh) * 2018-03-06 2020-10-02 深圳崇达多层线路板有限公司 一种埋电阻软硬结合板的制作方法
CN109068490B (zh) * 2018-09-30 2020-11-10 东莞联桥电子有限公司 一种hdi基板加工工艺
CN110193862B (zh) * 2019-05-09 2021-03-26 浙江展邦电子科技有限公司 一种多层高密度多层埋孔印制板埋孔加工装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789423A (en) * 1982-03-04 1988-12-06 E. I. Du Pont De Nemours And Company Method for manufacturing multi-layer printed circuit boards
CN101227800A (zh) * 2008-02-03 2008-07-23 深圳华为通信技术有限公司 一种实现高精度埋阻的方法及装置
CN102281726A (zh) * 2011-07-16 2011-12-14 中山市达进电子有限公司 一种高密度互连与高可靠性结合的多层电路板方法
CN102523704A (zh) * 2011-12-15 2012-06-27 深圳崇达多层线路板有限公司 一种多阶hdi板的生产方法
CN202750338U (zh) * 2012-08-24 2013-02-20 苏州市三生电子有限公司 一种埋阻电路板
CN103079354A (zh) * 2012-11-08 2013-05-01 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789423A (en) * 1982-03-04 1988-12-06 E. I. Du Pont De Nemours And Company Method for manufacturing multi-layer printed circuit boards
CN101227800A (zh) * 2008-02-03 2008-07-23 深圳华为通信技术有限公司 一种实现高精度埋阻的方法及装置
CN102281726A (zh) * 2011-07-16 2011-12-14 中山市达进电子有限公司 一种高密度互连与高可靠性结合的多层电路板方法
CN102523704A (zh) * 2011-12-15 2012-06-27 深圳崇达多层线路板有限公司 一种多阶hdi板的生产方法
CN202750338U (zh) * 2012-08-24 2013-02-20 苏州市三生电子有限公司 一种埋阻电路板
CN103079354A (zh) * 2012-11-08 2013-05-01 东莞生益电子有限公司 提高埋电阻印制线路板电阻值精度的方法

Also Published As

Publication number Publication date
CN104427762A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104427762B (zh) 埋阻印制板及其制作方法
CN106961808B (zh) 下沉式高密度互连板的制作方法
CN1939104B (zh) 刚性-柔性板及其制造方法
CN104244616B (zh) 一种无芯板薄型基板的制作方法
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
CN103458628A (zh) 多层电路板及其制作方法
CN108966478B (zh) 柔性电路板及其制作方法
CN106659000A (zh) 一种印制板层间无铜区的制作方法
CN103517582A (zh) 多层电路板及其制作方法
CN103379749B (zh) 多层电路板及其制作方法
CN104507257A (zh) 一种pcb成型方法
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN102364997A (zh) 一种rogers板的生产方法
CN104519681B (zh) 高层数超大尺寸高对准度线卡类印制线路板的制作方法
CN103327738A (zh) 软硬结合电路板及其制作方法
CN102595790A (zh) 电路板制作方法
CN107529292A (zh) 一种任意层互联pcb的制作方法
CN106455370A (zh) 一种改善填孔不饱满的盲孔开窗制作方法
CN102082335A (zh) 基于线路板工艺的usb插接件及其制作工艺流程
CN103582321B (zh) 多层线路板及其制作方法
CN106793588A (zh) 线路板及其制作方法
JP5134194B2 (ja) 部品内蔵デバイス及び製造方法
CN102044446A (zh) 封装基板的盲孔开窗对位靶标制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171215

Termination date: 20200902

CF01 Termination of patent right due to non-payment of annual fee