KR20230061801A - 전자부품 내장기판 - Google Patents

전자부품 내장기판 Download PDF

Info

Publication number
KR20230061801A
KR20230061801A KR1020210146406A KR20210146406A KR20230061801A KR 20230061801 A KR20230061801 A KR 20230061801A KR 1020210146406 A KR1020210146406 A KR 1020210146406A KR 20210146406 A KR20210146406 A KR 20210146406A KR 20230061801 A KR20230061801 A KR 20230061801A
Authority
KR
South Korea
Prior art keywords
electronic component
encapsulant
disposed
layer
layers
Prior art date
Application number
KR1020210146406A
Other languages
English (en)
Inventor
신재호
안가영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210146406A priority Critical patent/KR20230061801A/ko
Priority to US17/697,162 priority patent/US20230140708A1/en
Priority to CN202210580751.XA priority patent/CN116072635A/zh
Publication of KR20230061801A publication Critical patent/KR20230061801A/ko
Priority to US18/513,990 priority patent/US20240090135A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 관통부를 갖는 코어층; 적어도 하나의 전자부품 및 상기 전자부품을 감싸는 금속층을 포함하며, 상기 제1 관통부에 배치된 전자부품 모듈; 및 상기 코어층 상에 배치되며, 상기 제1 관통부의 적어도 일부를 채우고, 상기 전자부품 모듈의 적어도 일부를 덮는 제1 봉합재; 를 포함하는, 전자부품 내장기판에 관한 것이다.

Description

전자부품 내장기판{ELECTRONIC COMPONENT EMBEDDED SUBSTRATE}
본 개시는 전자부품 내장기판에 관한 것이다.
5G, AI(Artificial Intelligence) 등의 기술이 현실화 되고 지속적으로 더 빠른 발전을 필요로 하게 되어 핵심 역할을 하는 SoC(System On Chip) 및 ASIC(Application-Specific Integrated Circuit) 의 성능도 더 빠른 연산 속도와 더 많은 파워를 요구하게 된다. 이에 대응하기 위해서 다양한 분야의 기술 개발이 이루어 지고 있으며 특히 반도체 분야에서 회로 설계를 함에 있어 신호 및 파워 집적에 대한 중요도가 매우 높아짐에 따라 이를 개선하기 위해 다양한 형태의 디커플링 커패시터(De-Coupling Capacitor) 등의 전자부품을 전자부품 내장기판 또는 패키지 내부에 추가하게 된다.
반면 이러한 전자부품의 증가는 성능을 향상시키는데 중요하지만, 반대로 전자부품 내장기판 또는 패키지의 크기를 커지게 하는 마이너스 요인이 되기도 하고, 특히 패키지 안에서 전자부품의 위치에 따라 성능 개선 정도의 차이도 많이 있기 때문에 전자부품을 어떤 방법으로 어디에 위치시키는가에 대한 문제는 SoC / ASIC 을 설계 함에 있어 매우 중요한 요소가 되고 있다.
본 개시의 여러 목적 중 하나는 적어도 하나의 전자부품이 관통부에 내장된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 전자부품의 실장 밀집도를 높여 다수의 전자부품이 내장된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 기생 인덕턴스가 감소된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 신호 및 파워가 집적되어 신호 전달 성능이 개선된 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 제1 관통부를 갖는 코어층; 적어도 하나의 전자부품 및 상기 전자부품을 감싸는 금속층을 포함하며, 상기 제1 관통부에 배치된 전자부품 모듈; 및 상기 코어층 상에 배치되며, 상기 제1 관통부의 적어도 일부를 채우고, 상기 전자부품 모듈의 적어도 일부를 덮는 제1 봉합재; 를 포함하는, 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 다른 하나는, 제1 관통부를 갖는 코어층; 적층 방향에서 바라볼 때 적어도 일부가 서로 중첩되도록 배치된 복수의 전자부품 및 상기 복수의 전자부품의 적어도 일부를 감싸는 금속층을 포함하며, 상기 제1 관통부에 배치된 전자부품 모듈; 및 상기 코어층 상에 배치되며, 상기 제1 관통부의 적어도 일부를 채우고, 상기 전자부품 모듈의 적어도 일부를 덮는 제1 봉합재; 를 포함하며, 상기 제1 봉합재는 상기 복수의 전자부품의 적어도 일부와 접하는, 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 적어도 하나의 전자부품이 관통부에 내장된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 전자부품의 실장 밀집도를 높여 다수의 전자부품이 내장된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 기생 인덕턴스가 감소된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 신호 및 파워가 집적되어 신호 전달 성능이 개선된 전자부품 내장기판을 제공할 수 있다.
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 4는 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 5는 일례에 따른 전자부품 모듈의 단면도를 개략적으로 나타낸 것이다.
도 6은 일례에 따른 전자부품 모듈의 탑뷰 평면도를 개략적으로 나타낸 것이다.
도 7 내지 도 17은 도 3의 전자부품 내장기판을 제조하는 공정을 나타낸 공정 흐름도다.
도 18은 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 19는 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 20 내지 도 23은 도 18의 전자부품 내장기판을 제조하는 공정을 나타낸 공정 흐름도다.
도 24는 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 25는 또 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 26은 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 27은 또 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 28은 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 29는 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 전자부품 내장기판 형태의 패키지 기판 상에 반도체칩이나 수동부품과 같은 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
전자부품 내장기판
도 3은 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 3을 참조하면, 일례에 따른 전자부품 내장기판(100A)은 제1 관통부(110H)를 갖는 코어층(110), 제1 관통부(110H)에 배치된 전자부품 모듈(200A), 제1 관통부(110H)를 채우며, 코어층(110) 및 전자부품 모듈(200A) 각각의 적어도 일부를 덮는 제1 봉합재(120), 코어층(110)의 양 측 및 제1 봉합재(120) 상에 배치되며 복수의 복수의 배선층(321, 322, 323, 324)을 포함하는 빌드업 구조체(300), 제1 봉합재(120)의 적어도 일부를 관통하며 전자부품 모듈(200A)과 복수의 배선층 중 제1 배선층(321)을 연결하는 제1 배선비아(131), 제1 봉합재(120)의 적어도 일부를 관통하며 전자부품 모듈(200A)과 복수의 배선층 중 제2 배선층(322)을 연결하는 제2 배선비아(132)를 포함한다. 필요에 따라서는, 빌드업 구조체(300) 상에 개구를 갖는 패시베이션층(미도시)을 포함할 수 있으며, 개구에 배치된 전기연결금속(미도시)을 더 포함할 수 있다.
본 명세서에서, 도 3을 기준으로 전자부품 모듈(200A)의 상면을 제1 면, 하면을 제2 면으로 설명한다. 또한, 제1 면 및 제2 면을 이은 직선 방향을 두께 방향 또는 적층 방향으로 설명한다.
또한, 본 명세서에서, 두께 방향을 제1 방향, 상기 제1 방향과 수직하며 상기 전자부품 모듈(200A)의 마주보는 두 측면을 잇는 직선 방향을 제2 방향, 상기 제1 및 제2 방향과 직교하는 방향을 제3 방향으로 설명한다.
본 명세서에서, 어느 구성요소 상에 배치된다는 의미는 어느 구성요소의 상측 또는 상면 상에 배치된 것으로 방향이 한정되지 않는다. 경우에 따라서는, 어느 구성요소의 하측 또는 하면 상에 배치된 경우일 수 있다.
일례에 따른 전자부품 내장기판(100A)은 적어도 하나의 전자부품(220)이 전자부품 모듈(200A)의 제2 관통부(210H) 내에 내장되고, 상기 전자부품 모듈(200A)이 코어층(110)의 제1 관통부(110H)에 내장되는 구조를 가질 수 있다. 전자부품 모듈(200A)은, 후술하는 바와 같이, 복수의 전자부품(221, 222)이 수직 방향으로 적층되어 서로 병렬로 연결된 형태를 가질 수 있다.
전자부품 모듈(200A)은 빌드업 구조체(300)에 포함된 복수의 배선층(321, 322, 323, 324) 및 복수의 비아층(331, 332)을 통해 전자부품 내장기판(100A) 상에 실장되는 반도체 패키지(미도시) 등과 연결될 수 있다. 따라서, 전자부품 모듈(200A)에 포함된 복수의 전자부품(221, 222) 및 반도체 패키지(미도시) 간의 전기적 연결 경로가 단축될 수 있다. 또한, 전기적 신호 손실 등을 최소화할 수 있다.
또한, 전자부품 모듈(200A)에 포함된 복수의 전자부품(221, 222)은 수직 및 수평 방향으로 배열될 수 있다. 즉, 전자부품은 적어도 하나 이상, 또는 복수 개 배치될 수 있으며, 도 3에 따르면 복수의 전자부품(221, 222)은, 적층 방향인 제1 방향에서 바라볼 때 적어도 일부가 서로 중첩될 수 있다. 따라서, 전자부품 모듈(200A)에 실장된 복수의 전자부품(221, 222)의 실장 밀집도를 높여 다수의 전자부품을 내장할 수 있다.
또한, 후술하는 바와 같이 복수의 전자부품(221, 222)을 포함하는 전자부품 모듈(200A)을 사전 제작하여 기판에 내장시킴으로써 수율을 개선할 수 있다. 또한, 사전 제작된 전자부품 모듈(200A)을 기판에 내장시키기 전에 테스트를 실시하고, 전자부품 모듈(200A)을 선별적으로 기판에 내장시킴으로써 불량률을 개선할 수 있다.
또한, 전자부품 모듈(200A)에 포함된 복수의 전자부품(221, 222)은 도면에 도시된 바와 같이 코어층(110)의 제1 관통부(110H)내에 코어층(110)의 제1 관통부(110H)가 형성된 제1 방향으로 대략 대칭적으로 실장될 수 있다. 따라서 기판의 휨 또는 워피지(Warpage)를 개선할 수 있다.
한편, 제1 관통부(110H)에 배치된 단일의 전자부품이 코어층(110) 대비 두께가 얇은 경우, 워피지가 발생할 수 있다. 본 개시에 따른 전자부품 내장기판(100A)의 경우, 복수의 전자부품(221, 222)이 수직 방향으로 적층되어, 코어층(110) 대비 두께의 편차를 줄여 워피지 불량을 개선시킴과 동시에, 수동소자가 복수로 배치되어, 수동소자의 필터, 노이즈 감소 등의 기능이 향상될 수 있다.
한편, 도시되지는 않았지만, 전자부품 내장기판(100A)의 일면 상에 다른 반도체 패키지(미도시) 또는 반도체 칩 등의 능동소자가 실장될 수 있다. 이러한 패키지나 능동소자는 본 발명의 복수의 전자부품(221, 222)과 거리가 가까울수록 신호 전송 거리가 짧아져 신호 특성이 향상될 수 있는데, 본 개시의 경우 복수의 전자부품(221, 222)이 제1 방향을 따라 수직으로 배치되는 바, 전자부품 내장기판(100A)의 일면 상에 배치되는 구성과의 거리를 단축시킬 수 있다.
한편, 전자부품 내장기판(100A)의 복수의 전자부품(221, 222)이 수동소자일 경우, 복수의 전자부품(221, 222)이 파워 패턴 또는 그라운드 패턴과 연결되며, 신호 전달 시 거쳐가는 구성이 될 수 있다. 복수의 전자부품(221, 222)이 배치됨에 따라, 기생 인덕턴스를 감소시킬 수 있다.
한편, 복수의 전자부품(221, 222)은 후술하는 바와 같이, 각각 전극을 갖는 수동부품일 수 있으며, 각각의 수동부품은 접속도체(241, 242, 243, 244)에 의해 금속층(251, 252)과 전기적으로 연결될 수 있다. 각각의 수동부품은 접속도체(241, 242, 243, 244)에 의해 직접 연결되므로, 별도의 배선층 도입에 의한 노이즈(noise)의 발생을 억제할 수 있을 뿐 아니라, 커패시턴스(capacitance)를 증가시킬 수 있다.
한편, 전자부품 모듈(200A)은 전자부품 내장기판(100A)의 코어층(110)에 형성된 제1 관통부(110H)에 내장되고, 전자부품(221, 222)은 전자부품 모듈(200A)의 지지부재(210)에 형성된 제2 관통부(210H) 에 내장될 수 있다. 이 때, 제1 관통부(110H)는 제1 방향을 따라 코어층(110)을 관통하고, 제2 관통부(210H)는 제2 방향을 따라 지지부재(210)를 관통한다. 제2 관통부(210H) 내에 복수의 전자부품(221, 222)을 내장하는 공정이 먼저 수행되고, 이후 전자부품 모듈(200A)을 필요에 맞게 회전시켜 제1 관통부(110H) 내에 배치하므로, 두께 방향을 따라 복수의 전자부품(221, 222)을 효과적으로 배치할 수 있다.
이하, 일례에 따른 전자부품 내장기판(100A)의 각 구성에 대하여 보다 자세히 설명한다.
코어층(110)는 기판의 강성을 도모하여 기판의 휨을 억제하는 등의 역할을 수행할 수 있다. 코어층(110)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
전자부품 모듈
도 4는 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 5는 일례에 따른 전자부품 모듈의 단면도를 개략적으로 나타낸 것이다.
도 6은 일례에 따른 전자부품 모듈의 탑뷰 평면도를 개략적으로 나타낸 것이다.
일례에 따른 전자부품 모듈(200A)은 제2 관통부(210H)를 갖는 지지부재(210), 제2 관통부(210H)에 배치된 적어도 하나 이상의 전자부품(221, 222), 상기 제2 관통부(210H)의 적어도 일부를 채우며, 지지부재(210) 및 적어도 하나 이상의 전자부품(221, 222) 각각의 적어도 일부를 덮는 제2 봉합재(230), 제2 봉합재(230) 상에 서로 이격되어 배치된 제1 및 제2 금속층(251, 252), 제2 봉합재(230)의 적어도 일부를 관통하고, 측면이 제2 봉합재(230)로 덮이며, 상기 제1 금속층(251)과 적어도 하나 이상의 전자부품(221, 222)을 연결하는 제1 및 제2 접속도체(241, 242), 및 제2 봉합재(230)의 적어도 일부를 관통하고, 측면이 제2 봉합재(230)로 덮이며, 상기 제2 금속층(252)과 적어도 하나 이상의 전자부품(221, 222)을 연결하는 제3 및 제4 접속도체(243, 244)를 포함한다.
이 때, 제2 관통부(210H)가 지지부재(210)를 관통하는 방향은, 제2 방향일 수 있고, 제2 방향은 제1 관통부(110H)가 코어층(110)을 관통하는 방향인 제1 방향과 수직할 수 있다. 제1 및 제2 관통부(110H, 210H) 각각은 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수 있다.
지지부재(210)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
적어도 하나 이상의 전자부품(220)은, 단일의 전자부품만을 포함할 수도 있고, 도 3에 도시된 바와 같이 2개 이상의 복수의 전자부품(220)을 포함할 수도 있다. 이하의 본 명세서의 상세한 설명에서는, 전자부품이 복수 개 배치되어 복수의 전자부품(221, 222)을 갖는 구조를 기본으로 설명한다. 예를 들면, 복수의 전자부품(220)은, 제1 전자부품(221) 및 제2 전자부품(222)을 포함할 수 있다.
제1 및 제2 전자부품(221, 222) 각각은 전극을 갖는 칩 타입의 커패시터(Capacitor)일 수 있다. 예를 들면, 적층 세라믹 커패시터(MLCC, Multi-Layer Ceramic Capacitors)일 수 있으나, 이에 제한되는 것은 아니다. 이 경우, 각각의 하나의 전극은 제1 접속도체(241) 및 제2 접속도체(242)에 의해 제1 금속층(251)과 연결될 수 있다. 또한, 제1 및 제2 전자부품(221, 222) 각각의 다른 전극은, 제3 및 제4 접속도체(243, 244)에 의해 제2 금속층(251)과 연결될 수 있다. 즉, 도 4를 참조하면, 제1 및 제2 전자부품(221, 222) 각각은 제1 전극(221-1, 222-1) 및 제2 전극(221-2, 222-2)을 포함할 수 있으며, 각각의 제1 전극(221-1, 222-1)은 제1 금속층(251)과, 제2 전극(221-2, 222-2)은 제2 금속층(252)과 서로 연결될 수 있다. 다만, 이에 한정되는 것은 아니며 제1 및 제2 전자부품(221, 222) 각각은 인덕터(Inductor) 등의 수동부품일 수 있으며, 집적회로(IC: Integrated Circuit) 또는 반도체 칩과 같은 능동부품일 수도 있다.
도 4 및 도 5를 참조하면, 이 때, 제1 및 제2 전자부품(221, 222) 각각은 제2 관통부(210H) 내에서 서로 소정거리 이격 되어 배치될 수 있다. 또한, 제1 및 제2 전자부품(221, 222) 각각의 사이의 공간은 제2 봉합재(230)로 채워질 수 있다. 따라서, 제1 및 제2 전자부품(221, 222) 각각은 제2 봉합재(230)에 의해 서로 이격될 수 있다.
제1 및 제2 전자부품(221, 222) 각각은 전자부품 내장기판(100A)의 두께 방향을 따라 배치되어, 평면 상에서 서로 중첩되게 적층된 형태일 수 있다. 즉, 제1 방향에서 바라볼 때, 제1 및 제2 전자부품(221, 222)은 서로 적어도 일부가 중첩되도록 배치될 수 있다.
제2 봉합재(230)는, 지지부재(210) 및 제1 및 제2 전자부품(221, 222) 각각의 적어도 일부를 덮는다. 또한, 제2 봉합재(230)는 제2 관통부(210H)의 적어도 일부를 채울 수 있다.
제2 봉합재(230)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
지지부재(210)의 서로 마주보는 일면 및 타면 상에 각각 배치된 제2 봉합재(230)의 경계는 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 후술하는 적층 공정 중에 지지부재(210)의 서로 마주보는 일면 및 타면 상에 각각 배치된 제2 봉합재(230)가 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다. 경우에 따라서, 제2 봉합재(230) 중 일부만이 경계면을 가질 수도 있다.
금속층(250)은, 제1 및 제2 금속층(251, 252)을 포함할 수 있다. 도 5의 단면도에 도시된 바와 같이, 제1 및 제2 금속층(251, 252)은, 소정 거리만큼 상호 이격되어 배치될 수 있다. 제1 및 제2 금속층(251, 252)은, 각각 제2 봉합재(230) 상에 배치될 수 있다. 제1 금속층(251)은, 지지부재(210)의 일면 상에 배치된 제2 봉합재(230)의 대부분을 덮으며, 지지부재(210)의 측면 상으로 연장되어 배치되고, 지지부재(210)의 타면 상에 배치된 제2 봉합재(230) 상부까지 연장되어 배치될 수 있다. 한편, 제2 금속층(252)은, 지지부재(210)의 타면 상에 배치된 제2 봉합재(230)의 대부분을 덮으며, 상기 제1 금속층(251)이 연장된 지지부재(210)의 측면과 마주하는 지지부재(210)의 다른 측면 상으로 연장되어 배치되고, 지지부재(210)의 일면 상에 배치된 제2 봉합재(230) 상부까지 연장되어 배치될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 및 제2 금속층(251, 252)은 소정 거리 이격 배치될 수 있고, 제1 및 제2 금속층(251, 252)이 이격된 영역에는 홈 형상의 리세스부(R)가 형성될 수 있다. 상기 리세스부(R)를 통해, 제2 봉합재(230)가 노출될 수 있고, 노출된 제2 봉합재(230)는 후술할 제1 봉합재(120)와 접할 수 있다.
제1 및 제2 금속층(251, 252)은 후술할 제1 내지 제4 접속도체(241, 242, 243, 244)를 통해 제1 및 제2 전자부품(221, 222) 각각과 연결될 수 있다. 제1 및 제2 금속층(251, 252)이 지지부재(210)의 측면 상에 연장되어 배치됨에 따라, 후술하는 공정에서와 같이 전자부품 모E(200A) 제조 후 약 90°회전시켜 배치하여도, 제1 및 제2 배선비아(131, 132)와 최단 거리로 접촉하며 연결될 수 있다. 이로 인해, 신호 전송 거리가 단축되며, 전자부품 내장기판(100A) 상에 배치되는 능동 소자(미도시)와의 신호 전달 특성이 향상되고, 기생 커패시턴스가 감소할 수 있다.
제1 접속도체(241)는 제1 전자부품(221) 및 제1 금속층(251)을 서로 연결하고, 제2 접속도체(242)는 제2 전자부품(222) 및 제1 금속층(251)을 서로 연결하고, 제3 접속도체(243)는 제1 전자부품(221) 및 제2 금속층(252)을 서로 연결하고, 제4 접속도체(244)는 제2 전자부품(222) 및 제2 금속층(252)을 서로 연결한다. 제1 및 제3 접속도체(241, 243)는 제1 전자부품(221)과 같은 레벨에 배치되고, 제2 및 제4 접속도체(242, 244)는 제2 전자부품(222)과 같은 레벨에 배치될 수 있다. 또한, 제1 내지 제4 접속도체(241, 242, 243, 244) 각각의 적어도 일부는 제2 봉합재(230)에 매립될 수 있다.
제1 내지 제4 접속도체(241, 242, 243, 244) 각각은 제1 내지 제4 접속도체홀(241h, 242h, 243h, 244h) 각각의 내부를 도전성 물질로 완전히 충전한 것일 수 있으며, 또는 도전성 물질이 접속도체홀의 벽을 따라 형성된 것일 수도 있다. 접속도체가 도전성 물질이 접속도체홀의 벽을 따라 형성된 것인 경우, 접속도체홀 내부는 제2 봉합재(230)로 채워질 수 있다.
도 5(a) 및 도 5(b)는, 각각 도 4의 사시도를 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'의 절단선을 따라 절단한 단면도다.
도 5(a)를 참조하면, 제1 및 제2 전자부품(221, 222) 각각의 일면 상에 배치된 제1 및 제2 접속도체(241, 242)가 도시된다. 제1 접속도체(241)는 제1 전자부품(221)과 제1 금속층(251)을 전기적으로 연결하며, 제2 접속도체(242)는 제2 전자부품과 제1 금속층(251)을 전기적으로 연결한다. 구체적으로, 제1 접속도체(241)는 제1 전자부품(221)의 제1 전극(221-1)과 제1 금속층(251)을 전기적으로 연결하며, 제2 접속도체(242)는 제2 전자부품(222)의 제1 전극(222-1)과 제1 금속층(251)을 전기적으로 연결한다.
한편, 제2 봉합재(230)의 일면 및 타면 상에서 제1 및 제2 금속층(251, 252)은 리세스부(R)를 사이에 두고 소정 거리 이격된다.
한편, 도 5(b)를 참조하면, 제1 및 제2 전자부품(221, 222) 각각의 타면 상에 배치된 제3 및 제4 접속도체(243, 244)가 도시된다. 제3 접속도체(243)는 제1 전자부품(221)과 제2 금속층(252)을 전기적으로 연결하며, 제4 접속도체(244)는 제2 전자부품과 제2 금속층(252)을 전기적으로 연결한다. 구체적으로, 제3 접속도체(243)는 제1 전자부품(221)의 제2 전극(221-2)과 제2 금속층(252)을 전기적으로 연결하며, 제4 접속도체(244)는 제2 전자부품(222)의 제2 전극(222-2)과 제2 금속층(252)을 전기적으로 연결한다.
한편, 제2 봉합재(230)의 일면 및 타면 상에서 제1 및 제2 금속층(251, 252)은 리세스부(R)를 사이에 두고 소정 거리 이격된다.
도 6은 제1 관통부(110H)에 내장되기 위하여 회전된 전자부품 모듈(200A)를 제1 방향에서 바라본 평면도이다. 도 6을 참조하면, 전자부품 모듈(200A)의 일면 및 타면 상에 제1 및 제2 금속층(251, 252)이 배치되며, 측면 또한 제1 또는 제2 금속층(251, 252)이 연장되어 배치될 수 있다. 도 6의 제1 방향에서 바라본 전자부품 모듈(200A)의 측면에는, 제1 금속층(251)이 배치될 수 있다.
한편, 일례에 따른 전자부품 모듈(200A)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 일례에 따른 전자부품 모듈(200A)에 포함된 지지부재, 전자부품, 봉합재, 접속도체 각각의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1 봉합재(120)는, 코어층(110)의 서로 마주하는 일면 및 타면 상에 각각 배치되어, 제1 관통부(110H)의 적어도 일부를 채우고, 상기 전자부품 모듈(200A)의 적어도 일부를 덮을 수 있다.
제1 봉합재(120)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
코어층(110)의 서로 마주보는 일면 및 타면 상에 각각 배치된 제1 봉합재(120)의 경계는 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 후술하는 적층 공정 중에 코어층(110)의 서로 마주보는 일면 및 타면 상에 각각 배치된 제1 봉합재(120)가 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다. 경우에 따라서, 제1 봉합재(120) 중 일부만이 경계면을 가질 수도 있다.
빌드업 구조체(300)는 코어층(110)의 일면 상에 배치된 제1 봉합재(120) 상에 배치된 제1 배선층(321), 제1 봉합재(120) 상에 배치되며 제1 배선층(321)을 덮는 제1 절연층(311), 제1 절연층(311) 상에 배치된 제3 배선층(323), 제1 절연층(311)을 관통하며 제1 배선층(321) 및 제3 배선층(323)을 연결하는 제1 비아(331), 코어층(110)의 타면 상에 배치된 제1 봉합재(120) 상에 배치된 제2 배선층(322), 제1 봉합재(120) 상에 배치되며 제2 배선층(322)을 덮는 제2 절연층(312), 제2 절연층(312) 상에 배치된 제4 배선층(324), 제2 절연층(312)을 관통하며 제2 배선층(322) 및 제4 배선층(324)을 연결하는 제2 비아(332)를 포함한다.
그러나 빌드업 구조체(300)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 빌드업 구조체(300)에 포함된 절연층, 배선층, 및/또는 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1 및 제2 절연층(311, 312) 각각의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 및 제2 절연층(311, 312) 간의 경계는 제1 및 제2 절연층(311, 312) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1 및 제2 절연층(311, 312) 이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
뿐만 아니라, 제1 및 제2 절연층(311, 312)과 제1 봉합재(120) 간의 경계 역시 제1 및 제2 절연층(311, 312), 제1 봉합재(120) 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1 및 제2 절연층(311, 312) 및 제1 봉합재(120)가 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1 내지 제4 배선층(321, 322, 323, 324) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제4 배선층(321, 322, 323, 324) 각각은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함한다.
제1 및 제2 배선비아(131, 132)는, 각각 코어층(110)의 일면 상에 배치된 제1 봉합재(120)의 적어도 일부와 코어층(110)의 타면 상에 배치된 제1 봉합재(120)의 적어도 일부를 관통할 수 있다.
제1 및 제2 배선층(321, 322)은, 각각 제1 봉합재(120)를 관통하는 제1 및 제2 배선비아(131, 132)에 의해 전자부품 모듈(200A)과 연결될 수 있다. 구체적으로, 제1배선층(321)은 제1 봉합재(120)를 관통하는 제1배선비아(131)를 통해 전자부품 모듈(200A)의 제1 금속층(251)과 연결되고, 제2배선층(322)은 제1 봉합재(120)를 관통하는 제2배선비아(132)를 통해 전자부품 모듈(200A)의 제2 금속층(252)과 연결된다.
한편, 도시되지는 않았으나, 일례에 따른 전자부품 내장기판(100A)은 필요에 따라 관통비아(미도시)를 더 포함할 수 있다. 관통비아가 형성된 경우, 관통비아는 코어층(110) 및 제1 봉합재(120) 각각의 적어도 일부를 관통하며, 제1 및 제2 배선층(321, 322)을 전기적으로 연결할 수 있다. 관통비아의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.
제1 및 제2 비아(331, 332)와 제1 및 제2 배선비아(131, 132) 각각의 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 및 제2 비아(331, 332)와 제1 및 제2 배선비아(131, 132) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 제1 및 제2 비아(331, 332)와 제1 및 제2 배선비아(131, 132)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
도시되지는 않았으나, 패시베이션층이 빌드업 구조체(300) 상에 배치되어 일례에 따른 전자부품 내장기판(100A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층은 열경화성 수지 및 무기필러를 포함할 수 있다. 예컨대, 패시베이션층은 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층은 공지의 감광성 절연층, 예컨대 SR(Solder Resist)층일 수 있다.
패시베이션층(미도시)은 빌드업 구조체(300)의 최외곽에 배치된 배선층의 적어도 일부를 노출시키는 하나 이상의 개구부(부호 미도시)를 가질 수 있다. 이 때, 노출된 배선층 각각의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 금도금, 주석도금, 은도금, 니켈도금 등에 의해 형성될 수 있다. 필요에 따라서는, 패시베이션층의 개구부는 복수의 비아홀로 구성될 수도 있다.
도 7 내지 도 17은 도 3의 전자부품 내장기판을 제조하는 공정을 나타낸 공정 흐름도다.
도 7 내지 도 11은 일례에 따른 전자부품 모듈(200A)의 제조 공정을, 도 12 내지 도 17은 일례에 따른 전자부품 내장기판(100A)의 제조 공정을 나타낸다.
도 7을 참조하면, 먼저 지지부재(210)에 제2 관통부(210H)가 형성된다. 제2 관통부(210H)는 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 제2 관통부(210H) 내의 수지 스미어를 제거한다.
이후, 지지부재(210)의 타면 상에 부착된 테이프(T) 등의 접착제를 이용하여, 제1 및 제2 전자부품(221, 222)을 제2 관통부(210H) 내에 병렬로 배치한다. 이 때 전자부품의 개수는 더 많을 수도, 더 적을 수도 있다.
테이프(T)의 재료는 특별히 한정되지 않으며, 제1 및 제2 전자부품(221, 222)을 지지부재(210)에 고정시킬 수 있는 것이면 어느 것이든 사용이 가능하다. 예를 들면, 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다.
제1 및 제2 전자부품(221, 222)은 제2 관통부(210H)로 노출된 테이프(T) 상에 제1 및 제2 전자부품(221, 222)을 부착하는 방식으로 배치될 수 있다. 제1 및 제2 전자부품(221, 222) 각각은 지지부재(210)와 소정거리 이격되어 배치될 수 있으며, 제1 및 제2 전자부품(221, 222) 각각 역시 서로 소정거리 이격되어 배치될 수 있다.
다음으로, 도 8를 참조하면, 제2 봉합재(230)를 지지부재(210)의 일면에 배치하고, 지지부재(210)의 타면에 부착된 테이프(T)를 박리한 다음, 다시 지지부재(210)의 타면에 제2 봉합재(230)를 추가로 배치하여 제2 관통부(210H)를 채우고, 제1 및 제2 전자부품(221, 222)을 매립시킨다.
제2 봉합재(230)은 제2 관통부(210H)의 적어도 일부를 채우고, 지지부재(210) 및 제1 및 제2 전자부품(221, 222) 각각의 적어도 일부를 덮도록 형성된다. 제2 봉합재(230)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 제2 봉합재(230) 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다.
테이프(T)의 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 테이프(T)로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 테이프(T)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 테이프(T)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다.
다음으로, 도 9 및 도 10를 참조하면, 제2 봉합재(230)에 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 제1 내지 제4 접속도체홀(241h, 242h, 243h, 244h)을 형성하고, 제2 관통부(210H)의 마주보는 측면과 인접한 위치에 관통홀(VH)을 형성한다. 이후, 제1 내지 제4 접속도체홀(241h, 242h, 243h, 244h)과 관통홀(VH)에 도전성 물질을 충전하여, 제1 내지 제4 접속도체(241, 242, 243, 244) 및 관통비아(V)를 형성한다.
이 경우, 관통비아(V)는 관통홀(VH)의 내벽을 따라 구리 등의 도전성 물질이 도포되는 방식으로 형성될 수 있으나, 이에 한정되는 것은 아니고, 공지의 도금법을 이용하여 관통홀(VH) 내부를 완전히 충전시킨 것일 수도 있다. 도 10의 경우, 관통홀(VH)의 내벽을 따라 구리 등의 도전성 물질이 도포된 구조를 개시한다.
제1 내지 제4 접속도체(241, 242, 243, 244)는 공지의 방법으로 형성될 수 있다. 예를 들면, 도전성 페이스트(paste)를 스크린 프린트 방식에 의해 각각의 비아홀에 도포하는 방법 등으로 형성할 수 있고, 공지의 도금법을 이용하여 형성될 수도 있다.
한편, 제1 내지 제4 접속도체(241, 242, 243, 244)와 관통비아(V)를 형성함과 동시에 제1 및 제2 금속층(251, 252)이 형성될 수 있다. 상술한 바와 같이, 제1 및 제2 금속층(251, 252)는 리세스부(R)를 사이에 두고 소정 거리 이격되어 배치될 수 있다.
다음으로, 도 11에 도시된 바와 같이, 절단선(C)를 따른 절단을 통해 전자부품 모듈(200A)이 완성된다.
도 12를 참조하면, 먼저 코어층(110)에 제1 관통부(110H)를 형성한다. 이후 도 13 및 도 14를 참조하면, 코어층(110)의 타면에 테이프(T)를 부착하고, 제1 관통부(110H))에 전자부품 모듈(200A)을 배치한다.
도 15 및 도 16을 참조하면, 도 7 및 도 8 에서 설명한 제2 봉합재(230)가 배치되는 공정과 동일한 공정을 이용하여, 제1 봉합재(120)가 코어층(110)의 일면과 타면 상에 배치된다.
제1 봉합재(120)는 제1 관통부(110H)의 적어도 일부를 채우며, 전자부품 모듈(200A)의 적어도 일부를 덮을 수 있다.
다음으로, 도 17을 참조하면, 제1 및 제2 배선비아(131, 132), 빌드업 구조체(300)의 제1 및 제2 절연층(311, 312), 제1 내지 제4 배선층(321, 322, 323, 324), 제1 및 제2 비아(331, 332)를 각각 형성한다.
제1 및 제2 배선비아(131, 132), 제1 내지 제4 배선층(321, 322, 323, 324), 제1 및 제2 비아(331, 332)은 공지의 방법에 의해 형성 가능하다. 예를 들면, 포토리소그래피법, 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 관통비아홀 또는 비아홀을 형성한 후 드라이 필름 등으로 패터닝하고, 도금 공정 등으로 비아 홀 및 패터닝된 공간을 채우는 방법으로 형성할 수 있다.
제1 및 제2 절연층(311, 312) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면 제1 및 제2 절연층(311, 312)의 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다.
도 18은 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
다른 일례에 따른 전자부품 내장기판(100B)은 일례에 따른 전자부품 내장기판(100A)과 비교할 때, 내부에 배치된 전자부품 모듈(200B)의 구성이 상이하다. 즉, 다른 일례에 따른 전자부품 내장기판(100B)의 경우, 제1 관통부(110H) 내에 다른 일례에 따른 전자부품 모듈(200B)이 배치된다는 점에 있어서 일례에 따른 전자부품 내장기판(100A)과 차이가 있다. 따라서, 이하의 설명에서는 일례에 따른 전자부품 내장기판(100A) 대비 차이가 있는 구성에 관하여만 설명하고, 그 외 중복되는 구성에 대하여는 상술한 설명이 동일하게 적용될 수 있다.
도 18을 참조하면, 다른 일례에 따른 전자부품 모듈(200B)이 제1 관통부(110H) 내에 배치된 다른 일례에 따른 전자부품 내장기판(100B)이 도시된다.
도 19는 다른 일례에 따른 전자부품 모듈(200B)의 사시도를 개략적으로 나타낸 것이다.
다른 일례에 따른 전자부품 모듈(200B)은 제1 및 제2 전자부품(221, 222), 제1 및 제2 전자부품(221, 222)의 적어도 일부를 감싸는 제1 및 제2 금속층(251, 252), 제1 및 제2 전자부품(221, 222)과 제1 금속층(251)을 전기적으로 연결하는 제1 및 제2 접속도체(241, 242) 및 제1 및 제2 전자부품(221, 222)과 제2 금속층(252)을 전기적으로 연결하는 제3 및 제4 접속도체(243, 244)를 포함할 수 있다.
구체적으로, 제1 접속도체(241)는 제1 전자부품(221)의 제1 전극(221-1)과 제1 금속층(251)을 전기적으로 연결하며, 제2 접속도체(242)는 제2 전자부품(222)의 제1 전극(222-1)과 제1 금속층(251)을 전기적으로 연결한다.
또한, 제3 접속도체(243)는 제1 전자부품(221)의 제2 전극(221-2)과 제2 금속층(252)을 전기적으로 연결하며, 제4 접속도체(244)는 제2 전자부품(222)의 제2 전극(222-2)과 제2 금속층(252)을 전기적으로 연결한다.
제1 및 제2 전자부품(221, 222)는 수직으로 배치되어, 제1 방향에서 바라볼 때 적어도 일부가 중첩되도록 배치될 수 있다. 제1 및 제2 도금층(251, 252)은 제1 및 제2 전자부품(221, 222)을 감싸며 제1 및 제2 전자부품(221, 222)과 전기적으로 연결되는 바, 제1 및 제2 전자부품(221, 222)을 전자파 간섭(ElectroMagnetic Interference)으로부터 차폐시킬 수도 있다.
한편, 다른 일례에 따른 전자부품 모듈(200B)에서, 제1 내지 제4 접속도체(241, 242, 243, 244)는 솔더(Solder) 및/또는 도전성 페이스트(paste)를 포함할 수 있다. 그러나 이에 한정되는 것은 아니며, 제1 내지 제4 접속도체(241, 242, 243, 244) 각각의 재료는 전자부품(221, 222)을 제1 및 제2 금속층(251, 252)과 전기적으로 연결할 수 있는 전도성 물질이라면 어느 것이든 사용 가능하다.
한편, 다른 일례에 따른 전자부품 모듈(200B)은 일례에 따른 전자부푸 모듈(200A)과 비교하여, 지지부재 등 절연층의 관통부에 배치되지는 않을 수 있다. 즉, 도 19에 도시된 바와 같이, 제1 및 제2 전자부품(221, 222)의 표면이 외부로 노출된 상태로, 제1 및 제2 금속층(251, 252)과 연결될 수 있다.
다른 일례에 따른 전자부품 내장기판(100B)의 경우, 코어층(110)의 제1 관통부(110H)를 채우는 제1 봉합재(120)가 전자부품 모듈(200B)의 적어도 일부를 덮을 수 있다.
다른 일례에 따른 전자부품 내장기판(100B)의 경우, 코어층(110)의 제1 관통부(110H)를 채우는 제1 봉합재(120)가 제1 및 제2 전자부품(221, 222) 각각의 적어도 일부를 덮을 수 있다. 또한, 제1 봉합재(120)는 제1 내지 제4 접속도체(241, 242, 243, 244) 각각의 적어도 일부를 덮으며, 이를 매립시킬 수 있다.
일례에 따른 전자부품 내장기판(100A)에서는 지지부재(210)를 덮는 제2 봉합재(230)가 전자부품(221, 222) 및 접속도체(241, 242, 243, 244)를 덮었던 것과 상이하게, 다른 일례에 따른 전자부품 내장기판(100A)에서는 코어층(110)의 일면 및 타면 상에 배치되는 제1 봉합재(120)가 전자부품(221, 222) 및 접속도체(241, 242, 243, 244)를 덮을 수 있다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 20 내지 도 23은 도 18의 전자부품 내장기판을 제조하는 공정을 나타낸 공정 흐름도다.
도 20 내지 도 22를 참조하면, 다른 일례에 따른 전자부품 모듈(200B)을 제1 관통부(110H)에 내장시킨 다음, 상술한 일례에 따른 전자부품 내장기판(100A)에서의 도 13 내지 도 16에서의 공정이 동일하게 적용될 수 있다.
이후, 도 23에 도시된 바와 같이, 제1 및 제2 배선비아(131, 132)가 형성되고, 추가적으로 빌드업 구조체(300)가 적층됨으로써 도 18에 도시된 다른 일례에 따른 전자부품 내장기판(100B)이 완성될 수 있다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 24는 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 25는 또 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
또 다른 일례에 따른 전자부품 내장기판(100C)은 다른 일례에 따른 전자부품 내장기판(100B)과 비교할 때, 내부에 배치된 전자부품 모듈(200C)의 구성이 상이하다. 즉, 또 다른 일례에 따른 전자부품 내장기판(100C)의 경우, 제1 및 제2 금속층(451, 452)이 전자부품(221, 222)의 제1 면 및 제2 면 측에만 배치되고, 배선비아(131, 132)가 전자부품(221, 222)의 전극과 직접 연결된다는 점에 있어서 다른 일례에 따른 전자부품 내장기판(100B)과 차이가 있다. 따라서, 이하의 설명에서는 다른 일례에 따른 전자부품 내장기판(100B) 대비 차이가 있는 구성에 관하여만 설명하고, 그 외 중복되는 구성에 대하여는 상술한 설명이 동일하게 적용될 수 있다.
도 24를 참조하면, 또 다른 일례에 따른 전자부품 모듈(200C)에서는, 제1 및 제2 금속층(451, 452)이 적어도 하나의 전자부품(221, 222)의 측면에만 배치될 수 있다. 구체적으로, 적어도 하나의 전자부품(221, 222)의 서로 마주하는 제1 및 제2 면 상에 제1 및 제2 금속층(451, 452)이 각각 배치되며, 전자부품(221, 222)이 제1 및 제2 금속층(451, 452)에 의해 병렬 연결될 수 있다.
한편, 본 실시예에서 제1 및 제2 금속층(451, 452)은, 스테인레스 스틸(STS(SUS), Stainless steel(Steel use stainless))을 포함할 수 있고, 제1 내지 제4 접속도체(241, 242, 243, 244) 중 적어도 일부와 각각 접촉 연결될 수 있다.
또한, 도 25의 또 다른 일례에 따른 전자부품 내장기판(100C)을 참조하면, 제1 배선비아(131)는 제1 전자부품(221)의 제1 및 제2 전극(221-1, 221-2)과 접촉 연결될 수 있고, 제2 배선비아(132)는 제2 전자부품(222)의 제1 및 제2 전극(222-1, 222-2)과 접촉 연결될 수 있다.
그 외에 다른 중복되는 구성에 관한 내용은 다른 일례에 따른 전자부품 내장기판(100B)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 26은 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 27은 또 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
또 다른 일례에 따른 전자부품 내장기판(100D)은 또 다른 일례에 따른 전자부품 내장기판(100C)과 비교할 때, 내부에 배치된 전자부품 모듈(200D)의 구성이 상이하다. 즉, 또 다른 일례에 따른 전자부품 내장기판(100D)의 경우, 제1 및 제2 금속층(451, 452)이 전자부품(221, 222)의 제1 면 및 제2 면 측에만 배치되는 것이 아니라, 전자부품(221, 222)의 하면에도 연장되어 배치될 수 있다.
또한, 배선비아(131, 132)가 제1 및 제2 금속층(451, 452)과 접촉 연결된다는 점에 있어서 또 다른 일례에 따른 전자부품 내장기판(100C)과 차이가 있다. 따라서, 이하의 설명에서는 또 다른 일례에 따른 전자부품 내장기판(100C) 대비 차이가 있는 구성에 관하여만 설명하고, 그 외 중복되는 구성에 대하여는 상술한 설명이 동일하게 적용될 수 있다.
도 26을 참조하면, 본 실시예에 따른 전자부품 모듈(200D)에서 제1 및 제2 금속층(451, 452)은, 적어도 하나의 전자부품(221, 222)의 측면뿐만 아니라 하면까지도 연장되어 배치될 수 있다. 즉, 제1 및 제2 금속층(451, 452)은 굴곡된 부분을 가져, 보다 넓은 영역에서 전자부품(221, 222)을 감쌀 수 있다.
한편, 본 실시예에서 제1 및 제2 금속층(451, 452)은 스테인레스 스틸을 포함하는 제1 층 및 상기 제1 층의 표면에 배치되며, 구리(Cu)를 포함하는 제2 층(451a, 452a)을 더 포함할 수 있다. 제2 층(451a, 452a)은, 전자부품(221, 222)의 하면 측에 배치된 제1 및 제2 금속층(451, 452) 상에 도금되어 형성될 수 있으며, 추후 배선비아(131, 132)와 제1 및 제2 금속층(451, 452) 간의 밀착력을 향상시킬 수 있도록 구리(Cu)를 포함할 수 있다.
도 27을 참조하면, 또 다른 일례에 따른 전자부품 내장기판(100D)이 도시되며, 이 때, 제1 배선비아(131)는 제1 전자부품(221)의 제1 및 제2 전극(221-1, 221-2)과 접촉 연결되고, 제2 배선비아(132)는 제1 및 제2 금속층(451, 452) 각각의 제2 층(451a, 452a)과 접촉 연결될 수 있다. 제2 배선비아(132)가 구리 도금층을 포함하는 경우, 구리를 포함하는 제2 층(451a, 452a)과 높은 밀착력을 유지할 수 있다.
그 외에 다른 중복되는 구성에 관한 내용은 또 다른 일례에 따른 전자부품 내장기판(100C)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 28은 또 다른 일례에 따른 전자부품 모듈의 사시도를 개략적으로 나타낸 것이다.
도 29는 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
또 다른 일례에 따른 전자부품 내장기판(100E)은 또 다른 일례에 따른 전자부품 내장기판(100D)과 비교할 때, 내부에 배치된 전자부품 모듈(200E)의 구성이 상이하다. 즉, 또 다른 일례에 따른 전자부품 내장기판(100E)의 경우, 제1 및 제2 금속층(451, 452)이 전자부품(221, 222)의 상면에도 연장되어 배치될 수 있다.
또한, 배선비아(131, 132)는 제1 및 제2 금속층(451, 452)과 접촉 연결됨으로써 전자부품(221, 222)과 전기적으로 연결된다는 점에 있어서 또 다른 일례에 따른 전자부품 내장기판(100D)과 차이가 있다. 따라서, 이하의 설명에서는 또 다른 일례에 따른 전자부품 내장기판(100D) 대비 차이가 있는 구성에 관하여만 설명하고, 그 외 중복되는 구성에 대하여는 상술한 설명이 동일하게 적용될 수 있다.
도 28을 참조하면, 본 실시예에 따른 전자부품 모듈(200E)에서 제1 및 제2 금속층(451, 452)은, 적어도 하나의 전자부품(221, 222)의 측면, 하면 및 상면 각각의 적어도 일부 상에 연장되어 배치될 수 있다. 즉, 제1 및 제2 금속층(451, 452)은 복수의 영역에서 굴곡되어, 보다 넓은 영역에서 전자부품(221, 222)을 감쌀 수 있다.
한편, 본 실시예에서 제1 및 제2 금속층(451, 452)은 스테인레스 스틸을 포함하는 제1 층 및 상기 제1 층의 표면에 배치되며, 구리(Cu)를 포함하는 제2 층(451a, 452a)을 더 포함할 수 있다. 제2 층(451a, 452a)은, 전자부품(221, 222)의 하면 및 상면 측에 배치된 제1 및 제2 금속층(451, 452) 상에 도금되어 형성될 수 있으며, 추후 배선비아(131, 132)와 제1 및 제2 금속층(451, 452) 간의 밀착력을 향상시킬 수 있도록 구리(Cu)를 포함할 수 있다.
도 29를 참조하면, 또 다른 일례에 따른 전자부품 내장기판(100E)이 도시되며, 이 때, 제1 및 제2 배선비아(131, 132) 각각은 제1 및 제2 금속층(451, 452) 각각의 제2 층(451a, 452a)과 접촉 연결될 수 있다. 제1 및 제2 배선비아(131, 132)가 구리 도금층을 포함하는 경우, 구리를 포함하는 제2 층(451a, 452a)과 높은 밀착력을 유지할 수 있다.
그 외에 다른 중복되는 구성에 관한 내용은 또 다른 일례에 따른 전자부품 내장기판(100D)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
한편, 본 명세서에 개시되는 전자부품 내장기판(100A, 100B, 100C, 100D, 100E)은 메인 보드(Main Board, 미도시) 상에 별도의 전기연결금속(미도시)을 통해 실장될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100A, 100B, 100C, 100D, 100E: 전자부품 내장기판
200A, 200B, 200C, 200D, 200E: 전자부품 모듈
110: 코어층
110H: 제1 관통부
210H: 제2 관통부
120: 제1 봉합재
230: 제2 봉합재
221, 222: 전자부품
241, 242, 243, 244: 제1 내지 제4 접속도체
321, 322, 323, 324: 복수의 배선층
331, 332: 복수의 비아층
251, 451: 제1 금속층
252, 452: 제2 금속층

Claims (19)

  1. 제1 관통부를 갖는 코어층;
    적어도 하나의 전자부품 및 상기 전자부품의 적어도 일부를 감싸는 금속층을 포함하며, 상기 제1 관통부에 배치된 전자부품 모듈; 및
    상기 코어층 상에 배치되며, 상기 제1 관통부의 적어도 일부를 채우고, 상기 전자부품 모듈의 적어도 일부를 덮는 제1 봉합재; 를 포함하는, 전자부품 내장기판.
  2. 제1 항에 있어서,
    상기 적어도 하나의 전자부품은 전극을 갖는 커패시터인, 전자부품 내장기판.
  3. 제2 항에 있어서,
    상기 전자부품 모듈은 제2 관통부를 갖는 지지부재를 포함하며,
    상기 적어도 하나의 전자부품은 상기 제2 관통부 내에 배치된, 전자부품 내장기판.
  4. 제3 항에 있어서,
    상기 제1 관통부가 상기 코어층을 관통하는 방향은,
    상기 제2 관통부가 상기 지지부재를 관통하는 방향과 직교하는, 전자부품 내장기판.
  5. 제4 항에 있어서,
    상기 전자부품 모듈은,
    상기 지지부재 상에 배치되며 상기 제2 관통부의 적어도 일부를 채우고, 상기 적어도 하나의 전자부품의 적어도 일부를 덮는 제2 봉합재를 더 포함하는, 전자부품 내장기판.
  6. 제5 항에 있어서,
    상기 금속층은 상기 제2 봉합재의 적어도 일부 상에 배치되며,
    상기 전자부품 모듈은 상기 제2 봉합재의 적어도 일부를 관통하며 상기 금속층과 상기 적어도 하나의 전자부품을 전기적으로 연결하는 접속도체를 포함하는, 전자부품 내장기판.
  7. 제6 항에 있어서,
    상기 금속층은 상기 지지부재의 적어도 일부 상에 연장되어 배치된, 전자부품 내장기판.
  8. 제6 항에 있어서,
    상기 금속층은 상기 제2 봉합재의 적어도 일부를 노출시키고,
    노출된 상기 제2 봉합재는 상기 제1 봉합재와 접하는, 전자부품 내장기판.
  9. 제8 항에 있어서,
    상기 금속층은 상기 제2 봉합재의 마주보는 일면 및 타면 상에 배치되며,
    서로 대향되도록 이격 배치된, 전자부품 내장기판.
  10. 제9 항에 있어서,
    상기 제1 봉합재 상에 배치되며, 복수의 절연층과 복수의 배선층과 복수의 비아층을 포함하는 빌드업 구조체; 및
    상기 제1 봉합재의 적어도 일부를 관통하며, 상기 복수의 배선층 중 어느 하나와 상기 금속층을 전기적으로 연결하는 배선비아; 를 더 포함하는, 전자부품 내장기판.
  11. 제2 항에 있어서,
    상기 제1 봉합재는 상기 적어도 하나의 전자부품의 적어도 일부를 덮는, 전자부품 내장기판.
  12. 제11 항에 있어서,
    상기 전자부품 모듈은,
    상기 제1 봉합재를 관통하며 상기 적어도 하나의 전자부품과 상기 금속층을 전기적으로 연결하는 접속도체를 더 포함하며,
    상기 접속도체는 솔더 및 도전성 페이스트 중 적어도 하나를 포함하는, 전자부품 내장기판.
  13. 제12 항에 있어서,
    상기 금속층은 상호 이격 배치된 제1 및 제2 금속층을 포함하고,
    상기 적어도 하나의 전자부품은 서로 마주하는 제1 및 제2 면을 포함하며,
    상기 제1 금속층과 연결된 상기 접속도체는 상기 적어도 하나의 전자부품의 제1 면과 접촉 연결되고,
    상기 제2 금속층과 연결된 상기 접속도체는 상기 적어도 하나의 전자부품의 제2 면과 접촉 연결되며,
    상기 접속도체의 적어도 일부는 상기 제1 봉합재에 의해 덮인, 전자부품 내장기판.
  14. 제13 항에 있어서,
    상기 제1 봉합재 상에 배치되며, 복수의 절연층과 복수의 배선층과 복수의 비아층을 포함하는 빌드업 구조체; 및
    상기 제1 봉합재의 적어도 일부를 관통하며, 상기 복수의 배선층 중 어느 하나와 상기 적어도 하나의 전자부품을 전기적으로 연결하는 배선비아; 를 더 포함하는, 전자부품 내장기판.
  15. 제14 항에 있어서,
    상기 배선비아는, 상기 제1 및 제2 금속층 각각과 접촉 연결된, 전자부품 내장기판.
  16. 제14 항에 있어서,
    상기 제1 및 제2 금속층 각각은,
    스테인레스 스틸(Stainless steel)을 포함하는 제1 층 및 상기 제1 층의 표면에 배치되며, 구리(Cu)를 포함하는 제2 층을 더 포함하고,
    상기 배선비아는 상기 제1 및 제2 금속층 각각의 상기 제2 층과 접촉 연결된, 전자부품 내장기판.
  17. 제14 항에 있어서,
    상기 제1 및 제2 금속층 각각은 스테인레스 스틸(Stainless steel)을 포함하고,
    상기 배선비아는 상기 적어도 하나의 전자부품의 상기 전극과 접촉 연결된, 전자부품 내장기판.
  18. 제14 항에 있어서,
    상기 제1 및 제2 금속층 각각은,
    스테인레스 스틸(Stainless steel)을 포함하는 제1 층 및 상기 제1 층의 표면에 배치되며, 구리(Cu)를 포함하는 제2 층을 더 포함하고,
    상기 배선비아 중 적어도 일부는 상기 제1 및 제2 금속층 각각의 상기 제2 층과 접촉 연결되며,
    상기 배선비아 중 다른 적어도 일부는 상기 적어도 하나의 전자부품의 상기 전극과 접촉 연결된, 전자부품 내장기판.
  19. 제1 관통부를 갖는 코어층;
    적층 방향에서 바라볼 때 적어도 일부가 서로 중첩되도록 배치된 복수의 전자부품 및 상기 복수의 전자부품의 적어도 일부를 감싸는 금속층을 포함하며, 상기 제1 관통부에 배치된 전자부품 모듈; 및
    상기 코어층 상에 배치되며, 상기 제1 관통부의 적어도 일부를 채우고, 상기 전자부품 모듈의 적어도 일부를 덮는 제1 봉합재; 를 포함하며,
    상기 제1 봉합재는 상기 복수의 전자부품의 적어도 일부와 접하는, 전자부품 내장기판.

KR1020210146406A 2021-10-29 2021-10-29 전자부품 내장기판 KR20230061801A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210146406A KR20230061801A (ko) 2021-10-29 2021-10-29 전자부품 내장기판
US17/697,162 US20230140708A1 (en) 2021-10-29 2022-03-17 Electronic component embedded substrate
CN202210580751.XA CN116072635A (zh) 2021-10-29 2022-05-25 嵌有电子组件的基板
US18/513,990 US20240090135A1 (en) 2021-10-29 2023-11-20 Electronic component embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210146406A KR20230061801A (ko) 2021-10-29 2021-10-29 전자부품 내장기판

Publications (1)

Publication Number Publication Date
KR20230061801A true KR20230061801A (ko) 2023-05-09

Family

ID=86145930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210146406A KR20230061801A (ko) 2021-10-29 2021-10-29 전자부품 내장기판

Country Status (3)

Country Link
US (2) US20230140708A1 (ko)
KR (1) KR20230061801A (ko)
CN (1) CN116072635A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
US9042079B2 (en) * 2012-08-24 2015-05-26 Tdk Corporation Ceramic electronic component
JP6678090B2 (ja) * 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018206813A (ja) * 2017-05-30 2018-12-27 株式会社村田製作所 積層セラミック電子部品
KR20210081530A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 전자부품 내장기판

Also Published As

Publication number Publication date
CN116072635A (zh) 2023-05-05
US20240090135A1 (en) 2024-03-14
US20230140708A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR20210081530A (ko) 전자부품 내장기판
US11658124B2 (en) Connection structure embedded substrate
KR20220086320A (ko) 연결구조체 내장기판
KR102164793B1 (ko) 수동부품 내장기판
KR20230061801A (ko) 전자부품 내장기판
KR20220135442A (ko) 연결구조체 내장기판 및 이를 포함하는 기판구조체
KR20220093425A (ko) 연결구조체 내장기판
KR20220001634A (ko) 인쇄회로기판
KR20210077373A (ko) 전자부품　내장기판
US20240147620A1 (en) Printed circuit board
US20240147622A1 (en) Printed circuit board
KR20240065894A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
US20240164013A1 (en) Printed circuit board and manufacturing method for the same
KR20230047812A (ko) 전자부품 내장기판
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
KR20230068133A (ko) 인쇄회로기판
KR20230003864A (ko) 연결구조체 내장기판
KR20240021481A (ko) 인쇄회로기판 및 그 제조방법
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
JP2024018878A (ja) プリント回路基板
KR20230153698A (ko) 인쇄회로기판
KR20230077967A (ko) 인쇄회로기판 및 그 제조방법
KR20230090619A (ko) 인쇄회로기판
KR20230026105A (ko) 인쇄회로기판