CN116072635A - 嵌有电子组件的基板 - Google Patents

嵌有电子组件的基板 Download PDF

Info

Publication number
CN116072635A
CN116072635A CN202210580751.XA CN202210580751A CN116072635A CN 116072635 A CN116072635 A CN 116072635A CN 202210580751 A CN202210580751 A CN 202210580751A CN 116072635 A CN116072635 A CN 116072635A
Authority
CN
China
Prior art keywords
electronic component
metal layer
layer
disposed
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210580751.XA
Other languages
English (en)
Inventor
辛在浩
安佳英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116072635A publication Critical patent/CN116072635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种嵌有电子组件的基板，所述嵌有电子组件的基板包括：芯层，具有第一贯通部；电子组件模块，包括至少一个电子组件以及围绕所述至少一个电子组件的至少一部分的金属层，并且设置在所述第一贯通部中；以及第一包封部，设置在所述芯层上，设置在所述第一贯通部的至少一部分中，并且覆盖所述电子组件模块的至少一部分。

Description

嵌有电子组件的基板
本申请要求于2021年10月29日向韩国知识产权局提交的第10-2021-0146406号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板。
背景技术
随着诸如5G(用于宽频带蜂窝网络的第五代技术标准)和人工智能(AI)的技术被实现并且需要持续且更快速地开发，在这些技术中起重要作用的片上系统(SoC)和专用集成电路(ASIC)也需要具有更高的性能(诸如，更快的运行速度和更高的功率)。为了满足这种需求，已经在各个领域进行了技术开发。特别地，随着在半导体领域中电路设计中的信号和功率集成的重要性增加，诸如各种类型的去耦电容器的电子组件已经被添加到嵌有电子组件的基板或封装件中，以改善信号和功率集成。
添加这种电子组件对于改善嵌有电子组件的基板或封装件的性能很重要，但会导致嵌有电子组件的基板或封装件的尺寸增加。特别地，由于根据电子组件在封装件中的位置，性能改善的程度可能存在很大的差异，因此在设计SoC和ASIC时如何以及在何处放置电子组件变得非常重要。
发明内容
本公开的一方面可提供一种其中至少一个电子组件嵌在贯通部中的嵌有电子组件的基板。
本公开的一方面还可提供一种通过增加电子组件的安装密度而嵌入多个电子组件的嵌有电子组件的基板。
本公开的一方面还可提供一种具有减小的寄生电感的嵌有电子组件的基板。
本公开的一方面还可提供一种嵌有电子组件的基板，所述嵌有电子组件的基板通过信号和功率的集成而具有改善的信号传输性能。
根据本公开的一方面，一种嵌有电子组件的基板可包括：芯层，具有第一贯通部；电子组件模块，包括至少一个电子组件以及围绕所述至少一个电子组件的至少一部分的金属层，并且设置在所述第一贯通部中；以及第一包封部，设置在所述芯层上，设置在所述第一贯通部的至少一部分中，并且覆盖所述电子组件模块的至少一部分。
根据本公开的另一方面，一种嵌有电子组件的基板可包括：芯层，具有第一贯通部，所述第一贯通部在所述芯层的厚度方向上贯穿所述芯层；电子组件模块，包括多个电子组件和金属层，并且设置在所述第一贯通部中，所述多个电子组件被设置为当在所述厚度方向上观察时至少部分地彼此叠置，所述金属层围绕所述多个电子组件的至少一部分；以及第一包封部，设置在所述芯层上，填充所述第一贯通部的至少一部分，并且覆盖所述电子组件模块的至少一部分，其中，所述第一包封部与所述多个电子组件的至少一部分接触。
根据本公开的另一方面，一种嵌有电子组件的基板可包括：芯层，具有上表面和下表面，并且包括第一贯通部，所述第一贯通部贯穿所述上表面和所述下表面；第一电子组件，设置在所述第一贯通部中；第一金属层，设置在所述第一贯通部中，并且包括第一部分，所述第一部分在从所述上表面到所述下表面的方向上延伸；第一连接导体，从所述第一部分延伸，以连接到所述第一电子组件；以及包封部，设置在所述芯层上，并且设置在所述第一贯通部的至少一部分中。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据示例性实施例的电子装置系统的示例的示意性框图；
图2是示出根据示例性实施例的电子装置的示意性立体图；
图3是示出根据示例性实施例的嵌有电子组件的基板的示意性截面图；
图4是示出根据示例性实施例的电子组件模块的示意性立体图；
图5A和图5B是示出根据示例性实施例的电子组件模块的示意性截面图；
图6是示出根据示例性实施例的电子组件模块的示意性俯视图；
图7A至图17是示出制造图3的嵌有电子组件的基板的工艺的示图；
图18是示出根据另一示例性实施例的嵌有电子组件的基板的示意性截面图；
图19是示出根据另一示例性实施例的电子组件模块的示意性立体图；
图20至图23是示出制造图18的嵌有电子组件的基板的工艺的截面图；
图24是示出根据又一示例性实施例的电子组件模块的示意性立体图；
图25是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图；
图26是示出根据又一示例性实施例的电子组件模块的示意性立体图；
图27是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图；
图28是示出根据又一示例性实施例的电子组件模块的示意性立体图；以及
图29是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可能夸大或缩小组件的形状、尺寸等。
在描述中，一个组件与另一组件的“连接”的含义在概念上包括通过粘合层的间接连接以及两个组件之间的直接连接。此外，“电连接”在概念上包括物理连接和物理断开。可理解，当用诸如“第一”和“第二”的术语指示要素时，该要素不受其限制。诸如“第一”和“第二”的术语可仅用于将该要素与其他要素区分开的目的，而不限制要素的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求书的范围的情况下，第一要素可被称为第二要素。类似地，第二要素也可被称为第一要素。
在此使用的术语“示例性实施例”不是指同一示例性实施例，并且被提供以强调与另一示例性实施例的特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被认为能够通过彼此整体或部分地组合来实现。例如，除非在另一示例性实施例中提供了相反或矛盾的描述，否则在特定示例性实施例中描述的一个要素(即使在另一示例性实施例中未被描述)可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非在上下文中另有解释，否则单数形式包括复数形式。
电子装置
图1是示出根据示例性实施例的电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接和/或电连接到主板1010。这些组件可通过各种信号线1090连接到下面将描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上面描述的芯片的封装件形式。
网络相关组件1030可包括与诸如以下协议兼容或者利用诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、Ev-DO(evolution-data only，CDMA2000 1x的一种演进技术)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据速率全球演进(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(WLAN)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，并且还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者利用各种其他无线标准或协议或者有线标准或协议通信的组件。此外，网络相关组件1030可与上面描述的芯片相关组件1020一起彼此组合。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的片式无源组件等。此外，其他组件1040可与上面描述的芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括物理连接和/或电连接到主板1010或者不物理连接和/或不电连接到主板1010的其他电子组件。其他电子组件可包括例如相机1050、天线1060、显示器1070、电池1080等。然而，其他电子组件不限于此，并且可以是音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。其他电子组件还可包括根据电子装置1000的类型等而用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是能够处理数据的任意其他电子装置。
图2是示出根据示例性实施例的电子装置的示意性立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，物理连接和/或电连接或者不物理连接和/或电连接到主板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120中的一些电子组件可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可具有其中半导体芯片或无源组件以表面安装形式安装在封装基板(具有嵌有多层电子组件的基板的形式)上的形式，但不限于此。另外，电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。
嵌有电子组件的基板
图3是示出根据示例性实施例的嵌有电子组件的基板的示意性截面图。
参照图3，根据示例性实施例的嵌有电子组件的基板100A可包括：芯层110，具有第一贯通部110H；电子组件模块200A，设置在第一贯通部110H中；第一包封部120，填充第一贯通部110H，并且覆盖芯层110和电子组件模块200A中的每者的至少一部分；堆积结构300，设置在芯层110的两侧和第一包封部120上，并且包括多个布线层321、322、323和324；第一布线过孔131，贯穿第一包封部120的至少一部分，并且使电子组件模块200A与多个布线层中的第一布线层321彼此连接；以及第二布线过孔132，贯穿第一包封部120的至少一部分，并且使电子组件模块200A与多个布线层中的第二布线层322彼此连接。如果需要，则根据示例性实施例的嵌有电子组件的基板100A还可包括钝化层(未示出)，该钝化层在堆积结构300上具有开口，并且还包括设置在开口中的电连接金属件(未示出)。
在本说明书中，在图3中，电子组件模块200A的上表面将被称为第一表面，并且电子组件模块200A的下表面将被称为第二表面。此外，与第一表面和第二表面垂直的方向将被称为厚度方向或堆叠方向。
此外，在本说明书中，厚度方向将被称为第一方向，与第一方向垂直并且连接在电子组件模块200A的彼此相对的两个侧表面之间的直线方向将被称为第二方向，并且与第一方向和第二方向正交的方向将被称为第三方向。
在本说明书中，短语“设置在另一组件上的任何组件”不限于任何组件设置在另一组件的上侧或上表面上的情况。在一些情况下，任何组件也可设置在另一组件的下侧或下表面上。
根据示例性实施例的嵌有电子组件的基板100A可具有以下结构：至少一个电子组件220嵌在电子组件模块200A的第二贯通部210H(见图4)中，并且电子组件模块200A嵌在芯层110的第一贯通部110H中。如下所述，电子组件模块200A可具有其中多个电子组件221和222在竖直方向上堆叠并且彼此并联连接的形式。
电子组件模块200A可通过包括在堆积结构300中的多个布线层321、322、323和324以及多个过孔331和332连接到安装在嵌有电子组件的基板100A上的半导体封装件(未示出)等。因此，可缩短包括在电子组件模块200A中的多个电子组件221和222与半导体封装件(未示出)之间的电连接路径。此外，可显著减少电信号损失等。
此外，包括在电子组件模块200A中的多个电子组件221和222可在竖直方向和水平方向上布置。也就是说，可设置至少一个电子组件或多个电子组件，并且在图3中，当从作为堆叠方向的第一方向观察时，多个电子组件221和222可至少部分地彼此叠置。因此，可通过增加安装在电子组件模块200A中的多个电子组件221和222的安装密度而嵌入大量的电子组件。
此外，如稍后描述的，可通过预先制造包括多个电子组件221和222的电子组件模块200A并将电子组件模块200A嵌入基板中来改善良率。此外，可通过在将预先制造的电子组件模块200A嵌入基板中之前进行试验并且选择性地将电子组件模块200A嵌入基板中来改善缺陷率。
此外，如图3所示，包括在电子组件模块200A中的多个电子组件221和222可在芯层110的第一贯通部110H中安装为：在形成芯层110的第一贯通部110H的第一方向上彼此大致对称。因此，可抑制基板的翘曲。
另外，当第一贯通部110H中设置有单个电子组件并且该单个电子组件的厚度小于芯层110的厚度时，可能发生基板的翘曲。在根据本公开的嵌有电子组件的基板100A的情况下，多个电子组件221和222在竖直方向上堆叠，从而可减小电子组件221和222与芯层110之间的厚度偏差，以抑制翘曲缺陷，并且可设置多个无源元件，从而可改善无源元件的功能(诸如，滤波功能和降噪功能)。
另外，尽管未示出，但可在嵌有电子组件的基板100A的一个表面上安装另一半导体封装件(未示出)或有源器件(诸如，半导体芯片)。随着这种半导体封装件或有源器件与根据本公开的多个电子组件221和222之间的距离变小，信号传输距离可变短，从而可改善信号特性。在本公开中，多个电子组件221和222可沿着第一方向竖直地布置，因此可缩短多个电子组件221和222与设置在嵌有电子组件的基板100A的一个表面上的组件之间的距离。
另外，当嵌有电子组件的基板100A的多个电子组件221和222是无源元件时，多个电子组件221和222可连接到电力图案或接地图案，并且可以是在传送信号时信号通过的组件。可设置多个电子组件221和222，因此可减小寄生电感。
另外，多个电子组件221和222可分别是具有电极的无源组件(如稍后描述的)，并且各个无源组件可通过连接导体241、242、243和244电连接到金属层251和252。由于各个无源组件通过连接导体241、242、243和244彼此直接连接，因此可抑制由于引入单独的布线层而产生的噪声，并且可增加电容。
另外，电子组件模块200A可嵌在形成于嵌有电子组件的基板100A的芯层110中的第一贯通部110H中，并且多个电子组件221和222可嵌在形成于电子组件模块200A的支撑构件210(图4中所示)中的第二贯通部210H中。在这种情况下，第一贯通部110H可沿着第一方向贯穿芯层110，并且第二贯通部210H可沿着第二方向贯穿支撑构件210。由于首先进行将多个电子组件221和222嵌入第二贯通部210H中的工艺，然后根据需要旋转电子组件模块200A以将电子组件模块200A设置在第一贯通部110H中，因此多个电子组件221和222可沿着厚度方向有效地设置。
在下文中，将更详细地描述包括在根据示例性实施例的嵌有电子组件的基板100A中的各个组件。
芯层110可用于通过提高嵌有电子组件的基板的刚性来抑制嵌有电子组件的基板的翘曲。芯层110的材料没有特别限制，并且可以是具有绝缘性质的任意材料。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或者除了热固性树脂或热塑性树脂之外还包括增强材料(诸如，无机填料和/或玻璃布(或玻璃织物))的树脂(例如，半固化片、味之素积层膜(ABF，Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)作为芯层110的材料。如果需要，则也可使用感光介电(PID)树脂作为芯层110的材料。
电子组件模块
图4是示出根据示例性实施例的电子组件模块的示意性立体图。
图5A和图5B是示出根据示例性实施例的电子组件模块的示意性截面图，其中，图5A是沿着图4中的线I-I'截取的截面图，图5B是沿着图4中的线Ⅱ-Ⅱ'截取的截面图。
图6是示出根据示例性实施例的电子组件模块的示意性俯视图。
根据示例性实施例的电子组件模块200A可包括支撑构件210、电子组件220、第二包封部230、连接导体240以及金属层250。具体地，电子组件模块200A可包括：支撑构件210，具有第二贯通部210H；一个或更多个电子组件221和222，设置在第二贯通部210H中；第二包封部230，填充第二贯通部210H的至少一部分，并且覆盖一个或更多个电子组件221和222中的每者的至少一部分以及支撑构件210的至少一部分；第一金属层251和第二金属层252，设置在第二包封部230上，并且彼此间隔开；第一连接导体241和第二连接导体242，贯穿第二包封部230的至少一部分，具有被第二包封部230覆盖的侧表面，并且分别使第一金属层251与一个或更多个电子组件221和222彼此连接；以及第三连接导体243和第四连接导体244，贯穿第二包封部230的至少一部分，具有被第二包封部230覆盖的侧表面，并且分别使第二金属层252与一个或更多个电子组件221和222彼此连接。
在这种情况下，第二贯通部210H贯穿支撑构件210的方向可以是第二方向，并且第二方向可垂直于第一方向(作为第一贯通部110H贯穿芯层110的方向)。第一贯通部110H和第二贯通部210H中的每者可通过使用抛光颗粒的喷砂法、使用等离子体的干蚀刻法、机械钻孔、激光钻孔等形成。
支撑构件210的材料没有特别限制，并且可以是具有绝缘性质的任意材料。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或者除了热固性树脂或热塑性树脂之外还包括增强材料(诸如，无机填料和/或玻璃布(或玻璃织物))的树脂(例如，半固化片、ABF、FR-4、BT等)作为支撑构件210的材料。如果需要，则也可使用PID树脂作为支撑构件210的材料。
至少一个电子组件220可仅包括单个电子组件，或者如图3所示，可包括多个电子组件220(例如，两个或更多个电子组件)。在本说明书的以下详细描述中，将主要描述电子组件220包括多个电子组件221和222的结构。例如，多个电子组件220可包括第一电子组件221和第二电子组件222。
第一电子组件221和第二电子组件222中的每个可以是具有电极的片式电容器。例如，第一电子组件221和第二电子组件222中的每个可以是多层陶瓷电容器(MLCC)，但不限于此。在这种情况下，第一电子组件221的一个电极和第二电子组件222的一个电极可分别通过第一连接导体241和第二连接导体242连接到第一金属层251。此外，第一电子组件221的另一电极和第二电子组件222的另一电极可分别通过第三连接导体243和第四连接导体244连接到第二金属层252。也就是说，参照图4，第一电子组件221可包括第一电极221-1和第二电极221-2，第二电子组件222可包括第一电极222-1和第二电极222-2，并且第一电极221-1和222-1中的每个可连接到第一金属层251，第二电极221-2和222-2中的每个可连接到第二金属层252。然而，本公开不限于此，并且第一电子组件221和第二电子组件222中的每个可以是诸如电感器的无源组件，或者可以是有源组件(诸如，集成电路(IC)或半导体芯片)。
参照图4至图5B，在这种情况下，第一电子组件221和第二电子组件222可被设置为在第二贯通部210H内彼此间隔开预定距离。此外，第一电子组件221与第二电子组件222之间的空间可利用第二包封部230填充。因此，第一电子组件221和第二电子组件222可通过第二包封部230彼此间隔开。
第一电子组件221和第二电子组件222可沿着嵌有电子组件的基板100A的厚度方向设置，并且可堆叠，以在俯视图中彼此叠置。也就是说，当从第一方向观察时，第一电子组件221和第二电子组件222可被设置为至少部分地彼此叠置。
第二包封部230可覆盖支撑构件210的至少一部分以及第一电子组件221和第二电子组件222中的每个的至少一部分。此外，第二包封部230可填充第二贯通部210H的至少一部分。
第二包封部230的材料没有特别限制，并且可以是具有绝缘性质的任意材料。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或者除了热固性树脂或热塑性树脂之外还包括增强材料(诸如，无机填料和/或玻璃布(或玻璃织物))的树脂(例如，半固化片、ABF、FR-4、BT等)作为第二包封部230的材料。如果需要，则也可使用PID树脂作为第二包封部230的材料。
根据第二包封部230的材料、工艺等，各自设置在支撑构件210的彼此相对的一个表面和另一表面上的第二包封部230之间的边界可能不明显。也就是说，在稍后将描述的堆叠工艺中，各自设置在支撑构件210的彼此相对的一个表面和另一表面上的第二包封部230可彼此一体化，或者第二包封部230之间的边界面可变得不清楚，使得嵌有电子组件的基板成品的结构中的这种边界面用肉眼不容易区分。在一些情况下，仅有一部分第二包封部230可在它们之间具有边界面。
金属层250可包括第一金属层251和第二金属层252。如图5A和图5B的截面图所示，第一金属层251和第二金属层252可被设置为彼此间隔开预定距离。第一金属层251和第二金属层252可各自设置在第二包封部230上。第一金属层251可覆盖设置在支撑构件210的一个表面上的第二包封部230的大部分，可延伸到支撑构件210的侧表面并设置在支撑构件210的侧表面上，并且可延伸至设置于支撑构件210的另一表面上的第二包封部230的上部并设置在设置于支撑构件210的另一表面上的第二包封部230的上部上。另外，第二金属层252可覆盖设置在支撑构件210的另一表面上的第二包封部230的大部分，可延伸到支撑构件210的另一侧表面并设置在支撑构件210的另一侧表面上，并且可延伸至设置于支撑构件210的一个表面上的第二包封部230的上部并设置在设置于支撑构件210的一个表面上的第二包封部230的上部上，其中，支撑构件210的另一侧表面与支撑构件210的被第一金属层251延伸到的侧表面在第一方向上相对，支撑构件210的一个表面与支撑构件210的另一表面在第二方向上相对。
如图4至图5B所示，第一金属层251和第二金属层252可被设置为彼此间隔开预定距离，并且具有槽形状的凹部R可形成在第一金属层251和第二金属层252彼此间隔开的区域中。第二包封部230可通过凹部R暴露，并且第二包封部230的暴露的部分可与第一包封部120(稍后将描述)接触。
第一金属层251和第二金属层252可通过第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244(稍后将描述)连接到第一电子组件221和第二电子组件222中的每个。由于第一金属层251和第二金属层252延伸到支撑构件210的侧表面并设置在支撑构件210的侧表面上，因此即使电子组件模块200A如稍后将描述的工艺中那样被制造然后旋转约90°，第一金属层251和第二金属层252也可以以最短距离与第一布线过孔131和第二布线过孔132接触并连接。因此，可缩短信号传输距离，可改善设置在嵌有电子组件的基板100A上的有源元件(未示出)的信号传输特性，并且可减小寄生电容。
第一连接导体241可使第一电子组件221与第一金属层251彼此连接，第二连接导体242可使第二电子组件222与第一金属层251彼此连接，第三连接导体243可使第一电子组件221与第二金属层252彼此连接，并且第四连接导体244可使第二电子组件222与第二金属层252彼此连接。第一连接导体241和第三连接导体243可设置在与第一电子组件221相同的层级上，并且第二连接导体242和第四连接导体244可设置在与第二电子组件222相同的层级上。此外，第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个的至少一部分可嵌在第二包封部230中。
第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个可通过利用导电材料完全填充第一连接导体孔241h、第二连接导体孔242h、第三连接导体孔243h和第四连接导体孔244h中的每个的内部部分来形成，或者利用导电材料沿着第一连接导体孔至第四连接导体孔中的每个的壁形成。当连接导体利用导电材料沿着连接导体孔的壁形成时，连接导体孔的内部部分可利用第二包封部230填充。作为示例，第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个可在从相应金属层到相应电子组件的方向上逐渐变细。
图5A和图5B分别是沿着图4的立体图的线I-I'和线II-II'截取的截面图。
参照图5A，示出了设置在第一电子组件221的一个表面上的第一连接导体241和设置在第二电子组件222的一个表面上的第二连接导体242。第一连接导体241可使第一电子组件221与第一金属层251彼此电连接，并且第二连接导体242可使第二电子组件222与第一金属层251彼此电连接。具体地，第一连接导体241可使第一电子组件221的第一电极221-1与第一金属层251彼此电连接，并且第二连接导体242可使第二电子组件222的第一电极222-1与第一金属层251彼此电连接。
另外，在第二包封部230的在第二方向上彼此相对的一个表面和另一表面上，第一金属层251与第二金属层252可彼此间隔开预定距离，且凹部R介于第一金属层251与第二金属层252之间。
参照图5B，示出了设置在第一电子组件221的另一表面上的第三连接导体243和设置在第二电子组件222的另一表面上的第四连接导体244。第三连接导体243可使第一电子组件221与第二金属层252彼此电连接，并且第四连接导体244可使第二电子组件222与第二金属层252彼此电连接。具体地，第三连接导体243可使第一电子组件221的第二电极221-2与第二金属层252彼此电连接，并且第四连接导体244可使第二电子组件222的第二电极222-2与第二金属层252彼此电连接。
另外，在第二包封部230的一个表面和另一表面上，第一金属层251与第二金属层252可彼此间隔开预定距离，且凹部R介于第一金属层251与第二金属层252之间。
图6是当从第一方向观察时电子组件模块200A的俯视图。参照图6，第一金属层251和第二金属层252可分别设置在第二包封部230的一个表面和另一表面上，并且第一金属层251或第二金属层252可延伸到第二包封部230的侧表面并设置在第二包封部230的侧表面上。在从图6的第一方向观察时，第一金属层251可构成电子组件模块200A的侧表面。
另外，根据示例性实施例的电子组件模块200A的结构不限于此，并且可在本领域技术人员可能期望的范围内自由改变。例如，根据示例性实施例的电子组件模块200A中包括的支撑构件、电子组件、包封部和连接导体中的每者的数量可多于或少于附图中所示的数量。
第一包封部120可各自设置在芯层110的彼此相对的一个表面和另一表面上，填充第一贯通部110H的至少一部分，并覆盖电子组件模块200A的至少一部分。
第一包封部120的材料没有特别限制，并且可以是具有绝缘性质的任意材料。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或者除了热固性树脂或热塑性树脂之外还包括增强材料(诸如，无机填料和/或玻璃布(或玻璃织物))的树脂(例如，半固化片、ABF、FR-4、BT等)作为第一包封部120的材料。如果需要，则也可使用PID树脂作为第一包封部120的材料。
根据第一包封部120的材料、工艺等，各自设置在芯层110的彼此相对的一个表面和另一表面上的第一包封部120之间的边界可能不明显。也就是说，在稍后将描述的堆叠工艺中，各自设置在芯层110的彼此相对的一个表面和另一表面上的第一包封部120可彼此一体化，或者第一包封部120之间的边界面可变得不清楚，使得嵌有电子组件的基板成品的结构中的这种边界面用肉眼不容易区分。在一些情况下，仅有一部分第一包封部120可在它们之间具有边界面。
堆积结构300可包括绝缘层310、布线层320和过孔330。具体地，堆积结构300可包括：第一布线层321，设置在设置于芯层110的一个表面上的第一包封部120上；第一绝缘层311，设置在第一包封部120上，并且覆盖第一布线层321；第三布线层323，设置在第一绝缘层311上；第一过孔331，贯穿第一绝缘层311，并且使第一布线层321与第三布线层323彼此连接；第二布线层322，设置在设置于芯层110的另一表面上的第一包封部120上；第二绝缘层312，设置在第一包封部120上，并且覆盖第二布线层322；第四布线层324，设置在第二绝缘层312上；以及第二过孔332，贯穿第二绝缘层312，并且使第二布线层322与第四布线层324彼此连接。
然而，堆积结构300的结构不限于此，并且可在本领域技术人员可能期望的范围内自由改变。例如，包括在堆积结构300中的绝缘层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
第一绝缘层311和第二绝缘层312中的每者的材料没有特别限制，并且可以是具有绝缘性质的任意材料。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或者除了热固性树脂或热塑性树脂之外还包括增强材料(诸如，无机填料和/或玻璃布(或玻璃织物))的树脂(例如，半固化片、ABF、FR-4、BT等)作为第一绝缘层311和第二绝缘层312中的每者的材料。如果需要，则也可使用PID树脂作为第一绝缘层311和第二绝缘层312中的每者的材料。
当第一绝缘层311和第二绝缘层312中的每者形成为多层时，根据第一绝缘层311和第二绝缘层312中的每者的材料、工艺等，第一绝缘层311之间的边界以及第二绝缘层312之间的边界可能不明显。也就是说，当第一绝缘层311和第二绝缘层312中的每者形成为多层时，在堆叠工艺中，第一绝缘层311和第二绝缘层312中的每者可彼此一体化，或者第一绝缘层311之间的边界面以及第二绝缘层312之间的边界面可变得不清楚，使得嵌有电子组件的基板成品的结构中的这种边界面用肉眼不容易区分。
此外，根据第一绝缘层311和第二绝缘层312以及第一包封部120中的每者的材料、工艺等，第一绝缘层311与第一包封部120之间的边界以及第二绝缘层312与第一包封部120之间的边界也可能不明显。也就是说，在堆叠工艺中，第一绝缘层311和第二绝缘层312与第一包封部120可彼此一体化，或者第一绝缘层311与第一包封部120之间的边界面以及第二绝缘层312与第一包封部120之间的边界面可变得不清楚，使得嵌有电子组件的基板成品的结构中的这种边界面用肉眼不容易区分。
第一布线层321、第二布线层322、第三布线层323和第四布线层324中的每者的材料可以是导电材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。第一布线层321、第二布线层322、第三布线层323和第四布线层324中的每者可根据其设计执行各种功能。例如，第一布线层321、第二布线层322、第三布线层323和第四布线层324中的每者可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案之外的各种信号图案，诸如，数据信号图案等。此外，第一布线层321、第二布线层322、第三布线层323和第四布线层324中的每者可包括过孔焊盘等。
第一布线过孔131和第二布线过孔132可分别贯穿设置在芯层110的一个表面上的第一包封部120的至少一部分和设置在芯层110的另一表面上的第一包封部120的至少一部分。
第一布线层321和第二布线层322可分别通过贯穿第一包封部120的第一布线过孔131和第二布线过孔132连接到电子组件模块200A。具体地，第一布线层321可通过贯穿第一包封部120的第一布线过孔131连接到电子组件模块200A的第一金属层251，并且第二布线层322可通过贯穿第一包封部120的第二布线过孔132连接到电子组件模块200A的第二金属层252。
另外，尽管未示出，但如果需要，则根据示例性实施例的嵌有电子组件的基板100A还可包括贯通过孔(未示出)。当形成贯通过孔时，贯通过孔可贯穿第一包封部120中的每个的至少一部分和芯层110的至少一部分，并且可使第一布线层321与第二布线层322彼此电连接。贯通过孔中的每个贯通过孔的材料可以是导电材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。
第一过孔331和第二过孔332以及第一布线过孔131和第二布线过孔132中的每者的材料可以是导电材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。第一过孔331和第二过孔332以及第一布线过孔131和第二布线过孔132中的每个可通过利用导电材料完全填充通路孔中的每个通路孔形成，或者利用导电材料沿着通路孔中的每个通路孔的壁形成。当第一过孔331和第二过孔332以及第一布线过孔131和第二布线过孔132中的每个利用导电材料沿着通路孔中的每个通路孔的壁形成时，可利用绝缘材料填充通路孔的内部部分。此外，第一过孔331和第二过孔332以及第一布线过孔131和第二布线过孔132中的每个可具有本公开所属的技术领域中已知的任何形状(诸如，锥形形状和圆柱形形状)。
尽管未示出，但钝化层可设置在堆积结构300上，以保护根据示例性实施例的嵌有电子组件的基板100A的内部组件免受外部物理和化学损坏等。钝化层可包括热固性树脂和无机填料。例如，钝化层可包括ABF。然而，钝化层不限于此，并且可以是已知的感光绝缘层(诸如，阻焊(SR)层)。
钝化层(未示出)可具有一个或更多个开口(未示出)，所述一个或更多个开口使设置在堆积结构300的最外部分处的布线层的至少一部分暴露。在这种情况下，可在每个暴露的布线层的表面上形成表面处理层。表面处理层可通过例如镀金、镀锡、镀银、镀镍等形成。如果需要，则钝化层的开口可利用多个通路孔形成。
图7A至图17是示出制造图3的嵌有电子组件的基板的工艺的示图，其中，图7B、图8B、图9B、图10B和图11B分别是沿着图7A、图8A、图9A、图10A和图11A中的线Ⅲ-Ⅲ'截取的截面图。
图7A至图11B示出了根据示例性实施例的制造电子组件模块200A的工艺，并且图12至图17示出了根据示例性实施例的制造嵌有电子组件的基板100A的工艺。
参照图7A和图7B，首先，可在支撑构件210中形成第二贯通部210H。可通过使用抛光颗粒的喷砂法、使用等离子体的干蚀刻法、机械钻孔、激光钻孔等形成第二贯通部210H。当使用机械钻孔或激光钻孔形成第二贯通部210H时，可进行去污工艺(诸如，高锰酸盐法等)，以去除第二贯通部210H中的树脂污迹。
之后，可使用附接到支撑构件210的另一表面的粘合剂(诸如，胶带T)将第一电子组件221和第二电子组件222平行地设置在第二贯通部210H中。在这种情况下，电子组件的数量可多于或少于图7A和图7B所示的电子组件的数量。
胶带T的材料没有特别限制，并且可以是可将第一电子组件221和第二电子组件222固定到支撑构件210的任意材料。胶带的示例可包括粘合性因热处理而减弱的热固性粘合胶带、粘合性因紫外线照射而减弱的紫外线可固化粘合胶带等。
可以以如下方式来设置第一电子组件221和第二电子组件222：将第一电子组件221和第二电子组件222附接到暴露于第二贯通部210H的胶带T上。第一电子组件221和第二电子组件222中的每个可被设置为与支撑构件210间隔开预定距离，并且第一电子组件221和第二电子组件222还可被设置为彼此间隔开预定距离。
接下来，参照图8A和图8B，可在支撑构件210的一个表面上设置第二包封部230，可将附接到支撑构件210的另一表面的胶带T从支撑构件210的另一表面剥离，然后可在支撑构件210的另一表面上另外设置第二包封部230，以填充第二贯通部210H并包埋(embed)第一电子组件221和第二电子组件222。
第二包封部230可形成为填充第二贯通部210H的至少一部分并且覆盖支撑构件210的至少一部分以及第一电子组件221和第二电子组件222中的每者的至少一部分。可通过诸如以下方法的已知方法形成第二包封部230：通过已知的层叠方法层叠第二包封部230的前体然后使前体硬化的方法，或者通过已知的涂覆方法涂覆前体材料然后使前体材料硬化的方法。
剥离胶带T的方法没有特别限制，并且可以是任何已知的方法。例如，当使用粘合性因热处理而减弱的热固性粘合胶带、粘合性因紫外线照射而减弱的紫外线可固化粘合胶带等作为胶带T时，可在通过对胶带T进行热处理来减弱胶带T的粘合性之后将胶带T剥离，或者可在通过用紫外线照射胶带T来减弱胶带T的粘合性之后将胶带T剥离。
接下来，参照图9A至图10B，可使用机械钻孔、激光钻孔等在第二包封部230中形成第一连接导体孔241h、第二连接导体孔242h、第三连接导体孔243h和第四连接导体孔244h，并且可在与第二贯通部210H的彼此相对的侧表面相邻的位置处形成通路孔VH。之后，可在第一连接导体孔241h、第二连接导体孔242h、第三连接导体孔243h和第四连接导体孔244h以及通路孔VH中填充导电材料，以形成第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244以及贯通过孔V。
在这种情况下，贯通过孔V中的每个可以以沿着通路孔VH中的每个的内壁涂覆导电材料(诸如，铜)的方式来形成，但不限于此，并且还可通过已知的镀覆法填充每个通路孔VH的内部部分来形成。在图10A和图10B中，示出了沿着每个通路孔VH的内壁涂覆导电材料(诸如，铜)的结构。
第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个可通过已知的方法形成。例如，第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个可通过利用丝网印刷法将导电膏涂覆到通路孔中的每个的方法形成，或者可通过已知的镀覆法形成。
另外，在形成第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244以及贯通过孔V的同时，可形成第一金属层251和第二金属层252。如上所述，第一金属层251和第二金属层252可被设置为彼此间隔开预定距离，且凹部R介于第一金属层251与第二金属层252之间。
接下来，如图11A和图11B所示，可通过沿着切割线C进行切割来完成电子组件模块200A的制造。
参照图12，首先，可在芯层110中形成第一贯通部110H。之后，参照图13和图14，可将胶带T附接到芯层110的另一表面，并且可将电子组件模块200A设置在第一贯通部110H中。
参照图15和图16，可使用与参照图7A至图8B描述的设置第二包封部230的工艺相同的工艺在芯层110的一个表面和另一表面上设置第一包封部120。
第一包封部120可填充第一贯通部110H的至少一部分，并且覆盖电子组件模块200A的至少一部分。
接下来，参照图17，可形成第一布线过孔131和第二布线过孔132以及堆积结构300的第一绝缘层311和第二绝缘层312、第一布线层321、第二布线层322、第三布线层323和第四布线层324以及第一过孔331和第二过孔332。
可通过已知的方法形成第一布线过孔131和第二布线过孔132、第一布线层321、第二布线层322、第三布线层323和第四布线层324以及第一过孔331和第二过孔332。例如，可通过以下方法形成第一布线过孔131和第二布线过孔132、第一布线层321、第二布线层322、第三布线层323和第四布线层324以及第一过孔331和第二过孔332：使用光刻法、机械钻孔、激光钻孔等形成贯通孔或通路孔，用干膜等进行图案化，然后通过镀覆工艺等填充通路孔和被图案化的空间。
也可通过诸如以下方法的已知方法形成第一绝缘层311和第二绝缘层312：通过已知的层叠方法层叠第一绝缘层311的前体和第二绝缘层312的前体然后使前体硬化的方法，或者通过已知的涂覆方法涂覆前体材料然后使前体材料硬化的方法。
图18是示出根据另一示例性实施例的嵌有电子组件的基板的示意性截面图。
根据另一示例性实施例的嵌有电子组件的基板100B与根据示例性实施例的嵌有电子组件的基板100A的不同之处在于设置在嵌有电子组件的基板100B中的电子组件模块200B的构造。也就是说，根据另一示例性实施例的嵌有电子组件的基板100B与根据示例性实施例的嵌有电子组件的基板100A的不同之处在于，根据另一示例性实施例的电子组件模块200B设置在第一贯通部110H中。因此，在以下描述中，将仅描述与根据示例性实施例的嵌有电子组件的基板100A的组件不同的组件，并且将省略对与根据示例性实施例的嵌有电子组件的基板100A的组件重复的组件的描述。
参照图18，示出了根据另一示例性实施例的嵌有电子组件的基板100B，其中，根据另一示例性实施例的电子组件模块200B设置在第一贯通部110H中。
图19是示出根据另一示例性实施例的电子组件模块200B的示意性立体图。
根据另一示例性实施例的电子组件模块200B可包括：第一电子组件221和第二电子组件222；第一金属层251和第二金属层252，围绕第一电子组件221的至少一部分和第二电子组件222的至少一部分；第一连接导体241和第二连接导体242，分别使第一电子组件221和第二电子组件222与第一金属层251彼此电连接；以及第三连接导体243和第四连接导体244，分别使第一电子组件221和第二电子组件222与第二金属层252彼此电连接。
具体地，第一连接导体241可使第一电子组件221的第一电极221-1与第一金属层251彼此电连接，并且第二连接导体242可使第二电子组件222的第一电极222-1与第一金属层251彼此电连接。
此外，第三连接导体243可使第一电子组件221的第二电极221-2与第二金属层252彼此电连接，并且第四连接导体244可使第二电子组件222的第二电极222-2与第二金属层252彼此电连接。
第一电子组件221和第二电子组件222可被竖直地布置为当在第一方向上观察时至少部分地彼此叠置。第一金属层251和第二金属层252可围绕第一电子组件221和第二电子组件222并且电连接到第一电子组件221和第二电子组件222，因此可保护第一电子组件221和第二电子组件222免受电磁干扰(EMI)。
另外，在根据另一示例性实施例的电子组件模块200B中，第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个可包括焊料和/或导电膏。然而，第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个的材料不限于此，并且可以是可将电子组件221和222电连接到第一金属层251和第二金属层252的任意导电材料。
另外，根据另一示例性实施例的电子组件模块200B与根据示例性实施例的电子组件模块200A的不同之处在于，第一电子组件221和第二电子组件222可不设置在绝缘层(诸如，支撑构件)的贯通部中。也就是说，如图19所示，第一电子组件221和第二电子组件222可在其表面暴露在外部的状态下连接到第一金属层251和第二金属层252。
在根据另一示例性实施例的嵌有电子组件的基板100B中，填充芯层110的第一贯通部110H的第一包封部120可覆盖电子组件模块200B的至少一部分。
在根据另一示例性实施例的嵌有电子组件的基板100B中，填充芯层110的第一贯通部110H的第一包封部120可覆盖第一电子组件221和第二电子组件222中的每个的至少一部分。此外，第一包封部120可覆盖第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个的至少一部分，并且包埋第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的每个。
与其中覆盖支撑构件210的第二包封部230覆盖电子组件221和222以及连接导体241、242、243和244的根据示例性实施例的嵌有电子组件的基板100A不同，在根据另一示例性实施例的嵌有电子组件的基板100B中，设置在芯层110的一个表面和另一表面上的第一包封部120可覆盖电子组件221和222以及连接导体241、242、243和244。
其他内容与上面关于根据示例性实施例的嵌有电子组件的基板100A描述的内容重复，因此将省略其详细描述。
图20至图23是示出制造图18的嵌有电子组件的基板的工艺的截面图。
参照图20至图22，在将根据另一示例性实施例的电子组件模块200B嵌入第一贯通部110H中之后，可执行与上面参照图13至图16描述的根据示例性实施例的嵌有电子组件的基板100A的工艺相同的工艺。
之后，如图23所示，可形成第一布线过孔131和第二布线过孔132，并且可另外堆叠堆积结构300，从而可完成图18所示的根据另一示例性实施例的嵌有电子组件的基板100B的制造。
其他内容与上面关于根据示例性实施例的嵌有电子组件的基板100A描述的内容重复，因此将省略其详细描述。
图24是示出根据又一示例性实施例的电子组件模块的示意性立体图。
图25是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图。
根据又一示例性实施例的嵌有电子组件的基板100C与根据另一示例性实施例的嵌有电子组件的基板100B的不同之处在于设置在嵌有电子组件的基板100C中的电子组件模块200C的构造。也就是说，根据又一示例性实施例的嵌有电子组件的基板100C与根据另一示例性实施例的嵌有电子组件的基板100B的不同之处在于，第一金属层451和第二金属层452分别仅设置在电子组件221和222的第一表面和第二表面上，并且布线过孔131和132直接连接到电子组件221和222的电极。因此，在以下描述中，将仅描述与根据另一示例性实施例的嵌有电子组件的基板100B的组件不同的组件，并且将省略对与根据另一示例性实施例的嵌有电子组件的基板100B的组件重复的组件的描述。
参照图24，在根据又一示例性实施例的电子组件模块200C中，第一金属层451和第二金属层452可仅设置在一个或更多个电子组件221和222的侧表面上。具体地，第一金属层451和第二金属层452可分别设置在一个或更多个电子组件221和222的在第三方向上彼此相对的第一表面和第二表面上，并且电子组件221和222可通过第一金属层451和第二金属层452彼此并联连接。
另外，在本示例性实施例中，第一金属层451和第二金属层452可包括不锈钢(STS)(或者钢用不锈钢(SUS))，并且可分别与第一连接导体241、第二连接导体242、第三连接导体243和第四连接导体244中的至少一些连接导体接触并连接。
此外，参照图25，在根据又一示例性实施例的嵌有电子组件的基板100C中，第一布线过孔131可与第一电子组件221的第一电极221-1和第二电极221-2接触并连接，并且第二布线过孔132可与第二电子组件222的第一电极222-1和第二电极222-2接触并连接。
其他内容与上面关于根据另一示例性实施例的嵌有电子组件的基板100B描述的内容重复，因此将省略其详细描述。
图26是示出根据又一示例性实施例的电子组件模块的示意性立体图。
图27是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图。
根据又一示例性实施例的嵌有电子组件的基板100D与根据又一示例性实施例的嵌有电子组件的基板100C的不同之处在于设置在嵌有电子组件的基板100D中的电子组件模块200D的构造。也就是说，在根据又一示例性实施例的嵌有电子组件的基板100D中，第一金属层451和第二金属层452不仅分别设置在电子组件221和222的第一表面和第二表面上，并且还可延伸到电子组件221和222的下表面并设置在电子组件221和222的下表面上。
此外，根据又一示例性实施例的嵌有电子组件的基板100D与根据又一示例性实施例的嵌有电子组件的基板100C的不同之处在于，第二布线过孔132与第一金属层451和第二金属层452接触并连接。因此，在以下描述中，将仅描述与根据又一示例性实施例的嵌有电子组件的基板100C的组件不同的组件，并且将省略对与根据又一示例性实施例的嵌有电子组件的基板100C的组件重复的组件的描述。
参照图26，在根据本示例性实施例的电子组件模块200D中，第一金属层451和第二金属层452不仅可设置在一个或更多个电子组件221和222的侧表面上，而且还可延伸到一个或更多个电子组件221和222的下表面并设置在一个或更多个电子组件221和222的下表面上。也就是说，第一金属层451和第二金属层452可具有弯曲部，以在较宽的区域中围绕电子组件221和222。
另外，在本示例性实施例中，第一金属层451还可包括包含不锈钢的第一层以及设置在第一层的表面上并且包含铜(Cu)的第二层451a，第二金属层452还可包括包含不锈钢的第一层以及设置在第一层的表面上并且包含铜(Cu)的第二层452a。第二层451a和452a可分别镀覆和形成在设置在电子组件221和222的下表面上的第一层上，并且可包括铜(Cu)，以改善第二布线过孔132与第一金属层451和第二金属层452之间粘合的紧密性。
参照图27，示出了根据又一示例性实施例的嵌有电子组件的基板100D。在这种情况下，第一布线过孔131可与第一电子组件221的第一电极221-1和第二电极221-2接触并连接，并且第二布线过孔132可与第一金属层451的第二层451a和第二金属层452的第二层452a接触并连接。当第二布线过孔132包括镀铜层时，可保持第二布线过孔132与包括铜的第二层451a和452a之间的高紧密粘合。
其他内容与上面关于根据又一示例性实施例的嵌有电子组件的基板100C描述的内容重复，因此将省略其详细描述。
图28是示出根据又一示例性实施例的电子组件模块的示意性立体图。
图29是示出根据又一示例性实施例的嵌有电子组件的基板的示意性截面图。
根据又一示例性实施例的嵌有电子组件的基板100E与根据又一示例性实施例的嵌有电子组件的基板100D的不同之处在于设置在嵌有电子组件的基板100E中的电子组件模块200E的构造。也就是说，在根据又一示例性实施例的嵌有电子组件的基板100E中，第一金属层451和第二金属层452还可延伸到电子组件221和222的上表面并设置在电子组件221和222的上表面上。
此外，根据又一示例性实施例的嵌有电子组件的基板100E与根据又一示例性实施例的嵌有电子组件的基板100D的不同之处在于，布线过孔131和132接触并连接到第一金属层451和第二金属层452，以电连接到电子组件221和222。因此，在以下描述中，将仅描述与根据又一示例性实施例的嵌有电子组件的基板100D的组件不同的组件，并且将省略对与根据又一示例性实施例的嵌有电子组件的基板100D的组件重复的组件的描述。
参照图28，在根据本示例性实施例的电子组件模块200E中，第一金属层451和第二金属层452不仅可设置在一个或更多个电子组件221和222的侧表面上，而且还可延伸到一个或更多个电子组件221和222的下表面和上表面中的每个的至少一部分并设置在一个或更多个电子组件221和222的下表面和上表面中的每个的至少一部分上。也就是说，第一金属层451和第二金属层452可在多个区域中弯曲，以在较宽的区域中围绕电子组件221和222。
另外，在本示例性实施例中，第一金属层451还可包括包含不锈钢的第一层以及设置在第一层的表面上并包含铜(Cu)的第二层451a，第二金属层452还可包括包含不锈钢的第一层以及设置在第一层的表面上并包含铜(Cu)的第二层452a。第二层451a和452a可分别镀覆和形成在设置在电子组件221和222的下表面和上表面上的第一层上，并且可包括铜(Cu)，以改善布线过孔131和132与第一金属层451和第二金属层452之间粘合的紧密性。
参照图29，示出了根据又一示例性实施例的嵌有电子组件的基板100E。在这种情况下，第一布线过孔131和第二布线过孔132可与第一金属层451的第二层451a和第二金属层452的第二层452a接触并连接。当第一布线过孔131和第二布线过孔132包括镀铜层时，可保持第一布线过孔131和第二布线过孔132与包含铜的第二层451a和452a之间的高紧密粘合。
其他内容与上面关于根据又一示例性实施例的嵌有电子组件的基板100D描述的内容重复，因此将省略其详细描述。
另外，在此公开的嵌有电子组件的基板100A、100B、100C、100D或100E可通过单独的电连接金属件(未示出)安装在主板(未示出)上。
如以上所阐述的，根据本公开中的示例性实施例，可提供一种其中至少一个电子组件嵌在贯通部中的嵌有电子组件的基板。
此外，可提供一种其中通过增加电子组件的安装密度而嵌入多个电子组件的嵌有电子组件的基板。
此外，可提供一种具有减小的寄生电感的嵌有电子组件的基板。
此外，可提供一种嵌有电子组件的基板，该嵌有电子组件的基板通过信号和功率的集成而具有改善的信号传输性能。
虽然上面已经示出和描述了示例性实施例，对于本领域技术人员将易于理解的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可做出修改和变型。

Claims (27)

1.一种嵌有电子组件的基板，包括：
芯层，具有第一贯通部；
电子组件模块，包括至少一个电子组件和围绕所述至少一个电子组件的至少一部分的金属层，所述电子组件模块设置在所述第一贯通部中；以及
第一包封部，设置在所述芯层上，设置在所述第一贯通部的至少一部分中，并且覆盖所述电子组件模块的至少一部分。
2.根据权利要求1所述的嵌有电子组件的基板，其中，所述至少一个电子组件包括具有电极的电容器。
3.根据权利要求2所述的嵌有电子组件的基板，其中，所述电子组件模块还包括具有第二贯通部的支撑构件，并且
所述至少一个电子组件设置在所述第二贯通部中。
4.根据权利要求3所述的嵌有电子组件的基板，其中，所述第一贯通部贯穿所述芯层的方向与所述第二贯通部贯穿所述支撑构件的方向正交。
5.根据权利要求4所述的嵌有电子组件的基板，其中，所述电子组件模块还包括第二包封部，所述第二包封部设置在所述支撑构件上，设置在所述第二贯通部的至少一部分中，并且覆盖所述至少一个电子组件的至少一部分。
6.根据权利要求5所述的嵌有电子组件的基板，其中，所述金属层设置在所述第二包封部的至少一部分上，并且
所述电子组件模块还包括连接导体，所述连接导体贯穿所述第二包封部的至少一部分并且使所述金属层与所述至少一个电子组件彼此连接。
7.根据权利要求6所述的嵌有电子组件的基板，其中，所述金属层延伸到所述支撑构件的至少一部分并且设置在所述支撑构件的至少一部分上。
8.根据权利要求6所述的嵌有电子组件的基板，其中，所述金属层使所述第二包封部的至少一部分暴露，并且
所述第二包封部的暴露的所述至少一部分与所述第一包封部接触。
9.根据权利要求8所述的嵌有电子组件的基板，其中，所述金属层包括分别设置在所述第二包封部的彼此相对的一个表面和另一表面上的第一金属层和第二金属层，并且所述第一金属层和所述第二金属层被设置为彼此间隔开且彼此面对。
10.根据权利要求1至9中任一项所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
堆积结构，设置在所述第一包封部上，并且包括多个绝缘层、多个布线层和多个过孔；以及
布线过孔，贯穿所述第一包封部的至少一部分，并且使所述多个布线层中的一个布线层与所述金属层彼此连接。
11.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一包封部覆盖所述至少一个电子组件的至少一部分。
12.根据权利要求11所述的嵌有电子组件的基板，其中，所述电子组件模块还包括连接导体，所述连接导体贯穿所述第一包封部并且使所述至少一个电子组件与所述金属层彼此连接，并且
所述连接导体包括焊料和导电膏中的至少一种。
13.根据权利要求12所述的嵌有电子组件的基板，其中，所述金属层包括彼此间隔开的第一金属层和第二金属层，
所述至少一个电子组件具有彼此相对的第一表面和第二表面，
连接到所述第一金属层的所述连接导体与所述至少一个电子组件的所述第一表面接触并连接，
连接到所述第二金属层的所述连接导体与所述至少一个电子组件的所述第二表面接触并连接，并且
所述连接导体的至少一部分被所述第一包封部覆盖。
14.根据权利要求13所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
堆积结构，设置在所述第一包封部上，并且包括多个绝缘层、多个布线层和多个过孔；以及
布线过孔，贯穿所述第一包封部的至少一部分，并且使所述多个布线层中的一个布线层与所述至少一个电子组件彼此连接。
15.根据权利要求14所述的嵌有电子组件的基板，其中，所述布线过孔与所述第一金属层和所述第二金属层中的每个接触并连接。
16.根据权利要求14所述的嵌有电子组件的基板，其中，所述第一金属层和所述第二金属层中的每个还包括第一层和第二层，所述第一层包括不锈钢，所述第二层设置在所述第一层的表面上并且包括铜，并且
所述布线过孔与所述第一金属层和所述第二金属层中的每个的所述第二层接触并连接。
17.根据权利要求14所述的嵌有电子组件的基板，其中，所述第一金属层和所述第二金属层中的每个包括不锈钢，并且
所述布线过孔与所述至少一个电子组件的电极接触并连接。
18.根据权利要求14所述的嵌有电子组件的基板，其中，所述第一金属层和所述第二金属层中的每个还包括第一层和第二层，所述第一层包括不锈钢，所述第二层设置在所述第一层的表面上并且包括铜，
所述布线过孔中的第一布线过孔与所述第一金属层和所述第二金属层中的每个的所述第二层接触并连接，并且
所述布线过孔中的第二布线过孔与所述至少一个电子组件的电极接触并连接。
19.一种嵌有电子组件的基板，包括：
芯层，具有第一贯通部，所述第一贯通部在所述芯层的厚度方向上贯穿所述芯层；
电子组件模块，包括多个电子组件和金属层，并且设置在所述第一贯通部中，所述多个电子组件被设置为当在所述厚度方向上观察时至少部分地彼此叠置，所述金属层围绕所述多个电子组件的至少一部分；以及
第一包封部，设置在所述芯层上，设置在所述第一贯通部的至少一部分中，并且覆盖所述电子组件模块的至少一部分，
其中，所述第一包封部与所述多个电子组件的至少一部分接触。
20.根据权利要求19所述的嵌有电子组件的基板，其中，所述多个电子组件的电极至少通过所述金属层彼此连接。
21.根据权利要求20所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
布线层，设置在所述第一包封部上；以及
布线过孔，位于所述第一包封部中，将所述布线层连接到所述多个电子组件的所述电极中的一个。
22.一种嵌有电子组件的基板，包括：
芯层，具有上表面和下表面，并且包括贯穿所述上表面和所述下表面的第一贯通部；
第一电子组件，设置在所述第一贯通部中；
第一金属层，设置在所述第一贯通部中，并且包括在从所述上表面到所述下表面的方向上延伸的第一部分；
第一连接导体，从所述第一部分延伸，以连接到所述第一电子组件；以及
包封部，设置在所述芯层上，并且设置在所述第一贯通部的至少一部分中。
23.根据权利要求22所述的嵌有电子组件的基板，其中，所述第一部分设置在所述第一贯通部的壁与所述第一电子组件之间，并且
所述第一连接导体在从所述第一部分到所述第一电子组件的方向上逐渐变细。
24.根据权利要求22所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第一布线层，所述第一布线层设置在所述包封部的一侧上，
其中，所述第一金属层还包括第二部分，所述第二部分从所述第一部分弯曲并且在所述第一布线层与所述第一电子组件之间延伸，并且
所述嵌有电子组件的基板还包括第一布线过孔，所述第一布线过孔使所述第一布线层与所述第二部分彼此连接。
25.根据权利要求24所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第二布线层，设置在所述包封部的另一侧上；
第二金属层，设置在所述第一贯通部中，并且包括第三部分和第四部分，所述第三部分在从所述上表面到所述下表面的所述方向上延伸，所述第四部分从所述第三部分弯曲并在所述第二布线层与所述第一电子组件之间延伸；
第二连接导体，从所述第三部分延伸，以连接到所述第一电子组件；以及
第二布线过孔，使所述第二布线层与所述第四部分彼此连接。
26.根据权利要求25所述的嵌有电子组件的基板，其中，所述第一连接导体和所述第二连接导体彼此相对地逐渐变细。
27.根据权利要求22所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第二电子组件，在从所述上表面到所述下表面的方向上堆叠在所述第一电子组件上方；以及
第三连接导体，从所述第一部分延伸以连接到所述第二电子组件。
CN202210580751.XA 2021-10-29 2022-05-25 嵌有电子组件的基板 Pending CN116072635A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210146406A KR20230061801A (ko) 2021-10-29 2021-10-29 전자부품 내장기판
KR10-2021-0146406 2021-10-29

Publications (1)

Publication Number Publication Date
CN116072635A true CN116072635A (zh) 2023-05-05

Family

ID=86145930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210580751.XA Pending CN116072635A (zh) 2021-10-29 2022-05-25 嵌有电子组件的基板

Country Status (3)

Country Link
US (2) US20230140708A1 (zh)
KR (1) KR20230061801A (zh)
CN (1) CN116072635A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
DE102013109093B4 (de) * 2012-08-24 2022-01-20 Tdk Corp. Keramische elektronische komponente
KR102064013B1 (ko) * 2013-07-18 2020-01-08 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6678090B2 (ja) * 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018206813A (ja) * 2017-05-30 2018-12-27 株式会社村田製作所 積層セラミック電子部品
KR20210081530A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 전자부품 내장기판

Also Published As

Publication number Publication date
US20240090135A1 (en) 2024-03-14
US20230140708A1 (en) 2023-05-04
KR20230061801A (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
CN110839318B (zh) 具有埋入式无源组件的板
CN112447655B (zh) 封装件基板
CN113038705B (zh) 嵌有电子组件的基板
US20230245989A1 (en) Printed circuit board and electronic component package including the same
US20210185822A1 (en) Electronic component embedded substrate
CN112992883A (zh) 嵌有电子组件的基板
CN114501787A (zh) 连接结构嵌入式基板
CN113905516A (zh) 电子组件嵌入式基板
CN112996242A (zh) 嵌有电子组件的基板
CN112420626A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
CN114531776A (zh) 印刷电路板以及印刷电路板安装组件
CN112996222A (zh) 嵌有电子组件的基板
CN116072635A (zh) 嵌有电子组件的基板
CN112992844A (zh) 电子组件嵌入式基板
US11715680B2 (en) Printed circuit board
US11963301B2 (en) Printed circuit board
US20240040698A1 (en) Printed circuit board
CN116437565A (zh) 印刷电路板和电子组件封装件
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN113993275A (zh) 电子组件嵌入式基板
CN118234121A (zh) 印刷电路板
CN113873742A (zh) 印刷电路板
CN118283916A (zh) 印刷电路板
CN115996517A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination