CN112996242A - 嵌有电子组件的基板 - Google Patents

嵌有电子组件的基板 Download PDF

Info

Publication number
CN112996242A
CN112996242A CN202010380256.5A CN202010380256A CN112996242A CN 112996242 A CN112996242 A CN 112996242A CN 202010380256 A CN202010380256 A CN 202010380256A CN 112996242 A CN112996242 A CN 112996242A
Authority
CN
China
Prior art keywords
electronic component
insulating layer
wiring layer
recited
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010380256.5A
Other languages
English (en)
Inventor
沈载成
咸皓炯
李沅锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112996242A publication Critical patent/CN112996242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove

Abstract

本发明提供一种嵌有电子组件的基板，所述嵌有电子组件的基板包括：第一绝缘层，具有第一贯通部；第一电子组件，设置在所述第一贯通部中；第二绝缘层，设置在所述第一绝缘层上并具有第二贯通部；第二电子组件，设置在所述第二贯通部中；以及绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分。所述第一贯通部和所述第二贯通部交叉使得所述第一贯通部的一部分和所述第二贯通部的一部分在平面上彼此叠置。

Description

嵌有电子组件的基板
本申请要求于2019年12月16日在韩国知识产权局提交的第10-2019-0167955号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板。
背景技术
近年来，诸如智能电话、PC等的电子装置已需要具有高性能和多功能以及电子装置的总尺寸的小型化和纤薄化。因此，将要安装在印刷电路板上的电子组件的数量正在增加，但是可安装在印刷电路板的表面上的电子组件的数量受到限制。因此，已开发了用于使电子组件(诸如无源元件和有源元件)嵌入印刷电路板中的嵌有电子组件的基板的技术。
发明内容
本公开的一方面在于提供一种能够使产品小型化并增加可嵌入在其中的电子组件的数量的嵌有电子组件的基板。
本公开的另一方面在于提供一种能够使电连接路径最小化的嵌有电子组件的基板。
根据本公开的一方面，一种嵌有电子组件的基板可包括：第一绝缘层，具有第一贯通部；第一电子组件，设置在所述第一贯通部中；第二绝缘层，设置在所述第一绝缘层上并具有第二贯通部；第二电子组件，设置在所述第二贯通部中；以及绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分。所述第一贯通部和所述第二贯通部可交叉使得所述第一贯通部的一部分和所述第二贯通部的一部分在平面上彼此叠置。
根据本公开的另一方面，一种嵌有电子组件的基板可包括：第一绝缘层，具有第一贯通部；第一布线层，设置在所述第一绝缘层上；第二绝缘层，设置在所述第一绝缘层上并具有第二贯通部，所述第二贯通部使所述第一绝缘层和所述第一布线层中的每者的一部分暴露；第一电子组件，设置在所述第一贯通部中；第二电子组件，设置在所述第二贯通部中，并连接到通过所述第二贯通部暴露的所述第一布线层；以及绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分。
根据本公开的另一方面，一种嵌有电子组件的基板可包括：第一绝缘层，具有第一腔；第一电子组件，设置在所述第一腔的一部分中并位于与所述第一绝缘层的下表面相同的高度上；第二绝缘层，设置在所述第一绝缘层上并具有第二腔；第二电子组件，设置在所述第二腔的一部分中并位于所述第二绝缘层的下表面的上方的高度；以及绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分。所述第一腔和所述第二腔交叉使得所述第一腔和所述第二腔沿所述基板的厚度方向在平面图中彼此部分地叠置。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据示例的电子装置系统的框图的示例的示意图；
图2是示出根据示例的电子装置的示意性透视图；
图3是根据示例的嵌有电子组件的基板100A的示意性截面图；
图4是沿着根据图3的示例的嵌有电子组件的基板100A的线I-I'截取的示意性截面图；
图5是示出根据另一示例的嵌有电子组件的基板100B的示意性截面图；以及
图6是示出根据另一示例的嵌有电子组件的基板100C的示意性截面图。
具体实施方式
在下文中，将参照附图描述本公开的实施例。在附图中，为了描述的清楚起见，可夸大或简要地示出元件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据多种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子装置可以是例如智能电话1100。印刷电路板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到印刷电路板1110。另外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在印刷电路板1110中。电子组件1120的一部分可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是表面安装型(诸如，位于多层印刷电路板的封装板上的半导体芯片或无源组件)，但不限于此。另外，电子装置不必然局限于智能电话1100，而可以是如上所述的其他电子装置。
嵌有电子组件的基板
图3是根据示例的嵌有电子组件的基板100A的示意性截面图。另外，图4是沿着根据图3的示例的嵌有电子组件的基板100A的线I-I'截取的示意性截面图。
参照图3，根据示例的嵌有电子组件的基板100A可包括：第一绝缘层111A，具有第一贯通部(或可称为第一腔)110HA；第二绝缘层111B，设置在第一绝缘层111A上并具有第二贯通部(或可称为第二腔)110HB；第一电子组件120A，设置在第一贯通部110HA中并连接到多个布线层112A至112C；第一绝缘材料131A，覆盖第一电子组件120A的至少一部分；第二电子组件120B，设置在第二贯通部110HB中并连接到多个布线层112A至112C；以及第二绝缘材料131B，覆盖第二电子组件120B的至少一部分。
多个布线层112A至112C可包括第一布线层、第二布线层和第三布线层。第一布线层112A可设置在第一绝缘层111A的下表面上，并且第二布线层112B可设置在第一绝缘层111A的上表面上。基于第二绝缘层111B，第二布线层112B可设置在第二绝缘层111B的下表面上，并且第三布线层112C可设置在第二绝缘层111B的上表面上。
根据示例的嵌有电子组件的基板100A还可包括：第一过孔113A，贯穿第一绝缘层111A并使第一布线层112A和第二布线层112B彼此连接；以及第二过孔113B，贯穿第二绝缘层111B并使第二布线层112B和第三布线层112C彼此连接。
根据示例的嵌有电子组件的基板100A还可包括：第四布线层132，设置在第二绝缘材料131B上；以及第三过孔133，贯穿第二绝缘材料131B的一部分并使第三布线层112C和第四布线层132彼此连接。
根据示例的嵌有电子组件的基板100A还可包括：第三绝缘层141，设置在第一绝缘层111A和第一绝缘材料131A上；第五布线层142，设置在第三绝缘层上；以及第四过孔143，贯穿第三绝缘层141并使第五布线层142连接到第一布线层112A和/或第一电子组件120A。
另外，第一贯通部110HA和第二贯通部110HB可在平面上彼此交叉。在一个示例中，第一贯通部110HA和第二贯通部110HB可在第一贯通部110HA和第二贯通部110HB沿着嵌有电子组件的基板100A的厚度方向彼此叠置的平面图中彼此交叉。例如，第一贯通部110HA和第二贯通部110HB可具有在平面上大体上彼此垂直的X形或十字形。在本说明书中，大体上垂直目的在于包括可由本领域技术人员施加的误差范围以及角度完全为90度的情况。因此，第一贯通部110HA和第二贯通部110HB中的每者的至少一部分可在平面上彼此叠置，并且彼此叠置的部分可以是第一贯通部110HA和第二贯通部110HB中的每者的中央部分。在这种情况下，第一贯通部110HA和第二贯通部110HB中的每者在平面上可具有矩形形状，但不限于此。
另外，第一贯通部110HA和第二贯通部110HB中的每者的至少一部分可被连接以连续地贯穿第一绝缘层111A和第二绝缘层111B。即，第一贯通部110HA的贯穿第一绝缘层111A的一部分可与第二贯通部110HB的贯穿第二绝缘层111B的一部分叠置。在这种情况下，第一贯通部110HA和第二贯通部110HB在平面上叠置的区域可具有矩形形状等。
在嵌有电子组件的基板100A的截面中，第一贯通部110HA和第二贯通部110HB中的每者的宽度可彼此不同。例如，在其一个截面中，第一贯通部110HA可比第二贯通部110HB宽，并且在其另一截面中，第一贯通部110HA可比第二贯通部110HB窄。也就是说，在图4的截面图中，在水平方向上，第一贯通部110HA可比第二贯通部110HB窄，在与水平方向垂直的方向上，第一贯通部110HA可比第二贯通部110HB宽。
设置在第一贯通部110HA中的第一电子组件120A和设置在第二贯通部110HB中的第二电子组件120B也可交叉，使得第一贯通部110HA和第二贯通部110HB中的每者的一部分在平面上彼此叠置。例如，第一电子组件120A和第二电子组件120B可大体上彼此垂直，并且可具有X形状或十字形状。即，第一电子组件120A和第二电子组件120B可在上下方向上竖直地设置。在这种情况下，第一电子组件120A和第二电子组件120B中的每者的中央部分可在平面上叠置。第一电子组件120A和第二电子组件120B中的每者在平面上叠置的中央部分可以是第一电子组件120A和第二电子组件120B中的每者的主体120AB和120BB的一部分。
另外，第二绝缘层111B可设置在第一电子组件120A的端部的上方，并且第一绝缘层111A可设置在第二电子组件120B的端部的下方。例如，如下所述，第一电子组件120A和第二电子组件120B中的每者可具有主体和电极，并且第二绝缘层111B可设置在第一电子组件120A的电极120AP的上方，第一绝缘层111A可设置在第二电子组件120B的电极120BP的下方。
第一绝缘层111A和第二布线层112B中的每者的一部分可通过第二贯通部110HB暴露。因此，第二电子组件120B可设置在通过第二贯通部110HB暴露的第一绝缘层111A和第二布线层112B上，并且连接到第二布线层112B。此后，第二绝缘材料131B可覆盖暴露的第一绝缘层111A、第二布线层112B和第二电子组件120B。
通常，在嵌有电子组件的基板的情况下，电子组件沿水平方向设置。在这种情况下，产品的小型化受到限制，并且可嵌入的电子组件的数量受到限制。另一方面，在根据示例的嵌有电子组件的基板100A的情况下，电子组件也可沿上下方向设置，使得产品可被小型化并且可嵌入的电子组件的数量会增加。因此，能够改善产品的集成度。
另外，在根据示例的嵌有电子组件的基板100A的情况下，第一电子组件120A可通过第四过孔143直接连接到设置在嵌有电子组件的基板下方的第五布线层142。第二电子组件120B可直接设置在第二布线层112B上。因此，电连接路径可被最小化并且产品的性能可被改善。
在下文中，将更详细地描述根据示例的嵌有电子组件的基板100A的每个构造。
第一贯通部110HA可穿过第一绝缘层111A的至少一部分，并且第二贯通部110HB可穿过第二绝缘层111B的至少一部分。第一绝缘层111A和第二绝缘层111B中的每者可通过使用磨料颗粒的喷砂法、使用等离子体的干蚀刻法、机械钻孔和/或激光钻孔形成。第一绝缘层111A的一部分可保留在第一贯通部110HA的下表面上。另外，第二绝缘层111B的一部分可保留在第二贯通部110HB的下表面上，并且在一些情况下，第二贯通部110HB还可穿过第一绝缘层111A和/或第一绝缘材料131A的一部分。
第一贯通部110HA和第二贯通部110HB中的每者根据工艺方法可具有各种形状。例如，第一贯通部110HA和/或第二贯通部110HB的宽度沿着贯穿方向可不是恒定的。即，第一贯通部110HA和/或第二贯通部110HB可具有它们的宽度从上部到下部变窄的形状。例如，第二贯通部110HB在图3的水平方向上的宽度从上部到下部逐渐变窄，第一贯通部110HA在图4的与水平方向垂直的方向上的宽度从上部到下部逐渐变窄。
第一绝缘层111A和第二绝缘层111B中的每者的形成材料不受特别限制，并且可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂浸渍有芯材料(诸如玻璃布或玻璃织物)以及无机填料的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
第一绝缘层111A和第二绝缘层111B的形成材料可彼此相同或彼此不同。另外，第一绝缘层111A和第二绝缘层111B中的每者的厚度可彼此相同或彼此不同。
第一绝缘层111A可以比第一电子组件120A厚。因此，第一绝缘层111A的上表面可位于比第一电子组件120A的上表面高的高度上。因此，第一电子组件120A可与设置在第二布线层112B上的第二电子组件120B间隔开预定距离。与此类似，第二绝缘层111B可比第二电子组件120B厚。然而，本公开不限于此，并且第一绝缘层111A的厚度可与第一电子组件120A的厚度大体上相同，并且第二绝缘层111B的厚度可与第二电子组件120B的厚度大体上相同，或者第一绝缘层111A的厚度可比第一电子组件120A的厚度薄，并且第二绝缘层111B的厚度可比第二电子组件120B的厚度薄。
另外，第一绝缘层111A的下表面可与第一电子组件120A的下表面大体上共面。当第一布线层112A被埋在第一绝缘层111A的下表面中时，第一布线层112A的下表面也可与第一电子组件120A的下表面大体上共面。如稍后所述的，当第一布线层112A设置在第一绝缘层111A的下表面上时，第一布线层112A的上表面可与第一电子组件120A的下表面大体上共面。
第一布线层112A可设置在第一绝缘层111A的下表面上，第二布线层112B可设置在第一绝缘层111A的上表面上。基于第二绝缘层111B，第二布线层112B可设置在第二绝缘层111B的下表面上，并且第三布线层112C可设置在第二绝缘层111B的上表面上。
在这种情况下，如附图中所示，第一布线层112A可被埋在第一绝缘层111A的下表面中，或者与附图不同，第一布线层112A可设置在第一绝缘层111A的下表面上。如附图中所示，第二布线层112B可被埋在第二绝缘层111B的下表面中，或者与附图不同，第二布线层112B可设置在第二绝缘层111B的下表面上。当第二布线层112B设置在第二绝缘层111B的下表面上时，第二布线层112B可被埋在第一绝缘层111A中。如附图中所示，第三布线层112C也可设置在第二绝缘层111B的上表面上，或者与附图不同，第三布线层112C可被埋在第二绝缘层111B的上表面中。
作为第一布线层112A、第二布线层112B和第三布线层112C中的每者的形成材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一布线层112A、第二布线层112B和第三布线层112C中的每者可根据设计执行各种功能。例如，第一布线层112A、第二布线层112B和第三布线层112C中的每者可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)信号图案、电力(PWR)信号图案等之外的各种信号图案(诸如数据信号图案等)。另外，第一布线层112A、第二布线层112B和第三布线层112C中的每者中可包括过孔焊盘等。
第二布线层112B的一部分可通过第二贯通部110HB暴露，因此，第二电子组件120B可设置在暴露的第二布线层112B上。在这种情况下，第二电子组件120B可设置为与第二布线层112B直接接触。
第一过孔113A可贯穿第一绝缘层111A并使第一布线层112A和第二布线层112B彼此连接。另外，第二过孔113B可贯穿第二绝缘层111B并使第二布线层112B和第三布线层112C彼此连接。因此，多个布线层111A至112C之间能够进行电连接。
作为第一过孔113A和第二过孔113B中的每者的形成材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一过孔113A和第二过孔113B中的每者可以是用导电材料完全填充的填充型过孔，或者可以是在导电材料沿着通路孔的壁形成时形成的共形型过孔。当导电材料沿着通路孔的壁形成时，通路孔的内部可用绝缘材料填充。另外，第一过孔113A和第二过孔113B中的每者的形状可具有本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。
根据工艺，当第一过孔113A和/或第二过孔113B具有锥形形状时，第一过孔113A和/或第二过孔113B可具有在与附图中所示的方向相反的方向上渐缩的锥形形状。即，第一过孔113A的宽度和/或第二过孔113B的宽度可从它们的上侧到下侧增加。
另外，当第一过孔113A和/或第二过孔113B具有锥形形状时，第一过孔113A和/或第二过孔113B可具有在与第四过孔143(稍后描述)相反的方向上渐缩的锥形形状。例如，如附图中所示，第一过孔113A和第二过孔113B各自可具有其宽度从其上部到下部变窄的形状，并且第四过孔143可具有其宽度从其上部到下部变宽的形状。
另外，如附图中所示，第一过孔113A可具有与连接到第一过孔113A的第二布线图案112B一体化的结构。第二过孔113B可具有与连接到第二过孔113B的第三布线图案112C一体化的结构。
第一电子组件120A可以是具有主体120AB和电极120AP的片式组件，第二电子组件120B可以是具有主体120BB和电极120BP的片式组件。例如，第一电子组件120A和第二电子组件120B中的每者可以是多层陶瓷电容器(MLCC)。
作为第一电子组件120A和第二电子组件120B中的每者的电极120AP和120BP的形成材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。例如，当锡(Sn)用作第二电子组件120B的电极120BP的形成材料时，通过回流工艺可使电极120BP固定到第二布线层112B。
然而，本公开不限于此，并且第一电子组件120A和第二电子组件120B中的每者可以是无源组件(诸如电感器等)，并且可以是有源组件(诸如集成电路(IC)或半导体芯片)。
第一电子组件120A可通过第四过孔143(稍后将描述)连接到第五布线层142。在这种情况下，第一电子组件120A的电极120AP可与第四过孔143直接接触以彼此连接。
第二电子组件120B可设置在第二布线层112B上。在这种情况下，第二电子组件120B可设置为与第二布线层112B直接接触。更具体地，第二电子组件120B的电极120BP可与第二布线层112B直接接触以与其连接，并且，第二电子组件120B的电极120BP可与嵌有电子组件的基板100A的任意过孔间隔开。
第一电子组件120A和第二电子组件120B可设置为间隔开预定距离。第一电子组件120A和第二电子组件120B之间的空间可填充有第一绝缘材料131A和/或第二绝缘材料131B。
第一绝缘材料131A可覆盖第一电子组件120A的至少一部分。另外，第一绝缘材料131A可填充第一贯通部110HA的至少一部分。例如，第一绝缘材料131A可覆盖第一电子组件120A的上表面和侧表面中的每者的至少一部分，并且可填充第一贯通部110HA和第一电子组件120A之间的空间的至少一部分。
第二绝缘材料131B可覆盖第二电子组件120B的至少一部分。另外，第二绝缘材料131B可填充第二贯通部110HB的至少一部分。例如，第二绝缘材料131B可覆盖第二电子组件120B的上表面和侧表面中的每者的至少一部分，并且可填充第二贯通部110HB和第二电子组件120B之间的空间的至少一部分。另外，第二绝缘材料131B可覆盖第一绝缘层111A和第二布线层112B中的每者通过第二贯通部110HB暴露的至少一部分。另外，第二绝缘材料131B可覆盖第二绝缘层111B和第三布线层112C中的每者的至少一部分。
根据设计，绝缘层、布线层和/或过孔还可设置在第二绝缘材料131B的上方。
第一绝缘材料131A和第二绝缘材料131B中的每者的形成材料没有特别限制，并且可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂浸渍有芯材料(诸如玻璃布或玻璃织物)以及无机填料的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
根据工艺，第一绝缘材料131A和第二绝缘材料131B之间的边界可能不会根据第一绝缘材料131A和第二绝缘材料131B中的每者的材料和工艺而彼此区分。即，第一绝缘材料131A和第二绝缘材料131B可在层压工艺期间彼此一体化并且它们之间的边界可能不清晰，从而可能难以在完成的嵌有电子组件的基板的结构中用裸眼在视觉上确定它们之间的边界。
可选地，可使用一体地覆盖第一电子组件120A和第二电子组件120B中的每者的至少一部分以及一体地填充第一贯通部110HA和第二贯通部110HB中的每者的至少一部分的单一绝缘材料来替代第一绝缘材料131A和第二绝缘材料131B。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为第四布线层132的形成材料。第四布线层132可根据设计执行各种功能。例如，第四布线层132可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)信号图案、电力(PWR)信号图案等之外的各种信号图案(诸如数据信号图案等)。另外，第四布线层132中包括过孔焊盘等。
第三过孔133可贯穿第二绝缘材料131B的一部分并使第三布线层112C和第四布线层132彼此连接。第三过孔133可具有与连接到其的第四布线层132一体化的结构。
作为第三过孔133的形成材料，可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第三过孔133可以是用导电材料完全填充的填充型过孔，或者可以是当导电材料沿着通路孔的壁形成时形成的共形型过孔。当导电材料沿着通路孔的壁形成时，通路孔的内部可用绝缘材料填充。另外，第三过孔133的形状可具有本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。
第三绝缘层141可设置在第一绝缘层111A、第一布线层112A、第一电子组件120A和第一绝缘材料131A的下方。根据设计，绝缘层、布线层和/或过孔还可设置在第三绝缘层141的下方。
第三绝缘材料141的形成材料不受特别限制，并且可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者热固性树脂或热塑性树脂浸渍有芯材料(诸如玻璃布或玻璃织物)以及无机填料的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果需要，可使用感光介电(PID)树脂。
第三绝缘层141的厚度可比第一绝缘层111A和第二绝缘层111B中的每者的厚度厚或薄。另外，第三绝缘层141的厚度可与第一绝缘层111A和第二绝缘层111B中的每者的厚度大体上相同。
第五布线层142可设置在第三绝缘层141的下表面上，并且可连接到第一布线层112A和/或第一电子组件120A。另外，第五布线层142也可通过第一布线层112A和第二布线层112B连接到第二电子组件120B。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为第五布线层142的形成材料。第三布线层142可根据其设计执行各种功能。例如，第五布线层142可包括诸如接地(GND)图案、电力(PWR)图案、信号(S)图案等的布线图案。这里，信号(S)图案可包括除接地(GND)信号图案、电力(PWR)信号图案等之外的各种信号图案(诸如数据信号图案等)。另外，第五布线层142中可包括过孔焊盘等。
第四过孔143可贯穿第三绝缘层141，并且可使第五布线层142连接到第一布线层112A和/或第一电子组件120A。如上所述，第四过孔143可与第一电子组件120A的电极120AP直接接触以彼此连接。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为第四过孔143的形成材料。第四过孔143可以是用导电材料完全填充的填充型过孔，或者可以是当导电材料沿着通路孔的壁形成时形成的共形型过孔。如果导电材料沿着通路孔的壁形成，则通路孔的内部可用绝缘材料填充。另外，第四过孔143的形状可具有本领域中所有已知的形状，诸如锥形形状、圆柱形形状等。
如上所述，根据工艺，当第四过孔143具有锥形形状时，第四过孔143可具有在与第一过孔113A和/或第二过孔113B相反的方向上渐缩的锥形形状。例如，如附图中所示，第一过孔113A和/或第二过孔113B可具有其宽度从其上部到下部变窄的形状，并且第四过孔143可具有其宽度从其上部到下部变宽的形状。
图5是根据另一示例的嵌有电子组件的基板100B的示意性截面图。
与根据示例的嵌有电子组件的基板100A相比，在图5中所示的嵌有电子组件的基板100B中，第二电子组件120B可以以表面安装的方法通过连接导体150安装在第二布线层112B上。
连接导体150可包括焊料和/或导电膏。然而，本公开不限于此，并且可使用连接导体150的任意形成材料，只要其是导电材料即可。连接导体150也可使第二电子组件120B固定到第二布线层112B。
图6是示出根据另一示例的嵌有电子组件的基板100C的示意性截面图。
参照图6，与根据示例的嵌有电子组件的基板100A相比，根据另一示例的嵌有电子组件的基板100C可具有多个第一贯通部110HA1和110HA2以及多个第二贯通部110HB1和110HB2，并且包括多个第一电子组件120A1和120A2以及多个第二电子组件120B1和120B2。
多个第一电子组件120A1和120A2可分别设置在多个第一贯通部110HA1和110HA2中。另外，多个第二电子组件120B1和120B2可分别设置在多个第二贯通部110HB1和110HB2中。
然而，两个或更多个第一电子组件120A1和120A2可设置在多个第一贯通部110HA1和110HA2中的每者中。另外，两个或更多个第二电子组件120B1和120B2可设置在多个第二贯通部110HB1和110HB2中的每者中。
在示例实施例中，为了便于描述，术语“侧部区域”、“侧表面”等可用于指在左右方向上截取形成的表面，术语“下侧”、“下部”、“下表面”等可用于指关于图中的截面朝向下的方向，并且术语“上侧”、“上部”、“上表面”等可用于指与以上方向相反的方向。
元件设置在侧部区域、上侧、上部区域或下部区域上的概念可包括元件在相应的方向上直接接触配置为参考元件的构造，以及元件不直接接触参考元件的构造。为了便于描述，可如上定义术语，并且示例实施例的权利范围不特别限于以上术语。
在示例实施例中，术语“连接”不仅可指“直接连接”，还可包括通过粘合层等的方法的“间接连接”。另外，术语“电连接”可包括元件“物理连接”的情况和元件“不物理连接”的情况两者。
此外，术语“第一”、“第二”等可用于将一个元件与另一元件区分开，并且可不限制关于元件的顺序和/或重要性或其他。在一些情况下，在不脱离示例实施例的权利的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。
在示例实施例中，术语“示例实施例”可不是指一个相同的示例实施例，而是可被提供以描述和强调每个示例实施例的不同的独特特征。以上提出的示例实施例可被实现为不排除与其他示例实施例的特征的组合的可行性。例如，除非另外指出，否则在一个示例实施例中描述的特征即使其未在另一示例实施例中描述，该描述也可被理解为与另一示例实施例相关。
在示例实施例中使用的术语仅用于描述示例实施例，并非意图限制本公开。除非另外指出，否则单数形式也包括复数形式。
如上所述，根据本公开，能够提供一种能够使产品小型化并增加可嵌入其中的电子组件的数量的嵌有电子组件的基板。
作为本公开的各种效果中的另一效果，可提供一种能够使电连接路径最小化的嵌有电子组件的基板。
尽管上面已经示出并描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可做出修改和改变。

Claims (20)

1.一种嵌有电子组件的基板，包括：
第一绝缘层，具有第一贯通部；
第一电子组件，设置在所述第一贯通部中；
第二绝缘层，设置在所述第一绝缘层上并具有第二贯通部；
第二电子组件，设置在所述第二贯通部中；以及
绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分，
其中，所述第一贯通部和所述第二贯通部交叉使得所述第一贯通部的一部分和所述第二贯通部的一部分在平面上彼此叠置。
2.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件交叉使得所述第一电子组件的一部分和所述第二电子组件的一部分在平面上彼此叠置。
3.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件中的每者具有主体和电极，
所述第二绝缘层设置在所述第一电子组件的所述电极的上方，并且
所述第一绝缘层设置在所述第二电子组件的所述电极的下方。
4.根据权利要求1所述的嵌有电子组件的基板，其中，所述绝缘材料包括第一绝缘材料和第二绝缘材料，所述第一绝缘材料覆盖所述第一电子组件的至少一部分，所述第二绝缘材料覆盖所述第二电子组件的至少一部分。
5.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括设置在所述第一绝缘层上的第一布线层，
其中，所述第二电子组件设置在所述第一布线层上。
6.根据权利要求5所述的嵌有电子组件的基板，其中，所述第二电子组件通过连接导体连接到所述第一布线层。
7.根据权利要求5所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：第二布线层，设置在所述第一绝缘层的下表面上；以及
第三布线层，设置在所述第二绝缘层的上表面上。
8.根据权利要求7所述的嵌有电子组件的基板，其中，所述第二布线层埋在所述第一绝缘层的下表面中。
9.根据权利要求7所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：第一过孔，贯穿所述第一绝缘层并使所述第一布线层和所述第二布线层彼此连接，以及
第二过孔，贯穿所述第二绝缘层，并且使所述第一布线层和所述第三布线层彼此连接。
10.根据权利要求9所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：第三绝缘层，设置在所述第一绝缘层的下方；以及
第四布线层，设置在所述第三绝缘层的下表面上，
其中，所述第一电子组件和所述第二电子组件中的每者连接到所述第四布线层。
11.根据权利要求10所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：第三过孔，贯穿所述第三绝缘层且使所述第四布线层连接到所述第一电子组件和所述第二布线层中的每者。
12.根据权利要求11所述的嵌有电子组件的基板，其中，所述第一电子组件包括主体和电极，并且
所述第三过孔与所述第一电子组件的所述电极接触。
13.根据权利要求11所述的嵌有电子组件的基板，其中，所述第三过孔具有在与所述第一过孔和所述第二过孔中的至少一者相反的方向上渐缩的锥形形状。
14.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一贯通部和所述第二贯通部分别包括多个第一贯通部和多个第二贯通部，
所述第一电子组件和所述第二电子组件分别包括多个第一电子组件和多个第二电子组件，
所述多个第一电子组件分别设置在所述多个第一贯通部中，并且
所述多个第二电子组件分别设置在所述多个第二贯通部中。
15.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一贯通部和所述第二贯通部中的至少一者具有其宽度在从所述第二贯通部朝向所述第一贯通部的方向上变窄的形状。
16.一种嵌有电子组件的基板，包括：
第一绝缘层，具有第一贯通部；
第一布线层，设置在所述第一绝缘层上；
第二绝缘层，设置在所述第一绝缘层上并具有第二贯通部，所述第二贯通部使所述第一绝缘层和所述第一布线层中的每者的一部分暴露；
第一电子组件，设置在所述第一贯通部中；
第二电子组件，设置在所述第二贯通部中，并连接到通过所述第二贯通部暴露的所述第一布线层；以及
绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分。
17.根据权利要求16所述的嵌有电子组件的基板，其中，所述第二电子组件的电极与所述第一布线层接触。
18.根据权利要求16所述的嵌有电子组件的基板，其中，所述第二电子组件的电极与所述嵌有电子组件的基板的任意过孔间隔开。
19.根据权利要求16所述的嵌有电子组件的基板，其中，所述第一电子组件与所述第二电子组件通过所述绝缘材料间隔开。
20.一种嵌有电子组件的基板，包括：
第一绝缘层，具有第一腔；
第一电子组件，设置在所述第一腔的一部分中并位于与所述第一绝缘层的下表面相同的高度上；
第二绝缘层，设置在所述第一绝缘层上并具有第二腔；
第二电子组件，设置在所述第二腔的一部分中并位于所述第二绝缘层的下表面的上方的高度上；以及
绝缘材料，覆盖所述第一电子组件和所述第二电子组件中的每者的至少一部分，
其中，所述第一腔和所述第二腔交叉使得所述第一腔和所述第二腔在平面图中沿所述基板的厚度方向彼此部分地叠置。
CN202010380256.5A 2019-12-16 2020-05-08 嵌有电子组件的基板 Pending CN112996242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0167955 2019-12-16
KR1020190167955A KR20210076586A (ko) 2019-12-16 2019-12-16 전자부품 내장기판

Publications (1)

Publication Number Publication Date
CN112996242A true CN112996242A (zh) 2021-06-18

Family

ID=74682948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010380256.5A Pending CN112996242A (zh) 2019-12-16 2020-05-08 嵌有电子组件的基板

Country Status (3)

Country Link
US (1) US10939556B1 (zh)
KR (1) KR20210076586A (zh)
CN (1) CN112996242A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026304A (ko) * 2019-08-29 2021-03-10 삼성전기주식회사 전자부품 내장기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073064A1 (ja) * 2003-02-17 2004-08-26 Renesas Technology Corp. 半導体装置
CN203015273U (zh) * 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
US20150235994A1 (en) * 2012-09-14 2015-08-20 Ps5 Luxco S.A.R.L. Semiconductor device and method of manufacturing a semiconductor device
CN106469656A (zh) * 2015-08-12 2017-03-01 商升特公司 形成倒金字塔式腔体半导体封装的方法和半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
KR101084252B1 (ko) 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2014185204A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 部品内蔵基板及び通信モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004073064A1 (ja) * 2003-02-17 2004-08-26 Renesas Technology Corp. 半導体装置
US20150235994A1 (en) * 2012-09-14 2015-08-20 Ps5 Luxco S.A.R.L. Semiconductor device and method of manufacturing a semiconductor device
CN203015273U (zh) * 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
CN106469656A (zh) * 2015-08-12 2017-03-01 商升特公司 形成倒金字塔式腔体半导体封装的方法和半导体装置

Also Published As

Publication number Publication date
US10939556B1 (en) 2021-03-02
KR20210076586A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
CN110676556B (zh) 天线模块
US10998247B2 (en) Board with embedded passive component
US10881004B1 (en) Electronic component embedded substrate
CN113038705A (zh) 嵌有电子组件的基板
CN112447655A (zh) 封装件基板
CN114080092A (zh) 组件封装件和用于该组件封装件的印刷电路板
CN114501787A (zh) 连接结构嵌入式基板
US11284515B2 (en) Electronic component embedded substrate
US20230245989A1 (en) Printed circuit board and electronic component package including the same
CN112996242A (zh) 嵌有电子组件的基板
US11552009B2 (en) Printed circuit board
US11039537B1 (en) Electronic component embedded substrate
CN114466509A (zh) 具有嵌入式桥的印刷电路板及制造其的方法
CN113873756A (zh) 印刷电路板
US11963301B2 (en) Printed circuit board
US11715680B2 (en) Printed circuit board
US11903129B2 (en) Printed circuit board
US11948849B2 (en) Package-embedded board
US20230108748A1 (en) Electronic component embedded substrate
US20230156922A1 (en) Printed circuit board
CN114615800A (zh) 印刷电路板
CN116072635A (zh) 嵌有电子组件的基板
CN114497022A (zh) 封装结构和封装件安装基板
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN112996240A (zh) 嵌有电子组件的基板及电子封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination