CN114501787A - 连接结构嵌入式基板 - Google Patents

连接结构嵌入式基板 Download PDF

Info

Publication number
CN114501787A
CN114501787A CN202110886125.9A CN202110886125A CN114501787A CN 114501787 A CN114501787 A CN 114501787A CN 202110886125 A CN202110886125 A CN 202110886125A CN 114501787 A CN114501787 A CN 114501787A
Authority
CN
China
Prior art keywords
layers
connection structure
wiring
insulating
insulating layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110886125.9A
Other languages
English (en)
Inventor
张容蕣
石田直人
金基锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114501787A publication Critical patent/CN114501787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种连接结构嵌入式基板。所述连接结构嵌入式基板包括：印刷电路板，包括多个第一绝缘层以及设置在所述多个第一绝缘层上和/或所述多个第一绝缘层之间的多个第一布线层；以及连接结构，嵌在所述印刷电路板中，并且包括多个第二绝缘层以及设置在所述多个第二绝缘层上和/或所述多个第二绝缘层之间的多个第二布线层。所述多个第二绝缘层中的最下面的第二绝缘层包括有机绝缘材料，并且与所述多个第一绝缘层中的一个第一绝缘层的上表面接触。

Description

连接结构嵌入式基板
本申请要求于2020年11月13日在韩国知识产权局提交的第10-2020-0152195号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种连接结构嵌入式基板。
背景技术
近来，在电子组件行业中，响应于5G高速通信和人工智能(AI)，已经需要一种高度集成的印刷电路板(PCB)。微电路是用于高度集成的PCB的核心技术，并且目前在相关领域中已经对微电路进行了积极的研究，但是由于基板在具有大面积的同时被设计为堆叠的，因此在制造基板时存在由良率降低而引起的成本增加的问题。因此，对于需要微电路的区域，需要一种用于单独制造连接结构并将连接结构嵌在具有大面积的基板中的技术。例如，已经使用了嵌入式多裸片互连桥(EMIB)的技术。
在EMIB的情况下，在PCB中可形成腔，并且连接结构可能需要使用附接到连接结构的粘合剂而被固定到金属阻挡件，使得连接结构可不运动并可被固定。在这种情况下，可能需要用于形成腔的附加工艺，并且由于用于结合连接结构的粘合剂(诸如，裸片附着膜(DAF))使用寿命短且昂贵，因此可能难以延长连接结构的寿命，这会增加成本。
发明内容
本公开的一方面在于提供一种连接结构，该连接结构可在不形成腔且不使用用于结合连接结构的粘合剂的情况下嵌在基板中。
本公开的另一方面在于提供一种连接结构嵌入式基板，该连接结构嵌入式基板可改善当信号在裸片之间高速传输时的电特性。
本公开的另一方面在于在基板和/或连接结构中使用半固化或部分固化的绝缘材料来结合连接结构。
根据本公开的一方面，一种连接结构嵌入式基板包括：印刷电路板，包括多个第一绝缘层以及设置在所述多个第一绝缘层上和/或所述多个第一绝缘层之间的多个第一布线层；以及连接结构，嵌在所述印刷电路板中，并且包括多个第二绝缘层以及设置在所述多个第二绝缘层上和/或所述多个第二绝缘层之间的多个第二布线层。所述多个第二绝缘层中的最下面的第二绝缘层包括有机绝缘材料，并且与所述多个第一绝缘层中的一个第一绝缘层的上表面接触。
根据本公开的另一方面，一种连接结构嵌入式基板包括：印刷电路板，包括多个第一绝缘层、多个第一布线层和多个第一布线过孔层；以及连接结构，嵌在所述印刷电路板中并且包括多个第二绝缘层、多个第二布线层和多个第二布线过孔层。所述多个第二布线层中的最上面的第二布线层嵌在所述多个第二绝缘层中的最上面的第二绝缘层的上侧中，并且所述多个第二绝缘层中的所述最上面的第二绝缘层的上表面被暴露。所述多个第二绝缘层的最下面的第二绝缘层包括介电耗散因子(Df)小于等于0.010的有机绝缘材料。
根据本公开的另一方面，一种连接结构嵌入式基板包括：印刷电路板，包括多个第一绝缘层以及设置在所述多个第一绝缘层上和/或所述多个第一绝缘层之间的多个第一布线层；以及连接结构，嵌在所述印刷电路板中，并且包括多个第二绝缘层以及设置在所述多个第二绝缘层上和/或所述多个第二绝缘层之间的多个第二布线层。所述多个第二布线层中的最下面的第二布线层的下表面被所述多个第二绝缘层中的最下面的第二绝缘层覆盖。所述多个第一绝缘层中的最上面的第一绝缘层覆盖所述连接结构的侧表面和上表面，所述多个第一布线层中的最上面的第一布线层通过设置在所述最上面的第一绝缘层的覆盖所述连接结构的部分中的第一过孔连接到所述连接结构，并且通过穿过所述最上面的第一绝缘层的第二过孔连接到所述多个第一布线层中的一个第一布线层。所述第二过孔的厚度大于所述连接结构的厚度。
附图说明
通过以下结合附图以及具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的框图；
图2是示出电子装置的示例的立体图；
图3是示出连接结构嵌入式基板的示例的截面图；
图4和图5是示出制造图3中示出的连接结构嵌入式基板的示例的工艺图；
图6是示出连接结构嵌入式基板的修改示例的截面图；
图7是示出图6中示出的连接结构嵌入式基板的平面图；
图8是示出连接结构嵌入式基板的另一示例的截面图；
图9和图10是示出制造图8中示出的连接结构嵌入式基板的示例的工艺图；
图11是示出图8中示出的连接结构嵌入式基板的修改示例的截面图；以及
图12是示出图11中示出的连接结构嵌入式基板的平面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出电子装置系统的示例的框图。
参照图1，电子装置1000可将主板1010容纳在其中。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接或电连接到主板1010。这些组件可通过各种信号线1090连接到下面将要描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模数转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片的封装件形式。
网络相关组件1030可包括与诸如以下协议兼容或使用诸如以下协议进行通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容使用各种其他无线标准或协议或者有线标准或协议进行通信的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或上述网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括物理连接或电连接到主板1010或者不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。然而，这些其他组件不限于此，而是可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而是可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的立体图。
参照图2，电子装置可通过智能电话1100实现。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接或电连接到主板1110。相机模块1130和/或扬声器可被容纳在智能电话1100的主板1110中。电子组件1120中的一些电子组件可以是芯片相关组件(诸如，组件封装件1121)，但其示例实施例不限于此。在组件封装件1121中，多个电子组件可按照表面安装的形式设置在多层印刷电路板上，但其示例实施例不限于此。电子装置不必局限于智能电话1100，而是可以是如上所述的其他电子装置。
图3是示出连接结构嵌入式基板的示例的截面图。
参照图3，示例实施例中的连接结构嵌入式基板500A1可包括：印刷电路板100，包括第一绝缘体110、多个第一布线层121、122和123以及多个第一布线过孔层131和132，第一绝缘体110包括多个第一绝缘层111、112和115，多个第一布线层121、122和123设置在第一绝缘体110上和/或第一绝缘体110中(即，多个第一布线层121、122和123设置在多个第一绝缘层111、112和115上和/或多个第一绝缘层111、112和115之间)，多个第一布线过孔层131和132设置在第一绝缘体110中；以及连接结构200，包括第二绝缘体210、多个第二布线层221、222和223以及多个第二布线过孔层231和232，第二绝缘体210嵌在第一绝缘体110中并且包括多个第二绝缘层211、212和215，多个第二布线层221、222和223设置在第二绝缘体210上和/或第二绝缘体210中(即，多个第二布线层221、222和223设置在多个第二绝缘层211、212和215上和/或多个第二绝缘层211、212和215之间)，多个第二布线过孔层231和232设置在第二绝缘体210中。多个第一布线过孔层131和132的过孔可相对于多个第二布线过孔层231和232的过孔在相反的方向上渐缩。第一绝缘体110的第一绝缘层111、112和115中的每个以及第二绝缘体210的第二绝缘层211、212和215中的每个可包括绝缘树脂。第二绝缘体210的下表面可与第一绝缘体110接触。
如上所述，示例实施例中的连接结构嵌入式基板500A1可具有不在印刷电路板100中形成腔的情况下将连接结构200嵌入其中的的结构。此外，连接结构200的第二绝缘体210的下表面可结合到第一绝缘体110，使得连接结构200可与印刷电路板100接触。因此，可解决与嵌入有EMIB的印刷电路板相关的问题。
连接结构200的第二绝缘体210的下表面可与第一有机绝缘层115(印刷电路板100的第一绝缘体110的多个第一绝缘层111、112和115中的一个第一绝缘层)的上表面接触。第一有机绝缘层115可在设置连接结构200之前被设置为处于半固化或部分固化的状态，并且连接结构200可结合到半固化或部分固化的第一有机绝缘层115上。当在结合连接结构200之后通过固化工艺使第一有机绝缘层115固化时，可固定连接结构200。因此，粘合剂可以不是必需的。在第一有机绝缘层115的半固化或部分固化的状态下，第一有机绝缘层115可在结合连接结构200时部分地凹入，使得：在固化之后，第一有机绝缘层115的上表面可在与连接结构200的绝缘体210的下表面接触的区域中具有台阶部分。
第一有机绝缘层115可包括半固化或部分固化的有机绝缘材料。例如，第一有机绝缘层115可包括味之素堆积膜(Ajinomoto build-up film，ABF)和聚酰亚胺中的至少一种，但其示例实施例不限于此。第一有机绝缘层115的介电耗散因子(Df)可小于等于0.010(例如，小于等于0.005)。当ABF和/或聚酰亚胺处于上述条件下并且多个裸片被安装在连接结构嵌入式基板500A1上时，可改善当信号在裸片之间高速传输时的电特性。如果需要，第一有机绝缘层115的介电常数(Dk)可小于等于3.5(例如，小于等于3.2)。
在连接结构200中，第二有机绝缘层215可设置在连接结构200的最下侧上。在这种情况下，第二有机绝缘层215(连接结构200的第二绝缘体210的多个第二绝缘层211、212和215中的最下层)可处于半固化或部分固化的状态，并且连接结构200可通过处于半固化或部分固化的状态的第二有机绝缘层215而结合到印刷电路板100的第一有机绝缘层115。当在结合连接结构200之后通过固化工艺使第二有机绝缘层215固化时，可固定连接结构200。因此，粘合剂可以不是必需的。
第二有机绝缘层215(连接结构200的多个第二绝缘层211、212和215的最下层)可包括半固化或部分固化的有机绝缘材料。例如，第二有机绝缘层215可包括ABF和聚酰亚胺中的至少一种，但其示例实施例不限于此。第二有机绝缘层215的介电耗散因子(Df)可小于等于0.010(例如，小于等于0.005)。当在这些条件下使用ABF和/或聚酰亚胺并且将多个裸片安装在连接结构嵌入式基板500A1上时，可改善当信号在裸片之间高速传输时的电特性。如果需要，第二有机绝缘层215的介电常数(Dk)可小于等于3.5(例如，小于等3.2)。
第二有机绝缘层215(连接结构200的多个第二绝缘层211、212和215中的最下层)的下表面可与第一有机绝缘层115(印刷电路板100的多个第一绝缘层111、112和115中的一个第一绝缘层)的上表面接触。在这种情况下，为了改善结合，印刷电路板100的第一有机绝缘层115也可在设置连接结构200之前处于半固化或部分固化状态，并且在这种情况下，第一有机绝缘层115可在结合连接结构200时部分地凹入，使得：在固化之后，第一有机绝缘层115的上表面可在与连接结构200的绝缘体210的下表面接触的区域中具有台阶部分。
印刷电路板100的多个第一布线层121、122、123中的最上面的第一布线层123可通过第一布线过孔V1而电连接到设置在印刷电路板100的最上面的第一布线层123与最下面的第一布线层121之间的第一布线层122，第一布线过孔V1共同穿过第一有机绝缘层115以及多个第一绝缘层111、112和115中的最上面的第一绝缘层112。第一布线过孔V1的厚度可大于连接结构200的厚度。
连接结构200的多个第二布线层221、222和223中的最上面的第二布线层221可被掩埋在多个第二绝缘层211、212和215中的最上面的第二绝缘层211的上侧中，并且最上面的第二布线层221的上表面可被暴露。设置在连接结构200的最上侧的第二布线层221的暴露的上表面可被上述印刷电路板100的多个第一绝缘层111、112和115中的最上面的第一绝缘层112覆盖。也就是说，多个第一绝缘层111、112和115中的最上面的第一绝缘层112可覆盖连接结构200的侧表面和上表面。设置在连接结构200的最上侧上的第二布线层221的暴露的上表面可电连接到印刷电路板100的多个第一布线层121、122和123中的最上面的第一布线层123。第二布线过孔V2可仅穿过印刷电路板100的多个第一绝缘层111、112和115中的最上面的第一绝缘层112。
设置在印刷电路板100的最上面的第一布线层123与最下面的第一布线层121之间的第一布线层122可包括金属图案M。金属图案M可设置在印刷电路板100的多个第一绝缘层111、112和115的最下面的第一绝缘层111的上表面上。连接结构200的第二绝缘体210的下表面可与金属图案M的上表面间隔开。金属图案M可设置在连接结构200的第二绝缘体210的下方，并且可与第二绝缘体210间隔开。连接结构200的第二绝缘体210的下表面与金属图案M的上表面之间的区域可利用第一有机绝缘层115填充。金属图案M的宽度可大于连接结构200的第二绝缘体210的宽度。
在下面的描述中，将参照图3来描述根据示例实施例的连接结构嵌入式基板500A1的元件。
印刷电路板100可包括第一绝缘体110、多个第一布线层121、122和123以及多个第一布线过孔层131和132，第一绝缘体110包括多个第一绝缘层111、112和115。多个第一布线层121、122和123中的每个可包括导体图案，并且多个第一布线过孔层131和132可将多个第一布线层121、122和123的导体图案彼此电连接。印刷电路板100可具有无芯基板的形式。例如，印刷电路板100可包括：第1-1绝缘层111；第1-1布线层121，嵌在第1-1绝缘层111的下侧中；第1-2布线层122，设置在第1-1绝缘层111的上表面上；第1-1布线过孔层131，穿过第1-1绝缘层111，并且将第1-1布线层121连接到第1-2布线层122；第一有机绝缘层115，设置在第1-1绝缘层111的上表面上，并且覆盖第1-2布线层122；第1-2绝缘层112，设置在第一有机绝缘层115的上表面上；第1-3布线层123，设置在第1-2绝缘层112的上表面上；以及第1-2布线过孔层131，包括第一布线过孔V1和第二布线过孔V2，第一布线过孔V1共同穿过第1-2绝缘层112和第一有机绝缘层115并且将第1-2布线层122连接到第1-3布线层123，第二布线过孔V2穿过第1-2绝缘层112并且将第1-3布线层123连接到下面将要描述的连接结构200。
绝缘材料可用作多个第一绝缘层111、112和115的材料，并且热固性绝缘树脂(诸如，环氧树脂)、热塑性绝缘树脂(诸如，聚酰亚胺)或者通过将无机填料(诸如，二氧化硅)和/或增强材料(诸如，玻璃纤维)浸渍在热固性树脂或热塑性树脂中而制备的树脂可用作绝缘材料。例如，可使用ABF、半固化片等。例如，第1-1绝缘层111和第1-2绝缘层112可包括半固化片，并且第一有机绝缘层115可包括ABF或聚酰亚胺。第一有机绝缘层115可包括具有低Df的ABF或者具有低Df的聚酰亚胺，从而具有小的介电耗散因子(Df)。可选地，第一有机绝缘层115可包括具有低Df和Dk的ABF或者具有低Df和Dk的聚酰亚胺，从而具有低介电耗散因子(Df)和低介电常数(Dk)。第1-1绝缘层111和第1-2绝缘层112中的每个可具有比第一有机绝缘层115的模量(即，杨式模量)大的模量。第1-1绝缘层111和第1-2绝缘层112中的每个可具有比第一有机绝缘层115的厚度大的厚度。多个第一绝缘层111、112和115的数量可大于或小于附图中示出的示例中的数量。
金属材料可用作多个第一布线层121、122和123的材料，并且铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金可用作金属材料。多个第一布线层121、122和123中的每个可根据设计而执行各种功能。例如，多个第一布线层121、122和123可包括接地图案、电力图案、信号图案等。这些图案中的每个可具有线形状、面形状或焊盘形状。多个第一布线层121、122和123可通过镀覆工艺(诸如，加成工艺(AP)、半加成AP(SAP)、改进的SAP(MSAP)、封孔(TT)工艺等)形成，并因此可包括种子层(无电镀层)和基于该种子层形成的电解镀层。如果需要，还可包括底层铜箔。多个第一布线层121、122和123的数量可大于或小于附图中示出的示例中的数量。
金属材料还可用作多个第一布线过孔层131和132的材料，并且铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金可用作金属材料。根据设计，多个第一布线过孔层131和132中的每个可包括信号连接过孔、接地连接过孔、电力连接过孔等。多个第一布线过孔层131和132的布线过孔中的每个可以是利用金属材料完全填充通路孔的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。多个第一布线过孔层131和132的布线过孔中的每个可具有渐缩形状。例如，多个第一布线过孔层131和132可通过镀覆工艺(诸如，AP、SAP、MSAP、TT工艺等)形成，并因此可包括种子层(无电镀层)和基于该种子层形成的电解镀层。多个第一布线过孔层131和132的数量可大于或小于附图中示出的示例中的数量。
连接结构200可包括第二绝缘体210、多个第二布线层221、222和223以及多个第二过孔层231和232，第二绝缘体210包括多个第二绝缘层211、212和215。多个第一布线层221、222和223中的每个可包括导体图案，并且多个第二布线过孔层231和232可将导体图案彼此电连接。连接结构200可具有无芯基板的形式。例如，连接结构200可包括：第2-1绝缘层211；第2-1布线层221，嵌在第2-1绝缘层211的上侧中；第2-2布线层222，设置在第2-1绝缘层211的下表面上；第2-1布线过孔层231，将第2-1布线层221连接到第2-2布线层222；第2-2绝缘层212，设置在第2-1绝缘层211的下表面上，并且覆盖第2-2布线层222；第2-3布线层223，设置在第2-2绝缘层212的下表面上；第二布线过孔层232，穿过第2-2绝缘层212，并且将第2-2布线层222连接到第2-3布线层223；以及第二有机绝缘层215，设置在第2-2绝缘层212的下表面上，并且覆盖第2-3布线层223。
如图4和图5(稍后将描述)中所示，在制造期间，连接结构200可设置在载体710上，并且可上下颠倒地设置，使得连接结构200可结合到印刷电路板100的前体的第一有机绝缘层115。因此，与结合连接结构200之前的状态相比，最终结构中的连接结构200可上下颠倒地设置。
例如，设置在印刷电路板100的第一有机绝缘层115上的连接结构200可包括：第二有机绝缘层215；第2-3布线层223，嵌在第二有机绝缘层215的上侧中；第2-2绝缘层212，设置在第二有机绝缘层215的上表面上；第2-2布线层222，嵌在第2-2绝缘层212的上侧中；第二布线过孔层232，穿过第2-2绝缘层212，并且将第2-2布线层222连接到第2-3布线层223；第2-1绝缘层211，设置在第2-2绝缘层212的上表面上；第2-1布线层221，嵌在第2-1绝缘层211的上侧中，并且第2-1布线层221的上表面被暴露；以及第2-1布线过孔层231，穿过第2-1绝缘层211，并且将第2-1布线层221连接到第2-2布线层222。
绝缘材料可用作多个第二绝缘层211、212和215的材料。例如，感光绝缘材料和感光电介质(PID)可用作第2-1绝缘层211和第2-2绝缘层212的绝缘材料，并且ABF、聚酰亚胺等可用作第二有机绝缘层215的绝缘材料。第二有机绝缘层215可包括具有低Df的ABF或者具有低Df的聚酰亚胺，从而具有小的介电耗散因子(Df)。可选地，第二有机绝缘层215可包括具有低Df和Dk的ABF或者具有低Df和Dk的聚酰亚胺，从而具有小的介电耗散因子(Df)和小的介电常数(Dk)。多个第二绝缘层211、212和215的数量可大于或小于附图中示出的示例中的数量。
金属材料可用作多个第二布线层221、222和223的材料，并且铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金可用作金属材料。多个第二布线层221、222和223中的每个可根据设计而执行各种功能。例如，多个第二布线层221、222和223可包括接地图案、电力图案、信号图案等。这些图案中的每个可具有线形状、面形状或焊盘形状。多个第二布线层221、222和223可通过镀覆工艺(诸如，AP、SAP、MSAP、TT工艺等)形成，并因此可包括种子层(无电镀层)和基于该种子层形成的电解镀层。如果需要，还可包括底层铜箔。多个第二布线层221、222和223的数量可大于或小于附图中示出的示例中的数量。
金属材料可用作多个第二布线过孔层231和232的材料，并且铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金可用作金属材料。根据设计，多个第二布线过孔层231和232中的每个可包括信号连接过孔、接地连接过孔、电力连接过孔等。多个第二布线过孔层231和232的布线过孔中的每个可以是利用金属材料完全填充通路孔的填充型过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型过孔。多个第二布线过孔层231和232的布线过孔中的每个可具有渐缩形状。例如，多个第二布线过孔层231和232可通过镀覆工艺(诸如，AP、SAP、MSAP、TT工艺等)形成，并因此可包括种子层(无电镀层)和基于该种子层形成的电解镀层。多个第二布线过孔层231和232的数量可大于或小于附图中示出的示例中的数量。
连接结构200的多个第二布线层221、222和223可包括密度比印刷电路板100的多个第一布线层121、122和123的密度相对高的高密度电路。换句话说，多个第二布线层的平均密度高于多个第一布线层的平均密度。高密度可表示多个第二布线层221、222和223之间可具有相对小的节距和/或相对小的间距。
作为高密度电路的示例，连接结构200的多个第二布线层221、222和223与印刷电路板100的多个第一布线层121、122和123相比可具有相对小的节距。
节距可指的是：在设置于相同高度上的布线层中的每个中，从一个导体图案的中心到另一相邻导体图案的中心的距离。此外，示例实施例中的多个第一布线层121、122和123的节距以及多个第二布线层221、222和223的节距不是指每个布线层的节距，而是指平均节距。因此，连接结构200的多个第二布线层221、222和223与印刷电路板100的多个第一布线层121、122和123相比可具有相对小的节距的构造可表示多个第二布线层221、222和223中的节距的平均值可小于多个第一布线层121、122和123中的节距的平均值。
例如，当印刷电路板100的多个第一布线层121、122和123中的至少一个第一布线层的平均节距被称为第一节距并且连接结构200的第二布线层221、222和223中的至少一个第二布线层的平均节距是第二节距时，第一节距可大于第二节距。
作为高密度电路的另一示例，当印刷电路板100的多个第一布线层121、122和123之间的平均间距被称为第一间距并且连接结构200的多个第二布线层221、222和223之间的平均间距是第二间距时，第一间距可大于第二间距。在此，间距可指的是多个第一布线层121、122和123中的彼此相邻的两个导体图案之间的间距以及多个第二布线层221、222和223中的彼此相邻的两个导体图案之间的间距。
由于其他构造的描述可与上面的描述相同，因此将不重复其详细描述。
图4和图5是示出制造图3中所示的连接结构嵌入式基板的示例的工艺图。
参照图4，可制备其至少一个表面上形成有种子层711的载体710。此后，可在载体710的种子层711上形成多个第二绝缘层211、212和215、多个第二布线层221、222和223以及多个第二布线过孔层231和232。可通过涂覆并固化绝缘材料或者层叠并固化绝缘膜来形成多个第二绝缘层211、212和215。可通过镀覆工艺形成多个第二布线层221、222和223。在通过光刻工艺等加工通路孔之后，可通过镀覆工艺形成多个第二布线过孔层231和232。因此，可形成层叠体。
参照图5，此后，可将在载体710附接到层叠体的情况下按照单元锯切层叠体，并且可利用半固化或部分固化的第二有机绝缘层215将按单元锯切的层叠体(连接结构200的前体)结合到印刷电路板100的前体的第一有机绝缘层115。此后，可分离载体710，并且可通过蚀刻去除种子层711。此后，可通过第1-2绝缘层112掩埋连接结构200，可执行其他必要的工艺，并且可通过固化工艺来固定连接结构200，从而制造在前述示例实施例中描述的连接结构嵌入式基板500A1。
由于其他构造的描述可与上面的描述相同，因此将不重复其详细描述。
图6是示出连接结构嵌入式基板的修改示例的截面图。
图7是示出图6中示出的连接结构嵌入式基板的平面图。
参照图6和图7，与在前述示例实施例中描述的连接结构嵌入式基板500A1不同，在修改示例中的连接结构嵌入式基板500A2中，多个电子组件310和320可通过凸块310B和320B以及电连接金属件400而表面安装在印刷电路板100上。多个电子组件310和320中的每个的至少一部分可被构造为数百至数百万个器件被集成在单个芯片中的集成电路(IC)裸片。如果需要，除了IC裸片之外，多个电子组件310和320还可包括片式电感器和/或片式电容器。凸块310B和320B可包括诸如铜(Cu)的金属材料。电连接金属件400可包括锡(Sn)或者含锡(Sn)的合金(诸如，焊料)。
由于其他构造的描述可与上面的描述相同，因此将不重复其详细描述。
图8是示出连接结构嵌入式基板的另一示例的截面图。
参照图8，与在前述示例实施例中描述的连接结构嵌入式基板500A1不同，在另一示例实施例中的连接结构嵌入式基板500B1中，可不设置印刷电路板100的第一有机绝缘层115，并且连接结构200可通过半固化或部分固化的第二有机绝缘层215结合到印刷电路板100的金属图案M。当在结合连接结构200之后通过固化工艺使第二有机绝缘层215固化时，可固定连接结构200。例如，第二有机绝缘层215(连接结构200的多个第二绝缘层211、212和215中的最下层)的下表面可与设置在印刷电路板100的最上面的第一布线层123与最下面的第一布线层121之间的第一布线层122的金属图案M的上表面接触，并且金属图案M的宽度可比连接结构200的第二绝缘体210的宽度大。因此，粘合剂可以不是必需的。
由于其他构造的描述可与上面的描述相同，因此将不重复其详细描述。
图9和图10是示出制造图8中示出的连接结构嵌入式基板的示例的工艺图。
参照图9，可制备其至少一个表面上形成有种子层711的载体710。此后，可在载体710的种子层711上形成多个第二绝缘层211、212和215、多个第二布线层221、222和223以及多个第二布线过孔层231和232。可通过涂覆并固化绝缘材料或者层叠并固化绝缘膜来形成多个第二绝缘层211、212和215。可通过镀覆工艺形成多个第二布线层221、222和223。在通过光刻工艺等加工通路孔之后，可通过镀覆工艺形成多个第二布线过孔层231和232。因此，可形成层叠体。
参照图10，可在载体710附接到层叠体的情况下按单元锯切层叠体，并且可利用半固化或部分固化的第二有机绝缘层215将按单元锯切的层叠体(连接结构200的前体)结合到印刷电路板100的前体的金属图案M。此后，可分离载体710，并且可通过蚀刻去除种子层711。此后，可通过第1-2绝缘层112掩埋连接结构200，可执行其他必要的工艺，并且可通过固化工艺来固定连接结构200，从而制造连接结构嵌入式基板500B1。
图11是示出图8中示出的连接结构嵌入式基板的修改示例的截面图。
图12是示出图11中示出的连接结构嵌入式基板的平面图。
参照图11和图12，与前述示例实施例中描述的连接结构嵌入式基板500B1不同，在修改示例中的连接结构嵌入式基板500B2中，多个电子组件310和320可通过凸块310B和320B以及电连接金属件400而表面安装在印刷电路板100上。多个电子组件310和320可通过连接结构200而彼此电连接。多个电子组件310和320中的每个可被构造为数百至数百万个器件被集成在单个芯片中的IC裸片。如果需要，除了IC裸片之外，多个电子组件310和320还可包括片式电感器和/或片式电容器。凸块310B和320B可包括诸如铜(Cu)的金属。电连接金属件400可包括锡(Sn)或者含锡(Sn)的合金(诸如，焊料)。
由于其他构造的描述可与上面的描述相同，因此将不重复其详细描述。
根据前述示例实施例，连接结构可在不形成腔且不使用用于结合连接结构的粘合剂的情况下嵌在基板中。
此外，可提供一种连接结构式嵌入基板，该连接结构嵌入式基板可改善当信号在裸片之间高速传输时的电特性。
在示例实施例中，为了便于描述，术语“侧部”、“侧表面”等可用于指示参照附图中的截面在右/左方向上形成的部分、表面等，术语“上侧”、“上部”、“上表面”等可用于指示参照附图中的截面在向上方向上形成的侧、部分、表面等，并且术语“下侧”、“下部”、“下表面”等可用于指示参照附图中的截面在向下方向上形成的侧、部分、表面等。元件设置在侧部区域、上侧、下侧、上部区域或下部区域上的概念可包括元件在相应方向上与被构造为参考元件的元件直接接触的构造以及元件不与参考元件直接接触的构造。然而，为了便于描述，这些术语可如上被定义，并且示例实施例的范围不受上述术语具体限制。
在示例实施例中，术语“连接”不仅可指“直接连接”，而且还可包括借助于粘合层等的“间接连接”。此外，术语“电连接”可包括元件“物理连接”的情况和元件“不物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个元件与另一元件区分开，并且可不限制与元件有关的顺序和/或重要性等。在一些情况下，在不脱离示例实施例的范围的情况下，“第一元件”可被称为“第二元件”，并且类似地，“第二元件”可被称为“第一元件”。
在示例实施例中，术语“示例实施例”可不是指一个相同的示例实施例，而是可被提供以描述和强调每个示例实施例的不同的独特特征。可实现上面提出的示例实施例，但不排除与其他示例实施例的特征组合的可能性。例如，除非另有说明，否则即使在一个示例实施例中描述的特征未在另一示例实施例中描述，该描述也可被理解为与该另一示例实施例有关。
虽然上面已经示出并描述了示例实施例，但对于本领域技术人员而言将易于理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims (22)

1.一种连接结构嵌入式基板，包括：
印刷电路板，包括多个第一绝缘层以及设置在所述多个第一绝缘层上和/或所述多个第一绝缘层之间的多个第一布线层；以及
连接结构，嵌在所述印刷电路板中，并且包括多个第二绝缘层以及设置在所述多个第二绝缘层上和/或所述多个第二绝缘层之间的多个第二布线层，
其中，所述多个第二绝缘层中的最下面的第二绝缘层包括有机绝缘材料，并且与所述多个第一绝缘层中的一个第一绝缘层的上表面接触。
2.根据权利要求1所述的连接结构嵌入式基板，其中，所述多个第二布线层的平均密度高于所述多个第一布线层的平均密度。
3.根据权利要求2所述的连接结构嵌入式基板，其中，第一节距大于第二节距，其中，所述第一节距是所述多个第一布线层中的至少一个第一布线层的平均节距，并且所述第二节距是所述多个第二布线层中的至少一个第二布线层的平均节距。
4.根据权利要求2所述的连接结构嵌入式基板，其中，第一间距大于第二间距，其中，所述第一间距是所述多个第一布线层的彼此相邻的两个导体图案之间的平均间距，并且所述第二间距是所述多个第二布线层的彼此相邻的两个导体图案之间的平均间距。
5.根据权利要求1所述的连接结构嵌入式基板，其中，所述多个第一绝缘层中的所述一个第一绝缘层的所述上表面在与所述多个第二绝缘层中的所述最下面的第二绝缘层接触的区域中具有台阶部分。
6.根据权利要求1所述的连接结构嵌入式基板，其中，所述多个第一绝缘层中的所述一个第一绝缘层包括味之素堆积膜和聚酰亚胺中的至少一种。
7.根据权利要求6所述的连接结构嵌入式基板，其中，所述多个第二绝缘层中的所述最下面的第二绝缘层包括味之素堆积膜和聚酰亚胺中的至少一种。
8.根据权利要求7所述的连接结构嵌入式基板，
其中，所述多个第二布线层中的最上面的第二布线层嵌在所述多个第二绝缘层中的最上面的第二绝缘层的上侧中，并且所述多个第二布线层中的所述最上面的第二布线层的上表面被暴露，并且
其中，所述最上面的第二布线层的被暴露的所述上表面通过布线过孔连接到所述多个第一布线层中的一个第一布线层的至少一部分。
9.根据权利要求1所述的连接结构嵌入式基板，
其中，所述印刷电路板还包括多个第一布线过孔，
其中，所述连接结构还包括多个第二布线过孔，并且
其中，所述多个第一布线过孔相对于所述多个第二布线过孔在相反的方向上渐缩。
10.根据权利要求1所述的连接结构嵌入式基板，
其中，所述多个第一布线层中的一个第一布线层包括金属图案，并且
其中，所述金属图案设置在所述连接结构的下方并与所述连接结构间隔开。
11.根据权利要求10所述的连接结构嵌入式基板，其中，所述金属图案的宽度大于所述连接结构的宽度。
12.根据权利要求1-11中任一项所述的连接结构嵌入式基板，所述连接结构嵌入式基板还包括：
多个电子组件，设置在所述印刷电路板上，
其中，所述多个电子组件的至少一部分通过所述连接结构彼此连接。
13.一种连接结构嵌入式基板，包括：
印刷电路板，包括多个第一绝缘层、多个第一布线层和多个第一布线过孔层；以及
连接结构，嵌在所述印刷电路板中并且包括多个第二绝缘层、多个第二布线层和多个第二布线过孔层，
其中，所述多个第二布线层中的最上面的第二布线层嵌在所述多个第二绝缘层中的最上面的第二绝缘层的上侧中，并且所述多个第二布线层中的所述最上面的第二布线层的上表面被暴露，并且
其中，所述多个第二绝缘层的最下面的第二绝缘层包括介电耗散因子小于等于0.010的有机绝缘材料。
14.根据权利要求13所述的连接结构嵌入式基板，其中，所述多个第二绝缘层中的所述最下面的第二绝缘层味之素堆积膜和聚酰亚胺中的至少一种。
15.根据权利要求13或14所述的连接结构嵌入式基板，其中，所述多个第二绝缘层中的所述最下面的第二绝缘层的下表面与所述多个第一绝缘层中的一个第一绝缘层的上表面接触。
16.根据权利要求13或14所述的连接结构嵌入式基板，
其中，所述多个第一布线层中的一个第一布线层包括金属图案，并且
其中，所述多个第二绝缘层的所述最下面的第二绝缘层的下表面与所述金属图案的上表面接触。
17.一种连接结构嵌入式基板，包括：
印刷电路板，包括多个第一绝缘层以及设置在所述多个第一绝缘层上和/或所述多个第一绝缘层之间的多个第一布线层；以及
连接结构，嵌在所述印刷电路板中，并且包括多个第二绝缘层以及设置在所述多个第二绝缘层上和/或所述多个第二绝缘层之间的多个第二布线层，
其中，所述多个第二绝缘层中的最下面的第二绝缘层设置在所述多个第二布线层中的最下面的第二布线层的下表面上，
所述多个第一绝缘层中的最上面的第一绝缘层覆盖所述连接结构的侧表面和上表面，
所述多个第一布线层中的最上面的第一布线层通过设置在所述最上面的第一绝缘层的覆盖所述连接结构的部分中的第一过孔连接到所述连接结构，并且通过穿过所述最上面的第一绝缘层的第二过孔连接到所述多个第一布线层中的一个第一布线层，并且
所述第二过孔的厚度大于所述连接结构的厚度。
18.根据权利要求17所述的连接结构嵌入式基板，其中，所述多个第二绝缘层中的所述最下面的第二绝缘层与所述多个第一绝缘层中的一个第一绝缘层接触。
19.根据权利要求18所述的连接结构嵌入式基板，其中，所述多个第一绝缘层中的所述一个第一绝缘层的上表面在与所述多个第二绝缘层中的所述最下面的第二绝缘层接触的区域中具有台阶部分。
20.根据权利要求17所述的连接结构嵌入式基板，其中，所述连接结构设置在所述多个第一绝缘层中的一个第一绝缘层上，并且
所述多个第二绝缘层中的所述最下面的第二绝缘层和/或所述多个第一绝缘层中的所述一个第一绝缘层包括味之素堆积膜和聚酰亚胺中的至少一种。
21.根据权利要求17所述的连接结构嵌入式基板，其中，所述连接结构设置在所述多个第一绝缘层中的一个第一绝缘层上，并且
所述多个第二绝缘层的所述最下面的第二绝缘层的介电耗散因子和/或所述多个第一绝缘层中的所述一个第一绝缘层的介电耗散因子小于等于0.010。
22.根据权利要求17所述的连接结构嵌入式基板，其中，所述多个第二绝缘层中的所述最下面的第二绝缘层的下表面与所述多个第一布线层中的所述一个第一布线层接触。
CN202110886125.9A 2020-11-13 2021-08-03 连接结构嵌入式基板 Pending CN114501787A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0152195 2020-11-13
KR1020200152195A KR20220065550A (ko) 2020-11-13 2020-11-13 연결구조체 내장기판

Publications (1)

Publication Number Publication Date
CN114501787A true CN114501787A (zh) 2022-05-13

Family

ID=81491577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110886125.9A Pending CN114501787A (zh) 2020-11-13 2021-08-03 连接结构嵌入式基板

Country Status (3)

Country Link
US (1) US11658124B2 (zh)
KR (1) KR20220065550A (zh)
CN (1) CN114501787A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220135442A (ko) 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체
KR20230163605A (ko) * 2022-05-23 2023-12-01 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489411B2 (ja) 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
US20160172292A1 (en) * 2014-12-16 2016-06-16 Mediatek Inc. Semiconductor package assembly
KR101966328B1 (ko) 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20220157730A1 (en) 2022-05-19
KR20220065550A (ko) 2022-05-20
US11658124B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
CN110839318B (zh) 具有埋入式无源组件的板
CN112447655A (zh) 封装件基板
CN114501787A (zh) 连接结构嵌入式基板
CN115209608A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
US11576261B2 (en) Connection structure embedded substrate
CN113948482A (zh) 其中嵌入有电子组件的基板
CN113905516A (zh) 电子组件嵌入式基板
CN117500143A (zh) 印刷电路板
US11587878B2 (en) Substrate having electronic component embedded therein
US11659665B2 (en) Connection structure embedded substrate
CN115151019A (zh) 嵌有连接结构的基板及包括该基板的基板结构
CN113873756A (zh) 印刷电路板
CN114531776A (zh) 印刷电路板以及印刷电路板安装组件
CN113013109A (zh) 嵌有电子组件的基板
CN112992844A (zh) 电子组件嵌入式基板
US11963301B2 (en) Printed circuit board
US11521922B2 (en) Printed circuit board
CN112992800B (zh) 电子组件嵌入式基板
US20230335479A1 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
CN113993275A (zh) 电子组件嵌入式基板
CN117939781A (zh) 印刷电路板
CN116113145A (zh) 印刷电路板
CN116321703A (zh) 包括桥接件的基板和电子装置
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination