JP2014090080A - プリント配線板、プリント配線板の製造方法及び電子部品 - Google Patents

プリント配線板、プリント配線板の製造方法及び電子部品 Download PDF

Info

Publication number
JP2014090080A
JP2014090080A JP2012239201A JP2012239201A JP2014090080A JP 2014090080 A JP2014090080 A JP 2014090080A JP 2012239201 A JP2012239201 A JP 2012239201A JP 2012239201 A JP2012239201 A JP 2012239201A JP 2014090080 A JP2014090080 A JP 2014090080A
Authority
JP
Japan
Prior art keywords
layer
electronic component
wiring board
inductor
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012239201A
Other languages
English (en)
Inventor
Kazuhiro Yoshikawa
吉川　　和弘
Toshimasu Chin
利益 陳
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012239201A priority Critical patent/JP2014090080A/ja
Priority to US14/067,080 priority patent/US9357660B2/en
Publication of JP2014090080A publication Critical patent/JP2014090080A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】インダクタと受動部品とから成る電子部品を収容するプリント配線板の薄板化。
【解決手段】第１面Ｆと第２面Ｓとを有し、電子部品を収容するための開口を有するコア基板３０と、開口２０に収容されていて、複数の部品で形成されている電子部品と、開口により露出するコア基板の側面と電子部品との間の隙間に形成されている充填樹脂５０と、コア基板の第１面と、電子部品上に形成されている上側の層間樹脂絶縁層５０Ａと、上側の導体層５８Ａと上側のビア導体６０Ａとからなる上側のビルドアップ層と、コア基板の第２面と、電子部品上に形成されている下側の層間樹脂絶縁層５０Ｂと、下側の導体層５８Ｂと下側のビア導体６０Ｂとからなる下側のビルドアップ層と、を有するプリント配線板であって、複数の部品の内、１つはインダクタであって、別の部品は受動部品であって、インダクタと前記受動部品は配線で繋がっている。
【選択図】図１

Description

本発明は、インダクタと受動部品とで形成される電子部品、及び、該電子部品を収容するプリント配線板、該プリント配線板の製造方法に関する。
特許文献１は、インダクタとキャパシタを有する多層プリント配線板を開示している。そして、特許文献１の図１に示されている多層プリント配線板は、第１の絶縁層と第２の絶縁層、第３の絶縁層を有している。そして、その多層プリント配線板では、第２の絶縁層と第３の絶縁層との間にインダクタが形成され、そのインダクタと接触しない第１の絶縁層の一端にキャパシタが形成されている。
特開２００９−１１１２６１号公報
特許文献１では、インダクタとキャパシタが別々の絶縁層に形成されるため、基板全体の厚みが厚くなると考えられる。また、インダクタとキャパシタとの間の距離が長くなると考えられる。そのため、抵抗値が増えると推定される。また、インダクタとキャパシタからなる回路の電気特性が低下すると考えられる。特許文献１では、多層プリント配線板が形成される時、インダクタが作られる。そのため、インダクタやキャパシタの電気特性は、多層プリント配線板の設計により制限を受けると推察される。インダクタのＱ値等の電気特性の確保が困難になると考えられる。
本発明の第１の目的は、ノイズを除去することに適する電子部品を提供することである。第２の目的はＩＣチップに安定な電源を供給することができるプリント配線板を提供することである。第３の目的は、複数の部品で形成されている電子部品を内蔵するプリント配線板の厚みを薄くすることである。第４の目的は、プリント配線板に複数の部品で形成されている電子部品を内蔵するための製造方法を提供することである。
本発明に係るプリント配線板は、第１面と前記第１面と反対側の第２面とを有し、電子部品を収容するための開口を有するコア基板と、
前記開口に収容されていて、複数の部品で形成されている電子部品と、
前記開口により露出する前記コア基板の側面と前記電子部品との間の隙間に形成されている充填樹脂と、
前記コア基板の第１面と前記電子部品上に形成されている上側の層間樹脂絶縁層と前記上側の層間樹脂絶縁層上に形成されている上側の導体層と前記上側の層間樹脂絶縁層に形成されている上側のビア導体とからなる上側のビルドアップ層と、
前記コア基板の第２面と前記電子部品上に形成されている下側の層間樹脂絶縁層と前記下側の層間樹脂絶縁層上に形成されている下側の導体層と前記下側の層間樹脂絶縁層に形成されている下側のビア導体とからなる下側のビルドアップ層と、を有する。
そして、前記複数の部品の内、１つは、インダクタであって、別の部品は受動部品である。また、前記インダクタと前記受動部品は配線で繋がっている。
本発明に係るプリント配線板の製造方法は、第１面と前記第１面と反対側の第２面とを有する絶縁基板に電子部品を収容するための開口を形成することと、
樹脂絶縁層と前記樹脂絶縁層上のコイル層で形成されるインダクタと、キャパシタと、前記インダクタと前記キャパシタとを一体化している樹脂と、で形成されているプリント配線板内蔵用の電子部品を前記開口内に収容することと、
前記絶縁基板の第１面及び前記電子部品上に上側の層間樹脂絶縁層と上側の導体層と上側のビア導体とからなる上側のビルドアップ層を形成することと、前記絶縁基板の第２面及び前記電子部品上に下側の層間樹脂絶縁層と下側の導体層と下側のビア導体とからなる下側のビルドアップ層を形成することとを有する。
第１実施形態のプリント配線板の断面図。 第１実施形態の電子部品の断面図。 第１実施形態に係るインダクタの各コイル層を示す平面図。 第１実施形態の電子部品の製造方法を示す工程図。 第１実施形態の電子部品の製造方法を示す工程図。 第１実施形態の電子部品の製造方法を示す工程図。 第１実施形態の電子部品の製造方法を示す工程図。 第１実施形態の電子部品の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 積層コイルの最上と最下のコイル層を示す平面図。 別の例に係る積層コイルの各コイル層を示す平面図。 第１実施形態の改変例に係るプリント配線板の断面図。 電子部品の例１とその電子部品を内蔵するプリント配線板の断面図。 第２実施形態の電子部品の製造方法を示す工程図。 第２実施形態の電子部品の製造方法を示す工程図。 図２０（Ａ）は第３実施形態の電子部品の断面を示し、図２０（Ｂ）は電子部品の平面を示し、図２０（Ｃ）は第３実施形態のプリント配線板を示す。 第３実施形態の電子部品の製造方法を示す工程図。 第３実施形態の電子部品の製造方法を示す工程図。 電子部品の例２とその電子部品を内蔵するプリント配線板の断面図。 電子部品の例３とその電子部品を内蔵するプリント配線板の断面図。 電子部品の例４とその電子部品を内蔵するプリント配線板の断面図。 例５の電子部品のインダクタを示す図。 例６の電子部品の製造方法を示す工程図。 例６の電子部品の製造方法を示す工程図。 例６の電子部品の製造方法を示す工程図。 例６の電子部品の製造方法を示す工程図。 例７の電子部品の製造方法を示す工程図。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０の断面が図１に示される。プリント配線板１０では、電子部品１１０が第１面（Ｆ）と第１面と反対側の第２面（Ｓ）を有するコア基板３０に収容されている。コア基板は電子部品を収容するための開口２０を有すると共に第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板３０ｚと絶縁基板の第１面上の第１導体層３４Ａと絶縁基板の第２面上の第２導体層３４Ｂと第１導体層３４Ａと第２導体層３４Ｂを接続しているスルーホール導体３６を有する。開口２０の内壁と電子部品間の隙間に充填剤（充填樹脂）５０が形成されている。
スルーホール導体３６は、絶縁基板に形成されている貫通孔３１内をめっき膜で充填することにより形成される。貫通孔３１は、絶縁基板の第１面側に形成されている第１開口部３１ａと、第２面側に形成されている第２開口部３１ｂで形成されている。第１開口部３１ａは第１面から第２面に向かってテーパしている。第２開口部３１ｂは第２面から第１面に向かってテーパしている。第１開口部３１ａと第２開口部３１ｂは絶縁基板の内部で繋がっている。
コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。コア基板３０の第１面Ｆと電子部品上に上側のビルドアップ層が形成されている。上側のビルドアップ層はコア基板３０の第１面Ｆと電子部品上に形成されている絶縁層（上側の層間樹脂絶縁層）５０Ａと絶縁層５０Ａ上の導体層（上側の導体層）５８Ａと絶縁層５０Ａを貫通し第１導体層やスルーホール導体と導体層５８Ａを接続している上側のビア導体６０Ａとを有する。さらに、絶縁層５０Ａに電子部品の電極１５８ＥＤと導体層５８Ａとを接続する接続ビア導体６０Ａａが形成されている。上側のビルドアップ層はさらに絶縁層５０Ａと導体層５８Ａ上の絶縁層（最上の層間樹脂絶縁層）５０Ｃと絶縁層５０Ｃ上の導体層（最上の導体層）５８Ｃと絶縁層５０Ｃを貫通し導体層５８Ａやビア導体６０Ａ、６０Ａａと導体層５８Ｃとを接続する最上のビア導体６０Ｃを有する。接続ビア導体６０Ａａは上側のビア導体６０Ａに含まれる。
コア基板３０の第２面Ｓと電子部品上に下側のビルドアップ層が形成されている。下側のビルドアップ層はコア基板３０の第２面Ｓと電子部品上に形成されている絶縁層（下側の層間樹脂絶縁層）５０Ｂとその絶縁層５０Ｂ上の導体層（下側の導体層）５８Ｂと絶縁層５０Ｂを貫通し第２導体層やスルーホール導体と導体層５８Ｂを接続している下側のビア導体６０Ｂとを有する。下側のビルドアップ層はさらに絶縁層５０Ｂと導体層５８Ｂ上の絶縁層（最下の層間樹脂絶縁層）５０Ｄと絶縁層５０Ｄ上の導体層（最下の導体層）５８Ｄと絶縁層５０Ｄを貫通し導体層５８Ｂやビア導体６０Ｂと導体層５８Ｄとを接続する最下のビア導体６０Ｄを有する。
上側と下側のビルドアップ層上に開口７１を有するソルダーレジスト層７０が形成されている。ソルダーレジスト層の開口により露出している導体層５８Ｃ、５８Ｄやビア導体６０Ｃ、６０Ｄの上面はパッドとして機能する。パッド上にＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成され、金属膜上に半田バンプ７６Ｕ、７６Ｄが形成されている。例えば、上側のビルドアップ層上に形成されている半田バンプ７６Ｕを介してＩＣチップがプリント配線板に搭載される。例えば、下側のビルドアップ層上に形成されている半田バンプ７６Ｄを介してプリント配線板はマザーボードに搭載される。
第１実施形態のプリント配線板１０では、コア基板３０に形成されている開口２０に電子部品１１０が収容されている。開口２０は絶縁基板の第１面から第２面に至る貫通孔(開口)２０である。貫通孔２０には充填樹脂５０が充填されている。開口２０の側壁（開口２０により露出される絶縁基板の側壁）と電子部品との間の隙間は充填樹脂５０で充填されている。
第１実施形態では、コア基板に電子部品が内蔵されるので、ビルドアップ層の絶縁層の層数を増やすことなく、電子部品をプリント配線板に内蔵することができる。複数のコイル層と樹脂絶縁層が交互に積層されているインダクタを含む電子部品がプリント配線板に内蔵されても、第１実施形態では、コア基板上の絶縁層（上側や下側のビルドアップ層の層間樹脂絶縁層）の層数が増えない。コア基板の厚みはコア基板上の絶縁層の厚みより一般的に厚いので、第１実施形態では、コア基板上の絶縁層の層数を増やすことなく、コイル層の層数の多いインダクタを含む電子部品がプリント配線板に内蔵される。薄いプリント配線板にインダクタンスの高いインダクタを含む電子部品が内蔵される。第１実施形態では、プリント配線板にコイルを内蔵するためにビルドアップ層の絶縁層（層間樹脂絶縁層）の層数を増やす必要がない。ビルドアップ層にパターンでコイルが形成されると絶縁層や導体層の数が増える。そのため、プリント配線板が厚くなる。上側のビルドアップ層、もしくは、下側のビルドアップ層にコイルが形成されると、上側または下側のビルドアップ層の層数が多くなりやすい。コア基板の表裏で絶縁層や導体層の数が異なるのでプリント配線板の反りが発生し易い。しかしながら、第１実施形態では、上側と下側のビルドアップ層の絶縁層と導体層の数が同じになる。プリント配線板の反りが小さい。
図１中の電子部品１１０の拡大図が図２に示される。電子部品１１０は、インダクタ１１０Ｉと受動部品１１０Ｃとそれらを一体化する樹脂で形成されている。受動部品は抵抗やキャパシタ等である。インダクタ１１０Ｉは、樹脂絶縁層と一つの平面に配線で形成されているコイル層を有し、樹脂絶縁層とコイル層は交互に積層されている。異なる層に形成されているコイル層は樹脂絶縁層を貫通するビア導体で接続されている。図２で最も上に描かれている樹脂絶縁層は最上の樹脂絶縁層１５０Ｅである。インダクタは最上の樹脂絶縁層上に電極１５８ＥＤを有する。図２では、電極は露出していて、電極上に樹脂絶縁層やコーティング層は形成されていない。電極１５８ＥＤがコア基板の第１面に向くように電子部品はコア基板に内蔵されている。
チップコンデンサ１１０Ｃは、第１樹脂絶縁層１５０Ａ、第２樹脂絶縁層１５０Ｂ、第３樹脂絶縁層１５０Ｃ、第４樹脂絶縁層１５０Ｄに形成されている開口１１２に収容されている。開口１１２とチップコンデンサ１１０Ｃとの間に固定用の樹脂１１４が形成されている。チップコンデンサ１１０Ｃは、電源端子１０８Ｐとアース端子１０８Ｅと有する。電源端子１０８Ｐは、第５樹脂絶縁層（最上の樹脂絶縁層）１５０Ｅに形成されているビア導体１６０ＥＰを介して電源電極１５８ＥＤＰに接続される。アース端子１０８Ｅは、第５樹脂絶縁層１５０Ｅに形成されているビア導体１６０ＥＥを介してグランド電極１５８ＥＤＥに接続される。インダクタの電極やチップコンデンサの電極にプリント配線板の接続ビア導体６０Ａａがつながる。接続ビア導体はインダクタの電極につながっている電子部品内のビア導体やチップコンデンサの電極につながっている電子部品内のビア導体につながっても良い。
インダクタ１１０Ｉは複数のコイル層を有する。第１樹脂絶縁層（最下の樹脂絶縁層）１５０Ａ上に第１のコイル層（最下のコイル層）１５８Ａが形成されている。第１のコイル層１５８Ａと第１樹脂絶縁層上に第２樹脂絶縁層１５０Ｂが形成され、第２樹脂絶縁層上に第２のコイル層１５８Ｂが形成されている。第１のコイル層１５８Ａと第２のコイル層１５８Ｂが第２樹脂絶縁層に形成されているビア導体１６０Ｂで接続されている。第２のコイル層１５８Ｂと第２樹脂絶縁層上に第３樹脂絶縁層１５０Ｃが形成されている。第３樹脂絶縁層上に第３のコイル層１５８Ｃが形成されている。第２のコイル層１５８Ｂと第３のコイル層１５８Ｃが第３樹脂絶縁層に形成されているビア導体１６０Ｃで接続されている。第３のコイル層１５８Ｃと第３樹脂絶縁層上に第４樹脂絶縁層１５０Ｄが形成されている。第４樹脂絶縁層上に第４のコイル層（最上のコイル層）１５８Ｄが形成されている。第３のコイル層１５８Ｃと第４のコイル層１５８Ｄが第４樹脂絶縁層に形成されているビア導体１６０Ｄで接続されている。第４のコイル層１５８Ｄと第４樹脂絶縁層上に第５樹脂絶縁層１５０Ｅが形成されている。第５樹脂絶縁層上に電極１５８ＥＤが形成されている。第４のコイル層１５８Ｄと電極１５８ＥＤが第５樹脂絶縁層に形成されているビア導体１６０Ｅで接続されている。電極１５８ＥＤ上にプリント配線板の接続ビア導体６０Ａａが形成される。
第１実施形態の電子部品は、このような積層コイル１１０ＩＡ、１１０ＩＢを複数有し、各積層コイルは並列または直列で繋げられる。図２の電子部品は、２つの積層コイルで形成されている（１１０ＩＡ：図中左、１１０ＩＢ：図中中央）インダクタを有する。各積層コイルが容易に接続される。コイル層で挟まれる樹脂絶縁層１５０Ｂ、１５０Ｃ、１５０Ｄは鉄-ニッケル合金、鉄合金、アモルファス合金等の磁性粒子を含むことができる。インダクタンスが高くなる。最下の樹脂絶縁層も磁性粒子を含むことができる。電子部品内の磁束が外部に漏れ難くなる。電子部品の直下の下側のビルドアップ層にグランドやパワーなどの導体回路が形成されてもインダクタンスの値の減少や損失の増大が防止される。このような観点から、電極と最上の樹脂絶縁層上に磁性粒子を含む樹脂製のコーティング層が形成されることが好ましい。電子部品の直上の上側のビルドアップ層にグランドやパワーなどの導体回路が形成されてもインダクタンスの値の減少や損失の増大が防止される。樹脂絶縁層に含まれる磁性粒子の量は３０vol％〜６０vol％である。樹脂絶縁層に磁性粒子を混合することで、上側のビルドアップ層や下側のビルドアップ層の絶縁層の層数や導体層の層数が少なくなる。そのため、コア基板に電子部品を内蔵しているプリント配線板の厚みを薄くすることが出来る。図２では、最上の樹脂絶縁層上にコイル層が形成されていない。しかしながら、最上の層間樹脂絶縁層上にコイル層と電極が形成されていてもよい。
電子部品の上面や下面が磁性体膜で覆われてもよい。さらに、電子部品の側壁に磁性体膜が形成されても良い。電子部品が磁性体膜で覆われる。電子部品内の磁束が外部に漏れ難くなる。インダクタンスの値の減少やＱ値の低下防止のため、電子部品の直上や直下に導体回路を形成することができない領域が減少する。上側のビルドアップ層と下側のビルドアップ層で導体回路の体積のバランスが崩れがたい。反りの少ないプリント配線板が提供される。最下の樹脂絶縁層は磁性体膜でも良い。磁性体膜が最上のコイル層と最下のコイル層上に形成されている場合、磁性体膜はコーティング層や磁性粒子を含む樹脂絶縁層（磁性体層）を介して形成されることが望ましい。磁性体膜は磁性体で形成されている。磁性体膜は、スパッタなどで形成される。ターゲットとして酸化鉄（III）などが用いられる。
各コイル層１５８Ａ、１５８Ｂ、１５８Ｃ、１５８Ｄは配線パターンで形成されている。そのパターンの形状の１例が図３に示される。各コイル層は一つの平面上に形成されている。第１から第４のコイル層１５８Ａ、１５８Ｂ、１５８Ｃ、１５８Ｄはリング状の導体回路で形成されている。各層のコイル層は略１周の導体回路で形成されている。これにより、４ターンのコイルが形成される。各コイル層に流れる電流の向きは同じである。図中の矢印は電流の向きを示している。この例では、向きは反時計回りである。また、各コイル層の電流の向きは断面方向で重なることが好ましい。
以下に第１積層コイル１１０ＩＡが説明される。
最上のコイル層(第４のコイル層)１５８ＤのビアパッドＰ４にビア導体１６０Ｅが接続され、最上のコイル層は、電極１５８ＥＤを介して上側のビルドアップ層の接続ビア導体６０Ａａへ接続される。第４のコイル層はビアパッドＰ４と反対側の端に第４樹脂絶縁層に形成されているビア導体１６０Ｄと接続している接続部Ｖ４を有する。
そのビア導体１６０Ｄを介して第４のコイル層と第３のコイル層１５８Ｃは繋がっている。第３のコイル層はビア導体１６０Ｄと接続するためのビアパッドＰ３を有している。ビアパッドＰ３は第３のコイル層の一端に形成されている。第３のコイル層はビアパッドＰ３と反対側の端に第３樹脂絶縁層に形成されているビア導体１６０Ｃと接続している接続部Ｖ３を有する。
そのビア導体１６０Ｃを介して第３のコイル層と第２のコイル層１５８Ｂは繋がっている。第２のコイル層はビア導体１６０Ｃと接続するためのビアパッドＰ２を有している。ビアパッドＰ２は第２のコイル層の一端に形成されている。第２のコイル層はビアパッドＰ２と反対側の端に第２樹脂絶縁層に形成されているビア導体１６０Ｂと接続している接続部Ｖ２を有する。そのビア導体１６０Ｂを介して第２のコイル層と第１のコイル層１５８Ａは繋がっている。第１のコイル層はビア導体１６０Ｂと接続するためのビアパッドＰ１を有している。ビアパッドＰ１は第１のコイル層の一端に形成されている。第１のコイル層のビアパッドＰ１と反対側の端は接続配線Ｌ１０に繋がっている。そして、接続配線Ｌ１０は第２積層コイルに繋がっている。第２積層コイルは第１積層コイルと同様であり、第１積層コイルと第２積層コイルに流れる電流の向きは同じである。この場合、第１積層コイルの電極は入力電極（１５８ＥＤＩ）であり、第２積層コイルの電極は出力電極（１５８ＥＤＯ）である。
図１４は別の例の積層コイルを示している。この図では最上と最下のコイル層のみが示されている。この例では各層のコイル層が螺旋状に導体回路（配線パターン）で形成されている。最上のコイル層６５８Ａは図３に示されている積層コイルと同様にビアパッド６５８Ａａと接続部６５８Ａｂを有する。ビアパッド６５８Ａａはビアパッド６５８Ａａ上のビア導体を介してプリント配線板内の導体層につながっている。図１４のコイルでは、最下のコイル層６５８Ｂのビアパッド６５８Ｐは最下のコイル層の中心に形成されていて、最下のコイル層は接続配線Ｌ６５８と外周で繋がっている。コイル層の層数が偶数の時、最上のコイル層のビアパッド６５８Ａａは最上のコイル層の外周に形成されている（図１４（Ａ））。コイル層の層数が奇数の時、最上のコイル層のビアパッド６５８Ａａは最上のコイル層６５８Ａの中心に形成され、最下のコイル層のビアパッド６５８Ｐは最下のコイル層の中心に形成されている（図１４（Ｂ））。
積層コイルの別の例が図１５に示されている。
図１中に示す接続ビア導体６０Ａａはインダクタの入力電極を介して第４のコイル層（最上のコイル層）５５８Ｄ１の入力ビアパッドＰ４Ｉにつながっている。電流は反時計回りに略半周流れて、第４のコイル層５５８Ｄ１の入力接続部Ｖ４Ｉに至る（図１５（Ｄ））。第４のコイル層５５８Ｄ１は、ビア導体１６０Ｄを介して第３のコイル層５５８Ｃ１の入力ビアパッドＰ３Ｉに接続される。電流は反時計回りに略半周流れて、第３のコイル層５５８Ｃ１の入力接続部Ｖ３Ｉに至る（図１５（Ｃ））。第３のコイル層５５８Ｃ１は、ビア導体１６０Ｃを介して第２のコイル層５５８Ｂ１の入力ビアパッドＰ２Ｉに接続される（図１５（Ｂ））。電流は反時計回りに略半周流れて、第２のコイル層５５８Ｂ１の入力接続部Ｖ２Ｉに至る（図１５（Ｂ））。第２のコイル層５５８Ｂ１は、ビア導体１６０Ｂを介して第１のコイル層５５８Ａの入力ビアパッドＰ１Ｉに接続される（図１５（Ａ））。電流は反時計回りに第１のコイル層５５８Ａを略一周し、第１のコイル層５５８Ａの出力ビアパッドＰ１Ｏから、ビア導体１６０Ｂを介して第２のコイル層５５８Ｂ２の出力接続部Ｖ２Ｏに接続される。電流は反時計回りに半周流れて、第２のコイル層５５８Ｂ２の出力ビアパッドＰ２０に至る（図１５（Ｂ））。第２のコイル層はビア導体１６０Ｃを介して第３のコイル層５５８Ｃ２の出力接続部Ｖ３Ｏに接続される（図１５（Ｃ））。電流は反時計回りに略半周流れて、第３のコイル層５５８Ｃ２の出力ビアパッドＰ３０に至る（図１５（Ｃ））。第３のコイル層は、ビア導体１６０Ｄを介して第４のコイル層５５８Ｄ２の出力接続部Ｖ４Ｏに接続される（図１５（Ｄ））。電流は反時計回りに略半周流れて接続配線Ｌ１０に至る（図１５（Ｄ））。図１５に示されている積層コイルは接続配線を介して別の積層コイルに直列もしくは並列で接続される。各入力回路と各出力回路は略半周の配線パターンで形成されている（図１５）。各積層コイル層は並列で接続されていることが好ましい。各インダクタはそれぞれ入力電極を有し、各インダクタの出力電極は共通電極につながる。そして、その共通電極にプリント配線板の接続ビア導体が接続される。
図２、図１７、図２０、図２３、図２４、図２５、図２６などに示されている電子部品は電極１５８ＥＤを有している。そのため、このような電子部品がプリント配線板のコア基板に内蔵されると、接続ビア導体用の開口を電極上に形成することができる。電子部品の電極と接続ビア導体間の接続信頼性が高い。
電子部品のインダクタ１１０Ｉが交互に積層されている樹脂絶縁層とコイル層で形成され、プリント配線板の接続ビア導体と接続するための電極を有する。そのため、樹脂絶縁層の層数やコイル層の層数を調整することで電子部品の厚みが調整される。従って、コア基板の厚みを考慮して電子部品が製造される。そして、インダクタンスの値はコイル層の層数や積層インダクタの数で調整される。従って、本発明の実施形態の電子部品はコア基板に内蔵されるための電子部品に適している。また、接続ビア導体でプリント配線板と電子部品が接続されるので、実施形態の電子部品はプリント配線板に内蔵されるための部品に適している。電子部品は磁性を有していない樹脂膜で覆われても良い。電子部品の劣化が抑制される。
ビルドアップ層と電子部品が別々に製造されているので、コイル層の配線パターンの厚みをビルドアップ層の導体層の厚みより厚くすることができる。そのため抵抗値の低い電子部品がプリント配線板に内蔵される。微細な導体回路を有するプリント配線板が製造される。
各実施形態や各改変例の電子部品のインダクタは入力電極と出力電極を有していて、プリント配線板内の電源ラインと電子部品のインダクタは直列で繋がれる。例えば、電源は、プリント配線板内の電源ラインからインダクタの入力電極を介してインダクタに入る。その電源はインダクタを通りインダクタの出力電極からプリント配線板内の電源ラインに出力される。その電源は、プリント配線板に形成されているパッド（電源用パッド）を介してプリント配線板に実装されるＩＣチップに至る。電源用パッドを含むパッドを介してＩＣチップはプリント配線板に実装される。パッドは、信号用パッド、グランド用パッドと電源用パッドを含む。インダクタの出力電極からプリント配線板のＩＣチップを実装するためのパッドまでの電源ラインは電源伝送回路と称される。電子部品内のキャパシタ等の受動部品は電源伝送回路に並列に接続されている。また、電子部品内のキャパシタ等の受動部品はグランドに繋がっている。各実施形態や各改変例で電子部品とプリント配線板内の回路は第１実施形態と同様に接続される。また、各実施形態や各改変例で、電子部品とグランドは同様に接続される。
実施形態では、インダクタとキャパシタなどの受動部品を一体化することで、インダクタとキャパシタなどの受動備品とを含む電子部品が形成されている。そのため、実施形態の電子部品ではインダクタと受動部品を短い配線で繋ぐことが出来る。インダクタと受動部品間の配線の距離は５００μｍ以下であることが好ましい。寄生容量が小さくなるので、電源伝送回路のノイズが少なくなる。ＩＣチップに安定な電源を供給することができる。ＩＣチップが誤動作しがたくなる。
図１７（Ａ）に電子部品の例１が示されている。例１では、電子部品は、電子部品内のキャパシタの電極と接続しているビア導体（キャパシタ用のビア導体）１６０ＥＰ、１６０ＥＥを有している。ビア導体１６０ＥＰはキャパシタの電源電極１０８Ｐに繋がっていて、ビア導体１６０ＥＥはキャパシタのグランド電極１０８Ｅに繋がっている。例１では、インダクタとキャパシタは電子部品内で接続されていない。例１の電子部品がプリント配線板に内蔵されると、インダクタとキャパシタはプリント配線板内の接続ビア導体と上側の層間樹脂絶縁層上の接続回路８０Ａを介して接続される。その例が図１７（Ｂ）に示されている。キャパシタの電極と接続ビア導体はビア導体１６０ＥＰ、１６０ＥＥを介して行われる。インダクタの出力電極とチップコンデンサの電源電極は接続ビア導体と接続回路８０Ａで接続される。
図２３（Ａ）は、例２の電子部品２１０を示している。図２３（Ａ）のインダクタ２１０Ｌ３は省略して示されている。図２３（Ａ）のインダクタ２１０Ｌ３は図３や図１４、図１５に示されているインダクタと同様である。図２３（Ｂ）は図２３（Ａ）に示されている電子部品を内蔵しているプリント配線板を示している。図２３に示されている電子部品はキャパシタ用の接続ビア導体を有していない。電子部品のキャパシタの電極にプリント配線板のビア導体が直接繋がっている。インダクタ２１０Ｌ３とキャパシタ２１０Ｃ３はプリント配線板内の接続ビア導体と上側の層間樹脂絶縁層上の接続回路８０Ａを介して接続される。そのため、インダクタとキャパシタなどの受動部品間の配線の長さが短くなる。
図２４（Ａ）は例３の電子部品３１０を示している。例３のインダクタも例２と同様に省略して示されている。図２４（Ａ）に示されている電子部品では、インダクタ３１０Ｌ３とキャパシタ３１０Ｃ３などの受動部品が電子部品内のビア導体３６０と配線（接続ライン）３５８で接続されている。図２４（Ｂ）は図２４（Ａ）に示されている電子部品を内蔵しているプリント配線板を示している。この例では、電子部品３１０内でインダクタ３１０Ｌ３とキャパシタ３１０Ｃ３が接続されているので、両者間の配線の長さが短くなる。また、両者間の接続信頼性が高くなる。例３では、電子部品がプリント配線板に内蔵される前に電子部品の良否を判定することが出来る。プリント配線板の接続信頼性が向上する。接続ライン３５８は図２４（Ｃ）に示されているビアパッド３５８Ｐを有してもよい。ビアパッド３５８Ｐに接続ビア導体が形成される。
図２５（Ａ）は例４の電子部品４１０を示している。例４のインダクタも例２と同様に省略して示されている。図２５（Ａ）に示されている電子部品では、インダクタ４１０Ｌ３とキャパシタ４１０Ｃ３などの受動部品が電子部品内の配線（接続ライン）４５８で接続されている。この例では、キャパシタの電極とインダクタの電極はビア導体を介することなく配線４５８で接続されている。図２５（Ｂ）は図２５（Ａ）に示されている電子部品を内蔵しているプリント配線板を示している。この例では、電子部品４１０内でインダクタ４１０Ｌ３とキャパシタ４１０Ｃ３が配線４５８だけで接続されているので、両者間の配線の長さが短くなる。両者間の接続信頼性が高くなる。例４では、電子部品がプリント配線板に内蔵される前に電子部品の良否を判定することが出来る。プリント配線板の接続信頼性が向上する。接続ライン４５８は図２５（Ｃ）に示されているビアパッド４５８Ｐを有してもよい。ビアパッド４８５Ｐ上に接続ビア導体が形成される。
例５に係る電子部品のインダクタ１１１０の拡大図が図２６（Ａ）に示されている。
例５の電子部品は例１や例２，例３、例４、例６、例７の中の１つと同様である。それらと同様なビア導体やキャパシタや接続ラインを有することができる。
図２６は１つの積層コイルを示している。図２６ではキャパシタなどが省略されている。
例５のインダクタ１１０は、最下の樹脂絶縁層（支持層）１５０Ｇと、樹脂絶縁層１５０Ｇ上に形成されている最下のコイル層１５８Ｇと、コイル層１５８Ｇ上に形成されている磁性体層１７４Ｅと、磁性体層１７４Ｅを被覆する第２樹脂絶縁層１５０Ｅと、第２樹脂絶縁層１５０Ｅ上に形成されている最上のコイル層１５８Ｅと、第２樹脂絶縁層１５０Ｅに形成されているビア導体用の開口１５０Ｅａに形成されているビア導体１６０Ｇと最上のコイル層上に形成されている磁性体層１７４Ｃとを有している。磁性体層の代わりに磁性体膜が形成されてもよい。磁性体層１７４Ｅ、１７４Ｃは、樹脂と磁性粒子とを含んでいる。磁性粒子の含有量が３０ｖｏｌ％〜６０ｖｏｌ％である。
樹脂絶縁層１５０Ｇ、１５０Ｅに含まれる樹脂は、磁性体層１７４Ｅに含有される樹脂と同じ材料であることが好ましい。これにより、磁性体層と樹脂絶縁層との密着が向上する。
磁性体層１７４Ｅ、１７４Ｃは、開口１７４Ｅａ、１７４Ｃａを有している。開口１７４Ｅａの内部に樹脂１５０ＥＥが充填されている。例５では、この樹脂１５０ＥＥは、第２樹脂絶縁層１５０Ｅの一部である。すなわち、第２樹脂絶縁層１５０Ｅが開口１７４Ｅａの内部に入り込んでいる。例５では、最上のコイル層上に形成されている磁性体層の開口により最上のコイル層は部分的に露出している。
図２６（Ａ）に示されているインダクタの回路は、図３や図１４や図１５に示されているインダクタの回路と同様である。従って、図２６（Ａ）に示されているインダクタは入力電極や出力電極を有する。図２６（Ａ）では、入力電極や出力電極は最上のコイル層の一部である。入力電極や出力電極は図２４などに示されているビア導体の上面でもよい。その場合、磁性体層はそのビア導体の上面を露出している。部分的に露出することが好ましい。
磁性体層１７４Ｃは開口１７４Ｃａを有し、その開口１７４Ｃａにより入力電極や出力電極は露出される。さらに、電子部品は磁性体層１７４Ｃと第２樹脂絶縁層１５０Ｅと最上のコイル層上に第３樹脂絶縁層１５０Ｃを有してもよい（図２６（Ｂ））。この場合、接続ビア導体６０Ａａは図２６（Ｂ）に示されるように、磁性体層１７４Ｃの開口１７４Ｃａ内に形成される。接続ビア導体用の開口１５０Ｃａは、磁性体層を貫通することなく、第３樹脂絶縁層に形成される。図２６に示されている電子部品以外の電子部品が図２６（Ａ）又は図２６（Ｂ）に示されているインダクタを有してもよい。図２６（Ｂ）の接続ビア導体６０Ａａが例えば、図１７や図２４などに示されている電子部品内のビア導体に相当する。図２６（Ａ）に示されているように、ビア導体用の開口を有する磁性体層はコイル層の側壁とコイル層の上面を覆っている。磁性体層はビア導体用の開口を有している。その開口１７４Ｅａ内にビア導体が形成される。磁性体層の開口を充填している樹脂にビア導体用の開口が形成される。図２６に示されているインダクタを図２や例１、例２，例３、例４、例６、例７に示されている電子部品のインダクタに用いることができる。
図２６のインダクタでは、磁性粒子を含む樹脂から成る磁性体層が異なる層に形成されているコイル層間に形成されている。コイル層上に磁性体層が形成されている。透磁率が増大する。これにより層数の少ない薄いインダクタで所望のインダクタンスが得られる。そのため、コア基板にインダクタを有する電子部品が内蔵されてもプリント配線板の厚みを薄くすることが出来る。
また、図２６に示されているビア導体は、磁性体層の開口を充填している樹脂とその樹脂上の樹脂絶縁層を貫通している。異なる層のコイル層を接続するビア導体の側面が、磁性体層と接触していない。ビア導体と磁性体層間の密着強度やコイル層と磁性体層間の密着強度は低い。そのため、図２６のインダクタでは、コイル層やビア導体は樹脂絶縁層上に形成されている。異なるコイル層間の接続信頼性が向上する。また、樹脂絶縁層にレーザでビア導体用の開口を容易に形成することができる。図２６に示されている電子部品の樹脂絶縁層は磁性粒子を含まない。図２６に示されている電子部品の樹脂絶縁層は磁性粒子以外のシリカなどの無機粒子を含む。各実施形態や各改変例のプリント配線板はコア基板の開口に図２や例１，例２，例３、例４、例５、例６、例７で説明されている電子部品を内蔵することができる。
図４〜図８は第１実施形態の電子部品の製造工程を示す。
（磁性粒子を含む樹脂絶縁層用フィルムの作成）
（Ａ）樹脂含有溶液の作製
MEK６．８ｇとキシレン２７．２ｇの混合溶媒に、エポキシ樹脂（ジャパン・エポキシ・レジン社製、商品名：エピコート１００７など）８５ｇと酸化鉄（III）などの磁性粒子が添加される。磁性粒子の例として、クロム酸化鉄（フェリクロム）、コバルト酸化鉄、バリウムフェライトなどが挙げられる。
（Ｂ）樹脂絶縁層用フィルムの作製
前記(Ａ)の樹脂含有溶液に硬化剤としてのジシアンジアミド（ビィ・ティ・アイ・ジャパン社製、商品名：ＣＧ−１２００など）と硬化触媒（四国化成社製、商品名：キュアゾール２Ｅ４ＨＺなど）が添加される。その後、これらの混合物は三本ローラで混練され、樹脂絶縁層用溶液が形成される。硬化剤と硬化触媒の添加量はエポキシ１００ｇに対してそれぞれ３．３ｇである。
この樹脂絶縁層用溶液がロールコータ（サーマトロニクス貿易社製）でポリエチレンテレフタレートなどのシート上に塗布される。そして、その溶液は、１６０℃で５分乾燥され、溶媒が除去される。磁性粒子を含む樹脂絶縁層用フィルムが得られる。厚みが約２０μｍ〜５０μｍである。
その樹脂絶縁層用フィルム中の磁性粒子の量は３０ｖｏｌ％から６０ｖｏｌ％である。なお、樹脂絶縁層用フィルムは磁性粒子を含まず、シリカやアルミナなどの無機粒子を含んでも良い。磁性粒子を含む樹脂絶縁層用フィルムは磁性体層を形成するためのフィルムとして用いられてもよい。
以下に２つの積層コイルを有する電子部品の製造方法が示される。
銅板などの支持板１７０上にめっきレジストが形成される。めっきレジストから露出する支持板上に支持板を電極としてストッパー層１０００Ａが形成される。ストッパー層は支持板の材質と異なるニッケルなどである。
続いて、ストッパー層上に支持板１７０を電極として電解銅めっき等で２つの最上のコイル層１０００Ｄ１，１０００Ｄ２と各積層コイル層の入力電極１０００Ｃと共通電極（出力電極）１０００Ｄと接続配線１０００Ｅが形成される。接続配線を介して、積層コイルと共通電極がつなげられる。めっきレジストが除去される（図４（Ａ））。最上のコイル層などは電解めっき膜１００Ｚで形成されている。
支持板と最上のコイル層、入力電極、共通電極、接続配線上に上記（Ｂ）のフィルムが積層され、その後、そのフィルムを硬化することで最上の樹脂絶縁層１５００Ｄが形成される（図４（Ｂ））。第１実施形態の樹脂絶縁層はエポキシなどの樹脂と磁性粒子で形成されている。図４（Ｂ）に点線で最上のコイル層が仮想的に描かれている。
樹脂絶縁層１５００Ｄに最上のコイル層のビアパッド（Ｖｉａ Ｐａｄ）Ｐ１Ｏに至るビア導体用の開口１５１０Ｄが形成される。図４（Ｂ）では開口１５１０Ｄは黒丸で示されている。樹脂絶縁層１５００Ｄと開口１５１０Ｄの内壁に無電解めっき膜１５２０Ｂが形成される。無電解めっき膜１５２０Ｂ上にめっきレジストが形成される。電解めっきにより、めっきレジストから露出する無電解めっき膜１５２０Ｂ上に電解めっき膜１５６０Ｂが形成される。その後、めっきレジストが除去され電解めっき膜１５６０Ｂ間の無電解めっき膜１５２０Ｂが除去される。無電解めっき膜１５２０Ｂと無電解めっき膜上の電解めっき膜１５６０Ｂで形成される第２のコイル層１５８０Ｂ１、１５８０Ｂ２が形成される（図５（Ａ））。
第２のコイル層と最上の樹脂絶縁層上に上記（Ｂ）のフィルムが積層される。その後、そのフィルムを硬化することで第２樹脂絶縁層１５００Ｃが形成される。
レーザで第２樹脂絶縁層１５００Ｃに第２のコイル層のビアパッドＰ２Ｏに至るビア導体用の開口１５１０Ｃが形成される（図５（Ｂ））。開口１５１０Ｃは黒丸で描かれている。図５（Ｂ）に点線で第２のコイル層が仮想的に描かれている。
第２樹脂絶縁層１５００Ｃ上、及び、ビア導体用の開口１５１０Ｃ内に無電解めっき膜１５２０Ｃが形成される。無電解めっき膜１５２０Ｃ上にめっきレジストが形成される。電解めっきにより、めっきレジストから露出する無電解めっき膜上に電解めっき膜１５６０Ｃが形成される。めっきレジストが除去され電解めっき膜１５６０Ｃ間の無電解めっき膜が除去される。無電解めっき膜１５２０Ｃと無電解めっき膜上の電解めっき膜１５６０Ｃで形成される第３のコイル層（最下のコイル層）１５８０Ｃ１，１５８０Ｃ２とビア導体と接続する接続部Ｖ３Ｏが形成される（図６（Ａ））。樹脂絶縁層１５００Ｃ、１５００Ｄに形成されているビア導体用の開口１５１０Ｃ、１５１０Ｄにビア導体が形成されていて、これらのビア導体１５１００Ｃ、１５１００Ｄで異なる層に形成されているコイル層が接続されている。
２つの積層コイル１１０ＩＡ、１１０ＩＢが支持板１７０上に形成される。第１の積層コイルと第２の積層コイルは接続配線を介して並列に繋がっている。各コイル層と各積層コイルで流れる電流の向きは同じである。インダクタを有する中間部品が完成する（図６（Ａ））。インダクタを有する中間部品のコイル層は３層である。
各樹脂絶縁層はインダクタより大きなサイズで形成されている。中間部品にチップコンデンサ収容用の開口１１２が形成される（図７（Ａ））。開口１１２は全ての樹脂絶縁層を貫通し支持板に至っている。開口１１２はレーザやルータで形成される。開口１１２内にチップコンデンサ１１０Ｃが収容される（図７（Ｂ））。チップコンデンサなどの受動部品とインダクタとの間の距離ＺＺは０．４ｍｍ以下であることが好ましい（図７（Ｂ）参照）。寄生容量が小さくなる。キャビティのサイズが小さくなる。プリント配線板の反りが小さくなる。第２樹脂絶縁層と最下のコイル層とチップコンデンサ上に上記（Ｂ）のフィルムが積層される。加熱プレスが行われる。そのフィルム中の樹脂と磁性粒子や無機粒子などの粒子とからなる樹脂がチップコンデンサ１１０Ｃと開口１１２により露出する樹脂絶縁層の側壁との間の隙間に充填される。その後、隙間を充填している樹脂とフィルムが硬化され、隙間を充填する固定用の樹脂と最下の樹脂絶縁層１５００Ｂが形成される（図７（Ｃ））。
この工法によれば、インダクタの電極と受動部品の電極が支持板上に配置されるので、インダクタの電極と受動部品の電極が略同一平面上に位置する。インダクタの電極に接続するビア導体の長さと受動部品の電極に接続するビア導体の長さが略同じなる。そのため、インダクタの電極とその電極につながるビア導体間や受動部品の電極とその電極につながるビア導体間の接続信頼性が高くなる。
支持板１７０がエッチング等で除去される。最上のコイル層や入力電極、共通電極（出力電極）、接続配線上のストッパー層が選択的に除去される。図８（Ａ）や図２３（Ａ）に示される電子部品１１０が完成する。図２３に示されるように、インダクタの電極の上面と受動部品の電極の上面は同一平面上に位置してもよい。
図８（Ａ）に示されている電子部品の最上の樹脂絶縁層と最上のコイル層とチップコンデンサ上に樹脂絶縁層１５００Ｅが形成される（図８（Ｂ））。樹脂絶縁層は上述の（Ｂ）の樹脂絶縁層用フィルムから形成される。樹脂絶縁層は磁性粒子を含まずシリカなどの無機粒子を含むことができる。樹脂絶縁層にインダクタの電極や受動部品の電極に至るビア導体用の開口１５１Ｅが形成される（図８（Ｂ））。樹脂絶縁層１５００Ｅ上と樹脂絶縁層１５００Ｅのビア導体用の開口の内壁に無電解めっき膜が形成される。続いて、その無電解めっき膜上にめっきレジストが形成される。めっきレジストから露出する無電解めっき膜上に電解めっき膜が形成される。めっきレジストが除去される。電解めっき膜間の無電解めっき膜が除去される。インダクタの入力電極と出力電極、チップコンデンサの電源電極とグランド電極上にビア導体が形成される。同時に、インダクタの出力電極とチップコンデンサの電源電極を接続する配線（接続ライン）３５８が形成されてもよい（図２４（Ａ））。この配線は図２４（Ｃ）に示されているパッド３５８Ｐを有する。このパッド上にプリント配線板の接続ビア導体が形成される。図２４（Ａ）に示される電子部品が完成する。接続ライン３５８やパッド３５８Ｐが形成されないと、図８（Ｃ）や図２に示されている電子部品が完成する。
図８（Ａ）に示されている電子部品の最上の樹脂絶縁層と最上のコイル層とチップコンデンサ上に無電解めっき膜が形成される。その無電解めっき膜上にめっきレジストが形成される。このめっきレジストの開口からインダクタの入力電極と出力電極とチップコンデンサの両電極が露出する。また、めっきレジストはインダクタの出力電極とチップコンデンサの電源電極とを繋ぐ配線（接続ライン）用の開口を有する。インダクタの出力電極とチップコンデンサの電源電極とを繋ぐ配線用の開口はインダクタを避けて最上の樹脂絶縁層上に形成されている。インダクタンスの値の低下が防止される。めっきレジストから露出する無電解めっき膜上に電解めっき膜が形成される。めっきレジストが除去される。電解めっき膜間の無電解めっき膜が除去される。インダクタの入力電極と出力電極、チップコンデンサの電源電極とグランド電極上に導体が形成される。同時に、インダクタの出力電極とチップコンデンサの電源電極を接続する配線（接続ライン）４５８が形成される。インダクタが最上の樹脂絶縁層上にコイル層を有さず、入力電極と出力電極のみ有する場合、インダクタの出力電極とチップコンデンサの電源電極を接続する配線は任意な位置に形成される。設計の自由度が増す。配線４５８はインダクタを迂回して形成されることが好ましい。また、配線４５８Ａは、図２５（Ｃ）に示されているパッド４５８Ｐを有する。このパッド上にプリント配線板の接続ビア導体が形成される。図２５（Ａ）に示されている電子部品が完成する。図２４に示されている電子部品では、インダクタの出力電極とチップコンデンサの電源電極は樹脂絶縁層１５００Ｅ上の接続ラインと樹脂絶縁層１５００Ｅに形成されているビア導体を介して接続されている。
図３０（Ｅ）に示されている例６の電子部品の製造方法が以下に示される。
支持板１７０上に上記（Ｂ）のフィルムが積層され、その後、そのフィルムを硬化することで第１樹脂絶縁層１５０Ａが形成される（図２７（Ａ））。樹脂絶縁層１５０Ａはエポキシなどの樹脂と磁性粒子で形成されている。図中で支持板は、１枚の板として示されている。電子部品の製造に用いられる支持板として銅張積層板と銅箔とからなる支持板を用いることができる。銅箔と銅張積層板は超音波で接合される。支持板の両面に電子部品を形成することができる。図示は省略される。
樹脂絶縁層１５０Ａ上に無電解めっき膜１５２Ａが形成される。無電解めっき膜１５２Ａ上にめっきレジストが形成される。電解めっきにより、めっきレジストから露出する無電解めっき膜１５２Ａ上に電解めっき膜１５６Ａが形成される。その後、めっきレジストが除去され電解めっき膜１５６Ａ間の無電解めっき膜が除去される。無電解めっき膜１５２Ａと無電解めっき膜上の電解めっき膜１５６Ａで形成される最下のコイル層１５８Ａが形成される（図２７（Ｂ））。
最下のコイル層と第１樹脂絶縁層上に上記（Ｂ）のフィルムが積層される。その後、そのフィルムを硬化することで第２樹脂絶縁層１５０Ｂが形成される（図２７（Ｃ））。
レーザで第２樹脂絶縁層１５０Ｂに最下のコイル層のビアパッドＰ１に至るビア導体用の開口１５１Ｂが形成される（図２８（Ａ））。第２樹脂絶縁層１５０Ｂ上、及び、ビア導体用の開口１５１Ｂ内に無電解めっき膜１５２Ｂが形成される（図２８（Ｂ））。
無電解めっき膜１５２Ｂ上にめっきレジスト１５４Ｂが形成される（図２８（Ｃ））。電解めっきにより、めっきレジストから露出する無電解めっき膜上に電解めっき膜１５６Ｂが形成される（図２９（Ａ））。めっきレジストが除去され電解めっき膜１５６Ｂ間の無電解めっき膜が除去される。無電解めっき膜１５２Ｂと無電解めっき膜上の電解めっき膜１５６Ｂで形成される第２のコイル層１５８Ｂとビア導体１６０Ｂと接続部Ｖ２が形成される（図２９（Ｂ））。ビア導体１６０Ｂは、最下のコイル層のビアパッドと第２のコイル層の接続部を接続している。第２のコイル層の表面が粗化される（図示せず）。
第２樹脂絶縁層の形成方法と第２のコイル層の形成方法と同様な方法で第２樹脂絶縁層と第２のコイル層上に順に第３樹脂絶縁層１５０Ｃと第３のコイル層１５８Ｃと第４樹脂絶縁層１５０Ｄと第４のコイル層（最上のコイル層）１５８Ｄが形成される。最上のコイル層は入力電極１５８ＥＡや出力電極１５８ＥＤを有する（図２９（Ｃ））。２つの積層体１１０ＩＡ、１１０ＩＢが支持板１７０上に形成される（図２９（Ｃ））。図２９（Ｃ）では、支持板の一方の面上に２つの積層コイル（第１の積層コイル１１０ＩＡ、第２の積層コイル１１０ＩＢ）が示されている。各積層コイル層と各コイル層で流れる電流の向きは同じである。第３樹脂絶縁層のビア導体１６０Ｃは第２のコイル層と第３のコイル層を接続していて、第４樹脂絶縁層のビア導体１６０Ｄは第３のコイル層と第４のコイル層を接続している。支持板が除去される。インダクタを有する中間部品が完成する（図２９（Ｄ））。
各樹脂絶縁層はインダクタより大きなサイズで形成されている。中間部品にチップコンデンサ収容用の開口１１２が形成される（図３０（Ａ））。開口１１２は全ての樹脂絶縁層を貫通している。開口１１２はレーザやルータで形成される。第４樹脂絶縁層と最上のコイル層上にテープ１７０Ｔが貼られる。テープにより開口１１２は塞がれる。開口１１２内にチップコンデンサ１１０Ｃが収容される。チップコンデンサ等の電子部品がテープ上に搭載される（図３０（Ｃ））。第１樹脂絶縁層１５０Ａとチップコンデンサ上に上記（Ｂ）のフィルムが積層される。加熱プレスが行われる。そのフィルム中の樹脂と磁性粒子や無機粒子などの粒子がチップコンデンサ１１０Ｃと開口１１２により露出する樹脂絶縁層の側壁との間の隙間を充填する。樹脂とフィルムが硬化され、隙間を充填する固定用の樹脂１２３Ｕと最下の樹脂絶縁層１５０Ｘが形成される（図３０（Ｄ））。テープがはがされる（図３０（Ｅ））。例６の電子部品が完成する。他の方法と同様な方法で例６の電子部品はプリント配線板に内蔵される。インダクタの入力電極や出力電極、チップコンデンサの電源電極とグランド電極が露出する電子部品が完成する。続いて、第４樹脂絶縁層、インダクタ、チップコンデンサ上に最上の樹脂絶縁層１５０Ｚが形成される（図３１（Ａ））。この方法では、支持板が除去され、受動部品を電子部品内に形成するため、テープがインダクタと樹脂絶縁層上に形成される。開口１１２がテープで塞がれる。テープはどちらの面に貼られてもよい。第１樹脂絶縁層上にテープが貼られてもよい。例６の電子部品の第４樹脂絶縁層と最上のコイル層上に樹脂絶縁層１５０Ｚが形成される。樹脂絶縁層１５０Ｚを貫通していて、インダクタの入力電極、インダクタの出力電極とコンデンサの両電極上にビア導体が形成される。例７の電子部品（図３１（Ｂ））が完成する。この時、樹脂絶縁層１５０Ｚ上にインダクタの出力電極とチップコンデンサの電源電極とを電気的に接続する配線（接続ライン）が形成されても良い。図２７から図３０に示されている方法によれば、チップコンデンサの厚みとインダクタの厚みが異なる場合、インダクタの入力電極とインダクタの出力電極とチップコンデンサの両電極（電源電極とグランド電極）の位置を略同一平面上にすることができる。プリント配線板の接続ビア導体と電子部品間の接続信頼性が向上する。
第１実施形態のプリント配線板１０の製造方法が図９〜図１３に示される。
（１）絶縁基板３０ｚとその両面に銅箔３２が積層されている両面銅張積層板３０Ｚが出発材料である。絶縁基板の厚さは、５０〜２５０μｍである。厚みが５０μｍより薄いと基板強度が低すぎる。厚みが２５０μｍを越えるとプリント配線板の厚さが厚くなる。絶縁基板は第１面Ｆとその第１面と反対側の第２面Ｓを有する。銅箔３２の表面に図示されない黒化処理が施される（図９（Ａ））。絶縁基板３０ｚのＸ−Ｙ方向（第１面Ｆと平行な方向）のＣＴＥは電子部品のＣＴＥ（熱膨張係数）より小さい。
（２）絶縁基板の第１面Ｆ側から両面銅張積層板３０Ｚにレーザが照射される。絶縁基板の第１面から第２面に向けて細くなっている第１開口部３１ａが形成される（図９（Ｂ））。
（３）絶縁基板の第２面Ｓ側から両面銅張積層板３０Ｚにレーザが照射される。絶縁基板の第２面から第１面に向けて細くなっている第２開口部３１ｂが形成される（図９（Ｃ））。第２開口部３１ｂは絶縁基板内で第１開口部３１ａと繋がりスルーホール導体用の貫通孔３１が形成される。
（４）無電解めっき処理により無電解めっき膜３３が貫通孔の内壁と銅箔上に形成される（図９（Ｄ））。
（５）電解めっき処理により、無電解めっき膜上に電解めっき膜３７が形成される。貫通孔内にスルーホール導体３６が形成される。スルーホール導体３６は貫通孔の内壁に形成されている無電解めっき膜３３と貫通孔を充填している電解めっき膜３７で形成される（図９（Ｅ））。
（６）コア基板３０の表面の電解めっき膜３７にエッチングレジスト３５が形成される（図９（Ｆ））。
（７）エッチングレジストから露出する電解めっき膜３７、無電解めっき膜３３、銅箔３２が除去される。その後、エッチングレジストが除去され導体層３４Ａ、３４Ｂ及びスルーホール導体３６が形成される（図１０（Ａ））。
（８）絶縁基板３０ｚの中央部に電子部品を収容するための開口２０がレーザにより形成され、コア基板が完成する（図１０（Ｂ））。コア基板の厚みＣＴ（図１０（Ｂ））は６０μｍ〜３００μｍである。
（９）コア基板の第１面にテープ９４が貼られる。開口２０はテープで塞がれる（図１０（Ｃ））。テープ９４の例としてＰＥＴフィルムが挙げられる。
（１０）開口２０により露出するテープ９４上に電子部品１１０が置かれる（図１０（Ｄ））。開口２０に収容される電子部品は各実施形態や各改変例で説明される電子部品の内の一つである。絶縁基板に形成されている開口２０に電子部品が収容される。この時、インダクタやチップコンデンサなどの受動部品の電極がテープに向いている。コア基板の開口２０に収容される電子部品の厚みはコア基板の厚みの３０％〜１００％である。
（１１）コア基板３０の第２面Ｓ上にＢ−ステージのプリプレグが積層される。加熱プレスによりプリプレグから樹脂が開口内にしみ出て、開口２０が充填樹脂５０で充填される（図１０（Ｅ））。開口の内壁と電子部品間の隙間が充填樹脂で満たされる。電子部品がコア基板に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂絶縁層用樹脂フィルムは補強材を有していない。両者ともシリカ粒子などの無機粒子を含むことが好ましい。充填樹脂はシリカなどの無機粒子を含んでいる。
（１２）テープ剥離後（図１１（Ａ））、コア基板３０の第１面Ｆ上にＢ−ステージのプリプレグが積層される。コア基板の第１面と第２面上のプリプレグが硬化される。コア基板の第１面と第２面上に絶縁層（層間樹脂絶縁層）５０Ａ、５０Ｂが形成される（図１１（Ｂ））。
（１３）第１面側からＣＯ２ガスレーザにて絶縁層５０Ａに電子部品の電極に至る接続ビア導体用の開口５１Ａａが形成される。
内蔵される電子部品により、接続ビア導体用の開口５１Ａａは電子部品のパッドやビア導体上に形成される。
図２３（Ａ）に示されている電子部品が内蔵される場合、接続ビア導体用の開口５１Ａａは電子部品の電極（インダクタの入力電極、インダクタの出力電極、キャパシタの両電極）に至る。
図２４（Ａ）に示されている電子部品が内蔵される場合、接続ビア導体用の開口５１Ａａは電子部品のビア導体やパッドに至る。
図２５（Ａ）に示されている電子部品が内蔵される場合、接続ビア導体用の開口５１Ａａは電子部品の電極上の導体やパッドに至る。
図８（Ｃ）、図２３（Ａ）、図２４（Ａ）や図２５（Ａ）などに示されている電子部品がテープ上に置かれる時、電子部品の電極がテープに向くように電子部品がテープ上に搭載される。そのため、インダクタと接続する接続ビア導体用の開口の深さと受動部品と接続する接続ビア導体用の開口の深さが略同じになる。接続ビア導体と電子部品間の接続信頼性が高くなる。
同時に、導体層３４Ａやスルーホール導体３６に至るビア導体用の開口５１Ａが形成される。第２面側から絶縁層５０Ｂに導体層３４Ｂやスルーホール導体３６に至るビア導体用の開口５１Ｂが形成される（図１１（Ｃ）参照）。絶縁層５０Ａ、５０Ｂに粗面が形成される（図示せず）。絶縁層５０Ｂに電子部品に至る接続ビア導体用の開口が形成されてもよい。
（１４）無電解めっき処理により、ビア導体用の開口の内壁と絶縁層上に無電解めっき膜５２が形成される（図１１（Ｄ））。
（１５）無電解めっき膜５２上にめっきレジスト５４が形成される（図１２（Ａ））。
（１６）次に、電解めっき処理により、めっきレジストから露出する無電解めっき膜上に電解めっき膜５６が形成される（図１２（Ｂ）参照）。
（１７）続いて、めっきレジスト５４が５％ＮａＯＨで除去される。その後、電解銅めっき膜から露出する無電解銅めっき膜５２がエッチングにて除去され、無電解めっき膜５２と電解めっき膜５６からなる導体層５８Ａ、５８Ｂが形成される。導体層５８Ａ、５８Ｂは複数の導体回路やビア導体のランドを含む。同時に、ビア導体６０Ａ、６０Ｂや接続ビア導体６０Ａａが形成される（図１２（Ｃ））。ビア導体６０Ａ、６０Ｂはコア基板の導体層やスルーホール導体と層間樹脂絶縁層上の導体層５８Ａ、５８Ｂを接続している。接続ビア導体６０Ａａは電子部品の電極と層間樹脂絶縁層上の導体層５８Ａを接続している。キャパシタのグランド用の電極は接続ビア導体を介してグランドに接続される。
（１８）図１１（Ａ）〜図１２（Ｃ）の処理が繰り返され、層間樹脂絶縁層５０Ａ、５０Ｂ上に最上と最下の層間樹脂絶縁層５０Ｃ、５０Ｄが形成される。最上と最下の層間樹脂絶縁層５０Ｃ、５０Ｄ上に最上と最下の導体層５８Ｃ、５８Ｄが形成される。最上と最下の層間樹脂絶縁層５０Ｃ、５０Ｄに最上と最下のビア導体６０Ｃ、６０Ｄが形成される。導体層５８Ａ、５８Ｂと導体層５８Ｃ、５８Ｄは最上と最下のビア導体６０Ｃ、６０Ｄで接続される（図１２（Ｄ））。コア基板の第１面上に上側のビルドアップ層が形成され、コア基板の第２面上に下側のビルドアップ層が形成される。各ビルドアップ層は層間樹脂絶縁層と導体層と異なる導体層を接続するためのビア導体を有する。第１実施形態では、上側のビルドアップ層はさらに接続ビア導体を有する。上側のビルドアップ層は絶縁基板の第１面上に形成されていて、下側のビルドアップ層は絶縁基板の第２面上に形成されている。
（１９）上側と下側のビルドアップ層上に開口７１を有する上側と下側のソルダーレジスト層７０が形成される（図１３（Ａ））。開口７１は導体層やビア導体の上面を露出する。その部分はパッドとして機能する。上側のソルダーレジスト層は上側のビルドアップ層上に形成されていて、下側のソルダーレジスト層は下側のビルドアップ層上に形成されている。
（２０）パッド上にニッケル層とニッケル層上の金層で形成される金属膜７２が形成される（図１３（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。図１に示されるプリント配線板は、接続ビア導体を上側のビルドアップ層のみ有する。そのため、下側のビルドアップ層は電子部品の下側に導体回路を有しなくてもよい。インダクタンスの値の低下が抑制される。電子部品の直下の下側のビルドアップ層が導体回路を有さないとプリント配線板に反りが生じ易い。その場合、上側のビルドアップ層の層間樹脂絶縁層の厚みは下側のビルドアップ層の層間樹脂絶縁層の厚みよりも厚いことが好ましい。別の例として、上側のビルドアップ層の層間樹脂絶縁層は補強材を有さず、下側のビルドアップ層の層間樹脂絶縁層は補強材を有することが好ましい。プリント配線板の反りが減少する。
（２１）この後、上側のビルドアップ層のパッドに半田バンプ７６Ｕが形成され、下側のビルドアップ層のパッドに半田バンプ７６Ｄが形成される。半田バンプを有するプリント配線板１０が完成する（図１）。
半田バンプ７６Ｕを介してＩＣチップがプリント配線板１０へ実装される（図示せず）。その後、半田バンプ７６Ｄを介してプリント配線板がマザーボードに搭載される。
[第１実施形態の改変例]
図１６に第１実施形態の改変例に係るプリント配線板を示す。
図１６のプリント配線板では、図８（Ｃ）に示されている電子部品が内蔵されている。図８（Ｃ）や図２３（Ａ）に示されている電子部品は電子部品内でインダクタと受動部品が接続されていない。電子部品内にインダクタと受動部品を繋ぐ配線を有さない電子部品が内蔵されるとき、インダクタとキャパシタ（チップコンデンサ）などの受動部品はコア基板上に形成されている層間樹脂絶縁層上の導体回路（接続回路）５８０Ａで繋げられることが好ましい。寄生容量が小さくなる。ＩＣチップの誤動作が小さくなる。
第１実施形態の改変例のプリント配線板では、インダクタ１１０Ｉの出力電極と、チップコンデンサ１１０Ｃの電源電極が、接続ビア導体６０Ａａと接続回路５８０Ａを介して接続されている。接続回路５８０Ａは、コア基板の第１面上に直接形成されている層間樹脂絶縁層（上側の層間樹脂絶縁層）上に形成されている。
[第２実施形態]
図１７は、第２実施形態に係る電子部品の断面図である。この電子部品は、第１実施形態と同様なプリント配線板に収容される。第２実施形態の電子部品の樹脂絶縁層１５０Ａ、１５０Ｂ、１５０Ｃ、１５０Ｄ、１５０Ｅは磁性粒子を含まない。第２実施形態の電子部品の樹脂絶縁層はシリカなどの無機粒子とエポキシなどの樹脂で形成されている。最下の樹脂絶縁層１５０Ａの下面であって、インダクタ１１０Ｉの下方に磁性体層１５７が形成されている。磁性体層の代わりに磁性体膜が形成されてもよい。
図１８、図１９は第２実施形態の電子部品の製造工程を示す。
（無機粒子を含む樹脂絶縁層用フィルムの作成）
（Ｃ）樹脂含有溶液の作製
MEK６．８ｇとキシレン２７．２ｇの混合溶媒に、エポキシ樹脂（ジャパン・エポキシ・レジン社製、商品名：エピコート１００７など）８５ｇとシリカなどの無機粒子が添加される。無機粒子は磁性粒子を含まない。
（Ｄ）樹脂絶縁層用フィルムの作製
前記(Ｃ)の樹脂含有溶液に硬化剤としてのジシアンジアミド（ビィ・ティ・アイ・ジャパン社製、商品名：ＣＧ−１２００など）と硬化触媒（四国化成社製、商品名：キュアゾール２Ｅ４ＨＺなど）が添加される。その後、これらの混合物は三本ローラで混練され、樹脂絶縁層用溶液が形成される。硬化剤と硬化触媒の添加量はエポキシ１００ｇに対してそれぞれ３．３ｇである。
この樹脂絶縁層用溶液がロールコータ（サーマトロニクス貿易社製）でポリエチレンテレフタレートのシート上に塗布される。そして、その溶液は、１６０℃、５分間の条件で加熱乾燥され、溶媒が除去される。無機粒子を含む樹脂絶縁層用フィルムが得られる。厚みが約２０μｍ〜５０μｍである。なお、硬化後の樹脂絶縁層中の無機粒子の量は３０ｖｏｌ％から６０ｖｏｌ％である。
支持板１７０上に第１実施形態と同様な磁性粒子を含む樹脂絶縁層用フィルムが積層され磁性体層１５７が形成される（図１８（Ａ））。図１８（Ａ）に示されるように、磁性粒子を含む樹脂絶縁層用フィルムは支持板より小さい。インダクタの大きさに応じて磁性粒子を含む樹脂絶縁層用フィルムは支持板上に形成される。磁性粒子を含む樹脂絶縁層用フィルムのサイズはインダクタのサイズより大きい。磁性粒子を含む樹脂絶縁層用フィルムの外周はインダクタから露出する。そして、磁性体層１５７と支持板の上に、上記（Ｄ）の樹脂絶縁層用フィルムが形成され最下の樹脂絶縁層１５０Ａが形成される（図１８（Ｂ））。最下の樹脂絶縁層上に無電解めっき膜が形成される。無電解めっき膜上にめっきレジストが形成される。めっきレジストから露出する無電解めっき膜上に電解めっき膜が形成される。めっきレジストが除去される。電解めっき膜から露出する無電解めっき膜が除去される。最下のコイル層１５８Ａが形成される。最下の樹脂絶縁層１５０Ａと最下のコイル層１５８Ａ上に、樹脂絶縁層１５０Ｂが形成される。樹脂絶縁層１５０Ｂにビア導体用の開口が形成される。最下のコイル層の形成方法と同様な方法で樹脂絶縁層１５０Ｂ上にコイル層が形成される。同時に異なる層のコイル層がビア導体で接続される。同様な方法を繰り返すことで、４層のコイル層が形成される。その後、支持板が除去され、積層体が完成する（図１９（Ａ））。インダクタの隣に全ての樹脂絶縁層を貫通する開口１１２が積層体に形成される（図１９（Ｂ））。そして、積層体にテープ１７０が貼られる。開口１１２がテープで塞がれる（図１９（Ｃ））。以降の工程は、図３０とそれに関連する工程と同様である。
第２実施形態のプリント配線板の製造方法は第１実施形態のプリント配線板の製造方法と同様である。
[第３実施形態]
図２０（Ａ）は第３実施形態の電子部品の断面を示し、図２０（Ｂ）は平面を示す。
第３実施形態の電子部品２１０は、２つのインダクタと２つの受動部品を有する。受動部品はチップコンデンサや抵抗である。図２０（Ｂ）では、中央の２つの部品はインダクタであり、外側の２つの部品はチップコンデンサである。これらの部品は樹脂２５００Ｍでモールドされている。第３実施形態のインダクタは第１実施形態で説明されているインダクタと同様である。図２０中の左側のインダクタは第１のインダクタ２１０Ｌ１であり、右側のインダクタは第２のインダクタ２１０Ｌ２である。また、図２０中の左側のチップコンデンサは第１のチップコンデンサ２１０Ｃ１であり、右側のチップコンデンサは第２のチップコンデンサ２１０Ｃ２である。
第１と第２のインダクタは、他の実施形態と同様に入力電極Ｌ１Ｉ、Ｌ２Ｉと出力電極Ｌ１Ｏ、Ｌ２Ｏを有している。第１と第２のインダクタの出力電極は同一の回路に繋がっている。
プリント配線板内の接続ビア導体を介して電源はインダクタの入力電極に至る。そして、その電源はインダクタの出力電極からインダクタの外に出力される。図２０（Ａ）では、第１と第２のインダクタは一つの回路に繋がっている。その回路は電子部品を貫通する導体２３６や電子部品上の配線２５８Ａ、２５８Ｂや配線２５８Ａ、２５８Ｂとインダクタや受動部品をつなぐビア導体２６０Ａ、２６０Ｂを含む。そして、その回路はキャパシタの電源電極Ｃ１Ｐ、Ｃ２Ｐに至っている。図２０（Ｃ）に示されているように、その回路は接続ビア導体を介してＩＣチップを搭載するための半田バンプ７６０Ｕに接続されている。半田バンプ７６０Ｕは電源用パッド上に形成されている。図２０（Ｃ）では、第１と第２のインダクタの出力電極から出ている回路の交点（ビアパッド）ＯＵＴＡに接続ビア導体は繋がっている。
また、図２０（Ｃ）では、インダクタを通りＩＣチップの電源に至る電源ラインとグランドの間に第１と第２のチップコンデンサ２１０Ｃ１、２１０Ｃ２が配置されている。第１と第２のチップコンデンサ２１０Ｃ１、２１０Ｃ２は、その電源ラインとグランドの間に並列で配置されている。
図２０（Ｃ）では、プリント配線板内の電源ラインとコア基板に内蔵されている電子部品は上側のビルドアップ層内の接続ビア導体を介して接続されている。それに対して、グランドとコア基板に内蔵されているチップコンデンサのグランド電極ＧＮＤ１、ＧＮＤ２やチップコンデンサのグランド電極Ｃ１Ｅ、Ｃ２Ｅは下側のビルドアップ層内の接続ビア導体を介して接続される。第１、第２実施形態や各改変例に示されているプリント配線板も同様な接続方法を採用することができる。
図２１、図２２は第３実施形態の電子部品の製造方法を示す。
第３実施形態の電子部品は第１実施形態と同様な方法で製造される。
支持板の中央部分に２つの積層コイルが形成される（図２１（Ａ））。積層コイルの製造方法は第１実施形態と同様である。
積層コイルの外側の樹脂絶縁層にチップコンデンサを収容するための開口１１２２が２つ形成される（図２１（Ｂ））。その開口は各樹脂絶縁層を貫通している。
各開口内にチップコンデンサが配置される（図２１（Ｃ））。
第１実施形態と同様にチップコンデンサやインダクタが樹脂でモールドされる（図２２（Ａ））。インダクタやチップコンデンサや樹脂絶縁層上に樹脂絶縁層２５０Ａが形成される。チップコンデンサと開口１１２２により露出する樹脂絶縁層の側壁との間は固定用の樹脂で満たされる。
支持板が除去される（図２２（Ｂ））。支持板を除去することで露出する面に樹脂絶縁層２５０Ｂが形成される（図２８（Ｂ））。レーザで樹脂絶縁層を貫通するスルーホール導体用の貫通孔が形成される。また、樹脂絶縁層２５０Ａ、２５０Ｂにビア導体用の開口が形成される。スルーホール導体用の貫通孔にスルーホール導体２３６が形成される。また、ビア導体用の開口にビア導体２６０Ａ、２６０Ｂ形成される。電子部品２１０が完成する（図２０（Ａ））。
第３実施形態の電子部品では、チップコンデンサの一方の電極Ｃ１Ｅ、Ｃ２Ｅはグランドに繋がっていて、他方の電極Ｃ１Ｐ、Ｃ２Ｐはインダクタの出力電極とプリント配線板内の電源伝送回路に接続されている。インダクタの入力電極は、プリント配線板内の電源ラインに接続される。
インダクタと受動部品が電子部品内で繋がっている場合、フィルター用の配線がほぼ完了しているので、実施形態の電子部品はフィルターとして用いることが容易である。
また、インダクタと受動部品が電子部品内で繋がっていなくても、両者はプリント配線板内の接続ビア導体を介して短い配線で繋げられる。例えば、その短い配線の長さは１００μｍ〜４００μｍである。従って、実施形態の電子部品がプリント配線板に内蔵されると、実施形態の電子部品は容易にフィルターとして機能する。
各実施形態、各改変例で内蔵されている電子部品の熱膨張係数の値は絶縁基板の熱膨張係数の値よりも大きいことが好ましい。熱膨張係数の値はＹ−Ｙ方向の値である。
各実施形態、各改変例では、電子部品内の各コイル層は重なっていることが好ましい。つまり、各コイル層がコア基板の第１面に等倍に投影されると各コイル層の像は重なる。
各実施形態、各改変例のプリント配線板にインダクタとキャパシタなどの受動備品とからなる電子部品が内蔵されている。インダクタは受動部品の横に置かれている。そのため、電子部品の高さが低くなる。電子部品を内蔵するための絶縁基板の厚みが薄くなる。プリント配線板の厚みが薄くなる。また、インダクタと受動部品間の距離が短くなるので寄生容量が減る。
各実施形態と各改変例でインダクタと受動部品をビア導体を介して接続することが出来る。インダクタと受動部品間の接続信頼性が高くなる。
各実施形態と各改変例でインダクタは積層コイルである。高いインダクタンスを有する電子部品がプリント配線板の配線の形成を邪魔しない。
各実施形態と各改変例でインダクタと受動部品とからなる電子部品が１つの開口に内蔵されている。インダクタと受動部品がそれぞれの開口に内蔵される場合、コア基板の体積に占める開口の割合が多くなる。プリント配線板の反りが大きくなる。それに対し、各実施形態や各改変例では、インダクタと受動部品が一体化されていて、それらが１つの開口に内蔵される。そのため、実施形態では、コア基板の体積に占める開口の割合が小さくなる。プリント配線板の反りが小さくなる。
１０ プリント配線板
２０ 開口
３０ コア基板
３４ 導体層
５０Ａ 上側の層間樹脂絶縁層
５８Ａ 上側の導体層
６０Ａ ビア導体
６０Ａａ 接続ビア導体
１１０ 電子部品
１５０Ｂ 樹脂絶縁層
１５８Ａ コイル層
１６０Ｇ ビア導体
１５８ＥＤ 電極

Claims (14)

  1. 第１面と前記第１面と反対側の第２面とを有し、電子部品を収容するための開口を有するコア基板と、
    前記開口に収容されていて、複数の部品で形成されている電子部品と、
    前記開口により露出する前記コア基板の側面と前記電子部品との間の隙間に形成されている充填樹脂と、
    前記コア基板の第１面と前記電子部品上に形成されている上側の層間樹脂絶縁層と前記上側の層間樹脂絶縁層上に形成されている上側の導体層と前記上側の層間樹脂絶縁層に形成されている上側のビア導体とからなる上側のビルドアップ層と、
    前記コア基板の第２面と前記電子部品上に形成されている下側の層間樹脂絶縁層と前記下側の層間樹脂絶縁層上に形成されている下側の導体層と前記下側の層間樹脂絶縁層に形成されている下側のビア導体とからなる下側のビルドアップ層と、を有するプリント配線板であって、
    前記複数の部品の内、１つは、インダクタであって、別の部品は受動部品であって、前記インダクタと前記受動部品は配線で繋がっている。
  2. 請求項１のプリント配線板であって、前記受動部品はキャパシタ又は抵抗である。
  3. 請求項１のプリント配線板であって、前記プリント配線板はＩＣチップを搭載するためのプリント配線板であって、前記受動部品と前記インダクタでローパスフィルタが形成される。
  4. 請求項１のプリント配線板であって、前記インダクタは、交互に積層されているコイル層と樹脂絶縁層で形成されている。
  5. 請求項４のプリント配線板であって、前記樹脂絶縁層は磁性粒子を含んでいる。
  6. 請求項１のプリント配線板であって、前記インダクタは複数のコイル層と前記コイル層で挟まれる樹脂絶縁層と前記樹脂絶縁層に形成され異なる層の前記コイル層を接続するビア導体で形成されている。
  7. 請求項６のプリント配線板であって、更に前記インダクタは前記コイル層と前記樹脂絶縁層で挟まれる磁性体層を有し、前記磁性体層は前記ビア導体の周りに開口を有する。
  8. 請求項１のプリント配線板であって、前記充填樹脂が磁性粒子を含む。
  9. 請求項１のプリント配線板であって、前記受動部品はキャパシタであって、前記上側のビア導体は接続ビア導体を含み、前記インダクタと前記キャパシタは前記接続ビア導体を介して接続されている。
  10. 請求項１のプリント配線板であって、前記受動部品はキャパシタであって、前記配線は前記電子部品内に形成されている。
  11. 請求項１のプリント配線板であって、前記電子部品は前記インダクタと前記受動部品と、前記インダクタと前記受動部品を一体化している樹脂で形成されている。
  12. 樹脂絶縁層と前記樹脂絶縁層上のコイル層で形成されるインダクタと、
    キャパシタと、
    前記インダクタと前記キャパシタを一体化している樹脂と、で形成されているプリント配線板内蔵用の電子部品。
  13. 第１面と前記第１面と反対側の第２面とを有する絶縁基板に電子部品を収容するための開口を形成することと、
    前記請求項１２の電子部品を前記開口内に収容することと、
    前記絶縁基板の第１面及び前記電子部品上に上側の層間樹脂絶縁層と上側の導体層と上側のビア導体とからなる上側のビルドアップ層を形成することと、
    前記絶縁基板の第２面及び前記電子部品上に下側の層間樹脂絶縁層と下側の導体層と下側のビア導体とからなる下側のビルドアップ層を形成すること、とから成るプリント配線板の製造方法。
  14. 請求項７のプリント配線板であって、前記磁性体層は樹脂と磁性粒子を含む。
JP2012239201A 2012-10-30 2012-10-30 プリント配線板、プリント配線板の製造方法及び電子部品 Pending JP2014090080A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012239201A JP2014090080A (ja) 2012-10-30 2012-10-30 プリント配線板、プリント配線板の製造方法及び電子部品
US14/067,080 US9357660B2 (en) 2012-10-30 2013-10-30 Printed circuit board, and method for manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239201A JP2014090080A (ja) 2012-10-30 2012-10-30 プリント配線板、プリント配線板の製造方法及び電子部品

Publications (1)

Publication Number Publication Date
JP2014090080A true JP2014090080A (ja) 2014-05-15

Family

ID=50546978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012239201A Pending JP2014090080A (ja) 2012-10-30 2012-10-30 プリント配線板、プリント配線板の製造方法及び電子部品

Country Status (2)

Country Link
US (1) US9357660B2 (ja)
JP (1) JP2014090080A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN110891368A (zh) * 2018-09-07 2020-03-17 三星电机株式会社 具有嵌入式互连结构的基板
KR20200069573A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 브리지 내장기판 및 반도체 패키지
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
KR20210037966A (ko) * 2019-09-30 2021-04-07 삼성전기주식회사 인쇄회로기판
US11576261B2 (en) 2020-12-16 2023-02-07 Samsung Electro-Mechanics Co., Ltd. Connection structure embedded substrate

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105403B1 (ko) * 2013-11-28 2020-04-28 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
TWI666749B (zh) * 2014-02-19 2019-07-21 矽品精密工業股份有限公司 封裝基板及封裝結構
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP6272745B2 (ja) * 2014-10-27 2018-01-31 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器用基板および医療機器
US10674611B2 (en) * 2015-06-29 2020-06-02 NagraID Security Method of reducing the thickness of an electronic circuit
US10763215B2 (en) 2015-12-09 2020-09-01 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US9991193B2 (en) 2016-06-15 2018-06-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR101994752B1 (ko) * 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
US10602622B2 (en) * 2017-10-27 2020-03-24 Kyocera Corporation Wiring board
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
US11251113B2 (en) 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates
US11315891B2 (en) * 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
JP2019204843A (ja) * 2018-05-22 2019-11-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2019207979A (ja) * 2018-05-30 2019-12-05 イビデン株式会社 プリント配線板
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
JP2020178005A (ja) * 2019-04-17 2020-10-29 イビデン株式会社 インダクタ内蔵基板
JP2021022615A (ja) * 2019-07-25 2021-02-18 イビデン株式会社 プリント配線板
JP2021022614A (ja) * 2019-07-25 2021-02-18 イビデン株式会社 プリント配線板
KR102662847B1 (ko) * 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판
US11552015B2 (en) 2020-06-12 2023-01-10 Qualcomm Incorporated Substrate comprising a high-density interconnect portion embedded in a core layer
KR20220062913A (ko) * 2020-11-09 2022-05-17 삼성전기주식회사 브리지 내장기판
KR20220065550A (ko) * 2020-11-13 2022-05-20 삼성전기주식회사 연결구조체 내장기판
KR20220068712A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 인쇄회로기판
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
FR3134945A1 (fr) * 2022-04-21 2023-10-27 Safran Electronics & Defense Procede de fabrication d’une carte de circuit imprime
CN115665983B (zh) * 2022-11-14 2023-10-10 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法
JP2007335764A (ja) * 2006-06-16 2007-12-27 Ngk Spark Plug Co Ltd 配線基板、キャパシタ
JP2010062464A (ja) * 2008-09-05 2010-03-18 Fujikura Ltd インダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550616C (zh) * 2001-12-20 2009-10-14 Nxp股份有限公司 耦合器、集成电子元件和电子设备
US8058951B2 (en) * 2005-09-30 2011-11-15 Panasonic Corporation Sheet-like composite electronic component and method for manufacturing same
JP2009111261A (ja) 2007-10-31 2009-05-21 Fujikura Ltd 多層プリント配線板
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法
JP2007335764A (ja) * 2006-06-16 2007-12-27 Ngk Spark Plug Co Ltd 配線基板、キャパシタ
JP2010062464A (ja) * 2008-09-05 2010-03-18 Fujikura Ltd インダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
CN110891368A (zh) * 2018-09-07 2020-03-17 三星电机株式会社 具有嵌入式互连结构的基板
KR20200028602A (ko) * 2018-09-07 2020-03-17 삼성전기주식회사 연결구조체 내장기판
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US10903170B2 (en) 2018-09-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure
KR20200069573A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 브리지 내장기판 및 반도체 패키지
KR102632363B1 (ko) 2018-12-07 2024-02-02 삼성전기주식회사 브리지 내장기판 및 반도체 패키지
KR20210037966A (ko) * 2019-09-30 2021-04-07 삼성전기주식회사 인쇄회로기판
KR102662853B1 (ko) 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판
US11576261B2 (en) 2020-12-16 2023-02-07 Samsung Electro-Mechanics Co., Ltd. Connection structure embedded substrate

Also Published As

Publication number Publication date
US20140118976A1 (en) 2014-05-01
US9357660B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
JP2014090080A (ja) プリント配線板、プリント配線板の製造方法及び電子部品
US9514876B2 (en) Inductor device, method for manufacturing the same and printed wiring board
US9287034B2 (en) Printed wiring board, inductor component, and method for manufacturing inductor component
US9478343B2 (en) Printed wiring board
US9265158B2 (en) Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
CN109427461B (zh) 电感器部件
JP6561745B2 (ja) インダクタ部品、パッケージ部品およびスィッチングレギュレータ
JP5005427B2 (ja) 多層プリント配線板の製造方法
JP6828948B2 (ja) コイル部品及びその製造方法
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
US11763975B2 (en) Inductor built-in substrate and method for manufacturing the same
US20150213946A1 (en) Printed wiring board
JP6766740B2 (ja) プリント配線基板およびスイッチングレギュレータ
KR102194725B1 (ko) 코일 전자부품
US20230420180A1 (en) Inductor array component and inductor array component built-in substrate
JP2016136556A (ja) インダクタ部品及びプリント配線板
JP2005347286A (ja) コイル内蔵多層基板、半導体チップ、及びそれらの製造方法
JP2014160751A (ja) プリント配線板
JP2014165362A (ja) プリント配線板
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法
JP2019192920A (ja) インダクタ部品、パッケージ部品およびスィッチングレギュレータ
JP2008153455A (ja) 超小型電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131