JP2005347286A - コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 - Google Patents
コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP2005347286A JP2005347286A JP2002156261A JP2002156261A JP2005347286A JP 2005347286 A JP2005347286 A JP 2005347286A JP 2002156261 A JP2002156261 A JP 2002156261A JP 2002156261 A JP2002156261 A JP 2002156261A JP 2005347286 A JP2005347286 A JP 2005347286A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- multilayer substrate
- built
- winding portion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 356
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004804 winding Methods 0.000 claims abstract description 131
- 239000012212 insulator Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 70
- 230000008859 change Effects 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 138
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000004020 conductor Substances 0.000 description 18
- 239000011889 copper foil Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 239000000696 magnetic material Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010030 laminating Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
- H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
Abstract
【課題】基板に内蔵されたコイルによるノイズやクロストーク、又は浮遊容量による悪影響などが減少したコイル内蔵多層基板およびその製造方法を提供する。
【解決手段】コイル内蔵多層基板は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有し、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【選択図】 図１
【解決手段】コイル内蔵多層基板は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有し、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、インダクタまたはトランスとしての機能を有するコイルを内蔵する多層基板（プリント基板）、多層基板（インターポーザ、電極配線層）が積層された半導体チップ、およびその製造方法に関し、より詳しくは、小型で、巻数及び形成方向をほぼ任意に設定でき、他の回路素子へのノイズを抑えることができるようなコイルを内蔵する多層基板、当該多層基板が積層されるが、当該多層基板に含まれるコイルからのノイズを抑えることができる半導体チップ、およびその製造方法に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタと呼ばれる構造が各種部品、ＩＣチップ内に製造され、広く用いられている。インダクタのみを表面実装用にチップ化したものはチップインダクタと呼ばれ、例えば携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くある。例えば、インダクタとコンデンサを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と呼ばれる部品もインダクタとコンデンサを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発信器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器のいわゆる軽薄短小化が進行するに伴い、これらの部品にも小型化が求められている。
【０００３】
更に、供給された電流の電圧を所定の電圧に変換するトランス（変圧器）もコイル構造を内部に有している。トランスも基板上や半導体チップ上に実装／形成されることが多く、そのためトランスにも小型化が求められているのは言うまでもない。
【０００４】
これらの部品類は、全て表面実装される。近年の電気機器の軽薄短小化に伴い、実装面積もどんどん小さくなっている。そこで、これらの受動部品を基板内部に形成するという試みが数多く実施されている。
【０００５】
インダクタ内蔵基板については、基板平面と平行な面に従来のフォトリソグラフィー法によってスパイラルパターンを形成する方法が最も一般的である。また、半導体チップ上へコイルを形成することは古くから検討されている。今のところ、そのようなことについて実用化されているのは、上述のように、半導体基板と平行な面内に導体のスパイラルターンを形成することである。しかしながらこの方法には多くの問題点がある。チップインダクタの形状の変遷を例に取り説明する。
【０００６】
チップインダクタは巻線を使用したものは従来から広く用いられて来ている。最近では、セラミック製のチップ部品を中心に、種々の提案がある。例えば特開平１１−２０４３３６号公報に記載されているように、グリーンシートに導電性ペーストで回路を印刷し、積層した後に焼成することでコイルを形成するものが知られている。しかしこの方法は単層コイルであり、十分な巻き数を確保できず、十分なインダクタンスを得ることができない。十分な巻き数を確保するには積層数を多くすることが必要になり、コスト、サイズの観点から限界がある。
【０００７】
また、インダクタを高周波領域で使用すると、浮遊容量が無視できなくなることが知られている。浮遊容量は、インダクタコイルが同じ平面で向き合う構造になることによりコンデンサとして作用することにより発生する。基板平面と平行な面にスパイラルパターンを形成し、これを積層して多層コイルとした場合はこの問題も生ずる。これはすなわち、コイル間に発生する浮遊容量が電極に対して並列となるためである。
【０００８】
高周波領域でこの構造のインダクタを用いると、ノイズの問題も発生する。すなわち、誘導磁界はインダクタの軸方向、すなわち基板平面に対して垂直な方向に発生する。これがチップ下部の信号ラインに悪影響を及ぼす。いわゆるノイズである。この問題は、近年の携帯電話機のように高い周波数領域で使用されるときに顕著である。このメカニズムは、例えば、日経ＢＰ社発行の、日経エレクトロニクス、２００１年、３−２６号（Ｎｏ．７９２）の１７３〜１７４ページに詳しく説明されている。すなわち、基板と平行な面内に導体のスパイラルターンを形成した場合、機器の使用により変動電流がそこに流れると、変動磁界がそのスパイラルターンと直交する方向に沿って発生する。これによって、その変動磁界と鎖交する、基板平面や半導体チップの配線や他の回路素子に誘起電流が流れ、ノイズを発生させることになる。従って、従来は、トランジスタなどの回路素子のすぐ上にインダクタを形成したい場合であったとしても、ノイズの影響を少なくするために、敢えていくつかの層を挟ませて、その層の上にインダクタを形成するという迂遠な手法が取られることが多かった。しかしこのような方法では、設計上、非常に多くの制約を受けることになり、問題となっていた。
【０００９】
また、特開平１１−２１４６２２号公報には、基板平面と垂直な方向にソレノイドコイルを形成する方法が提案されている。この方法ではソレノイドコイルを形成するため、磁界がコイル内に閉じこめられ、ノイズの観点からは問題はない。しかしながら、形成されるソレノイドコイルは必然的に非常に多くの体積を有するため、設計の自由度という点から問題がある。
【００１０】
以上の問題点に鑑み、特開平１０−２８４９１９号公報には、本発明と同様に、基板平面と垂直な方向にコイルを形成する方法が提案されている。この方法により、前述の浮遊容量は電極に対して直列になるため、この問題は小さくなる。この構造では基板実装時のノイズの問題もほぼ解決される。しかしながら、この方法も前記の方法同様、単層コイルであるため、十分なインダクタンスを得ることは期待できない。また、基板平面と平行な方向に延長することにより巻き数の確保はできるが、スルーホールや導電パターンの製造精度の限界から一定以上の高密度化は困難であり、したがって実用的な大きさでは十分なインダクタンスを得ることはできない。また、積層数を増やすことは不良率の上昇を招き、結果的にコストアップとなる。
【００１１】
特開昭６２−１８９７０７号公報には、本発明と類似の、インダクタの提案が見られる。また、特開平４−２３７１０６号公報には、インダクタと共にトランスについても提案がなされている。しかしながらこれらの提案中には、具体的な製造法について、基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの既述はあるが、よリ具体的な説明はない。また、このようなコイルの、後述するような高周波領域における優れた性質についての知見がないため、このようなコイルは、製造の難しさに加え、利用面で実用化が阻まれてきた。
【００１２】
特開平３−３４４０７号公報には、コイル自体の構造としては本発明と類似の多層コイルを用いたチップインダクタンタが提案されている。しかしながらこの提案も、プリント配線基板表面に実装されるチップインダクタに関するものであり、チップであることによる問題を有するとともに、製造方法としても問題がある。すなわち、製造方法としては、一平面に螺旋構造を形成し、これを積層するものであるため、微細な螺旋構造を印刷で形成する必要がある。近年検討が進んでいるチップインダクタは、０．３ｍｍ×０．３ｍｍ×０．６ｍｍという非常に小型なものであり、その断面に螺旋構造を印刷で形成することはにじみによるショート発生などの問題が生じ、非常に困難である。
【００１３】
以上、従来のチップインダクタにおける構造・製造方法等の問題点について記述した。これらの問題点は、インダクタを基板内部に形成した場合も全く同じように問題となり得る。また、高密度でチップインダクタを実装すると、お互いのクロストークが問題となる上に、チップを基板上に装着した場合に、時間と共にチップの一方が外れ、直立状態になる、いわゆるツーム・ストーン現象が起き、基板全体が用をなさなくなってしまうことが問題になっている。
【００１４】
一方、トランス（変圧器）もコイルを使用している。トランスの典型的な構造は、磁性体を挟んだ両側に、巻き数の異なる２本のコイルを配置したものである。この様な構造にすることにより、ロスを少なく変圧することができる。しかしながら従来のコイルの製造方法では、コイル作成方向が各コイル断面と垂直方向であるため、２本のコイルの間に磁性体層を設けることが工程上困難であり、別途作成したコイルと磁性体とを一つの部品として再度組み立てる必要があり、基板内部に形成することは不可能であった。
【００１５】
また、基板と平行な方向に二枚のインダクタを絶縁層を介して形成し、トランスを形成する方法も提案されている。絶縁体の代わりに磁性体を用いる例も知られている。しかしながらこの方法による場合、限られた面積ではインダクタコイルの巻き数に制限があり、十分な機能を果たせない。機能を発揮させるためには大きな面積にする必要があるが、小型化の観点から問題がある。インダクタコイルを多層にすれば限られた面積でコイルの巻き数の確保はできるが、その際は磁性体をコイルの伸長方向に配置しないと十分な効果は得られないし、その方向に磁性体を配置するのは困難である。
【００１６】
【発明が解決しようとする課題】
本発明は、配線基板に実装／形成され、あるいは内蔵された他の部品や回路ヘのノイズなどの悪影響が少なく、高密度に内蔵しても相互のクロストークが減じられる、小型で且つ同一のプロセスで任意に巻き数（層数）を変更でき、大きな自己又は相互インダクタンスを得ることができる、形成方向も任意に変更可能なコイル又はトランスを内蔵した多層配線基板およびその製造方法を提供することを課題としている。また、そのようなコイル又はトランスが一体的に積層された半導体チップおよびその製造方法を提供することも課題としている。
【００１７】
【課題を解決するための手段】
本発明によれば、上記課題は、次のいずれかの手段により達成できる。請求項１に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有し、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１８】
請求項２に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルの内部を貫通する柱状の磁性体からなる芯構造と、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００１９】
請求項３に記載の発明は、請求項２に記載の発明の特徴に加えて、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００２０】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の発明の特徴に加えて、当該コイルは、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を介して隣接する当該導電層間を接続するバンプとして形成されることを特徴とする。
【００２１】
請求項５に記載の発明は、請求項１乃至３のいずれか１項に記載の発明の特徴に加えて、当該コイルは、ビルドアップ工法により、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を通して隣接する当該導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする。
【００２２】
請求項６に記載の発明は、請求項１乃至５のいずれか１項に記載の発明の特徴に加えて、当該多層基板と平行な面内に回路面を有する平面コイルを更に有することを特徴とする。
【００２３】
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の発明の特徴に加えて、複数の当該コイルを有し、当該複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置されていることを特徴とする。
【００２４】
請求項８に記載の発明は、請求項１乃至６のいずれか１項に記載の発明の特徴に加えて、複数の当該コイルを有し、当該複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置されていることを特徴とする。
【００２５】
請求項９に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む複数のコイルと、当該多層基板と平行な面内に回路面を有する平面コイルと、当該コイル及び当該平面コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２６】
請求項１０に記載の発明は、多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルと、当該複数のコイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２７】
請求項１１に記載の発明は、多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルと、当該複数のコイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２８】
請求項１２に記載の発明は、請求項８乃至１１のいずれか１項に記載の発明の特徴に加えて、当該コイルは、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を介して隣接する当該導電層間を接続するバンプとして形成されることを特徴とする。
【００２９】
請求項１３に記載の発明は、請求項８乃至１１のいずれか１項に記載の発明の特徴に加えて、当該コイルは、ビルドアップ工法により、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を通して隣接する当該導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする。
【００３０】
請求項１４に記載の発明は、請求項１乃至１３のいずれか１項に記載の発明の特徴に加えて、当該コイルの少なくともいずれかは、インダクタであることを特徴とする。
【００３１】
請求項１５に記載の発明は、請求項１乃至１３のいずれか１項に記載の発明の特徴に加えて、当該コイルの少なくともいずれかは、相互に磁気的に結合した２個以上のコイルからなるトランスであることを特徴とする。
【００３２】
請求項１６に記載の発明は、請求項１乃至１５のいずれか１項に記載のコイル内蔵多層基板が外面に積層されたことを特徴とする。
【００３３】
請求項１７に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該所定のコイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該所定のコイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００３４】
請求項１８に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、柱状の磁性体からなる芯構造を当該コイルの内部に配置されるように形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を有することを特徴とする。
【００３５】
請求項１９に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該コイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルであることを特徴とする。
【００３６】
請求項２０に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該コイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルであることを特徴とする。
【００３７】
請求項２１に記載の発明は、請求項１９又は２０に記載の発明の特徴に加えて、柱状の磁性体からなる芯構造を当該コイルの内の少なくともいずれかの内部に配置されるように形成するステップを更に有することを特徴とする。
【００３８】
請求項２２に記載の発明は、請求項１７乃至２１のいずれか１項に記載の発明の特徴に加えて、当該コイル内蔵多層基板は半導体ウェーハの外面に積層されるものであり、当該コイル内蔵多層基板が積層された当該半導体ウェーハを半導体チップ単位に切り分けるステップ、を更に有することを特徴とする。
【００３９】
請求項２３に記載の発明は、請求項１７乃至２１のいずれか１項に記載の発明の特徴に加えて、当該コイル内蔵多層基板は半導体チップの外面に積層されるも
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係るコイル内蔵多層基板１の構成について説明する。図１は、コイル内蔵多層基板１の概略構成を示す斜視図である。コイル内蔵多層基板１は、コイル１ａ及び多層基板１ｃから構成される。コイル１ａは、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される、インダクタンスを与える構成要素である。コイル１ａは、中心軸が多層基板に平行であり、多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１ａは、好適には、断面形状が四角形、円形等の導線の繰り返されるパターンである単位巻線が、電気的に直列に連続して接続された形態で構成される（以下、このようなコイルを「多層コイル」と称する。）。本明細書におけるコイル１ａ及びそれの単位巻線の形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。コイル１ａの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線同士は、当該螺旋状のパターンの先端同士又は末端同士において互いに接続される。コイル１ａをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ、かつ、コイル１ａに電流が流されるとすべての単位巻線が同じ方向の磁界を発生するため、インダクタンスを大きくすることができる。好適には、コイル１ａの多層基板に平行な巻線部分は、積層される導電層の一部として形成され、多層基板に垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホールなどとして形成される。このようにしてコイル１ａを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１ａを多層基板内に同時に形成することが可能となる。多層基板１ｃは、絶縁層を積層させて構成される基板である。なお、実際の多層基板１ｃの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１ａの一部となり、他の絶縁層の部分は多層基板１ｃとなる。
【００４１】
図１１は、コイル内蔵多層基板１の積層による製造工程を示す斜視概念図である。このように、コイル内蔵多層基板１は、絶縁層１ｃのそれぞれにコイル１ａの各部分を形成し、次いで積層一体化することにより製造される。コイル内蔵多層基板１には、多層基板に平行に延長した方向に、又は多層基板の上側あるいは下側に、他のコイルなどを含む回路が形成されていてもよい。
【００４２】
次に、本発明の第２の実施形態に係るコイル内蔵多層基板２の構成について説明する。図２（ａ）は、コイル内蔵多層基板２の概略構成を示す斜視図である。コイル内蔵多層基板２は、磁性体２ｄをコイル２ａの内部に配置したような構造を有している。コイル内蔵多層基板２の各構成要素は、コイル内蔵多層基板１において符号の数字部分を１から２に替えた構成要素と対応している。このように、コイル２ａの内部に磁性体２ｄが配置されているため、コイル２ａのインダクタンスを大きくすることができるという利点がある。なお、本発明の第１の実施形態に係るコイル内蔵多層基板１のコイル１ａの内部に磁性体を配置したような構成も可能である。図２（ｂ）及び（ｃ）は、他のコイルの構造の例である。これらの例では、コイルの中心軸に平行又は直交する方向の巻線部分のみでコイルが構成されている。
【００４３】
その次に、本発明の第３の実施形態に係るコイル内蔵多層基板３の構成について説明する。図３（ａ）及び（ｂ）は、コイル内蔵多層基板３の概略構成を示す斜視図である。図３（ａ）に示す実施形態では、コイル内蔵多層基板３は、中心軸が多層基板に平行なコイル３ａと、それと発生磁界の中心方向が直交し、かつ、多層基板に平行な面内に回路面を有する平面コイル３ｂとを多層基板３ｃ上に配置したような構造を有している。図３（ｂ）に示す実施形態では、コイル３ｄは、多層コイルである。このように２つのコイルを配置することによって、一方のコイルの発生磁界の影響が他方のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。
【００４４】
その次に、本発明の第４の実施形態に係るコイル内蔵多層基板４の構成について説明する。図４（ａ）及び（ｂ）は、コイル内蔵多層基板４の概略構成を示す斜視図である。図４（ａ）に示す実施形態では、コイル内蔵多層基板４は、中心軸が多層基板に平行なコイル４ａと、中心軸が多層基板に平行なコイル４ｂとを、いずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように（例えば、いずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように）多層基板３ｃ内に配置したような構造を有している。なお、磁力線がコイルを貫く主たる方向とは、例えば、コイルを貫く磁力線のベクトルを平均したベクトルの方向である。図４（ｂ）に示す実施形態では、コイル４ｄ及び４ｄは、多層コイルである。図３４は、本発明に係るコイル内蔵多層基板内の、相互誘導によるノイズを最小化するための複数のコイルの好適な配置を説明するための概念図である。図３４は、第１コイルが発生する磁力線が変動したときに、第２コイルに誘導される電圧が最少となるような配置を示す。ここでは、第１コイルが発生する磁力線が第２コイルを貫く主たる方向と当該第２コイルの中心軸とが直交するように配置されている。このように２つのコイルを配置することによって、一方のコイルの発生磁界の影響が他方のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。また、多層基板内に多くのコイルを集積して形成することができ、設計の自由度が向上する。
【００４５】
更に次に、本発明の第５の実施形態に係るコイル内蔵多層基板５の構成について説明する。図５（ａ）及び（ｂ）は、コイル内蔵多層基板５の概略構成を示す斜視図である。図５（ａ）に示す実施形態では、図４（ａ）に示す実施形態に対して、多層基板に平行な面内に回路面を有する平面コイル５ｃを付加したような構成である。図５（ｂ）に示す実施形態では、図４（ｂ）に示す実施形態に対して、多層基板に平行な面内に回路面を有する平面コイル５ｃを付加したような構成である。このように３つのコイルを配置することによって、いずれか１つのコイルの発生磁界の影響が他のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。また、多層基板内に更に多くのコイルを集積して形成することができ、設計の自由度が更に向上する。
【００４６】
更にその次に、本発明の第６の実施形態に係るコイル内蔵多層基板６の構成について説明する。図６は、コイル内蔵多層基板６の概略構成を示す斜視図である。コイル内蔵多層基板６は、中心軸が多層基板に平行なコイル６ａと、それと中心軸が同一直線上にあり、かつ、中心軸が多層基板に平行なコイル６ｂと、を多層基板６ｃ内に配置したような構造を有している。このように２つのコイルを配置することによって、２つのコイルの間に相互インダクタンスを生じさせることができ、トランスを形成することができる。この場合、磁性体を、両方のコイルの中心軸に沿って配置することによって、更にトランスの効率を上げることができる。
【００４７】
更にその次に、本発明の第７の実施形態に係るコイル内蔵多層基板７の構成について説明する。図７（ａ）及び（ｂ）は、コイル内蔵多層基板７の概略構成を示す斜視図である。コイル内蔵多層基板７は、中心軸が多層基板に平行なコイル７ａと、それと中心軸が平行な位置にあり、かつ、隣接したコイル７ｂと、を多層基板７ｃ内に配置し、更に両方のコイルを磁気的に効率よく結合させるための磁性体７ｄ又は７ｅを配置したような構造を有している。このように２つのコイルを配置することによって、２つのコイルの間に相互インダクタンスを生じさせることができ、トランスを形成することができる。磁性体は、図７（ａ）に示す磁性体７ｄのように両方のコイルの間に配置してもよく、さらに効率よく磁気的に結合させるためには、図７（ｂ）に示す磁性体７ｅのように両方のコイルの中心軸を貫通する部分を有する環状の形態となるように配置してもよい。
【００４８】
更にその次に、本発明の第８の実施形態に係るコイル内蔵多層基板８の構成について説明する。図８は、コイル内蔵多層基板８の概略構成を示す斜視図である。コイル内蔵多層基板８は、中心軸が多層基板に平行なコイル８ａ及び多層基板８ｃから構成される。コイル１ａの単位巻線は、螺旋構造の導体が多層基板に平行な面内に２つ並んだような構造である。このような構造によって、限られた体積において非常に密なコイルを形成でき、インダクタンスを大きくすることができる。また、図９は、本発明の第９の実施形態に係るコイル内蔵多層基板９の概略構成を示す斜視図である。コイル内蔵多層基板９では、単位巻線の２つの螺旋構造の導体の間に磁性体９ｄを配置しており、更に大きいインダクタンスを得ることができる。
【００４９】
これからコイル内蔵多層基板１〜９の動作について説明する。コイル内蔵多層基板１〜９は、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層として使用すると好適である。また、コイル内蔵多層基板１〜９は、他の回路素子をその内部に形成又は外部にマウントすることができ、そのような他の回路素子とコイル内蔵多層基板１〜９とで構成される回路の機能を、半導体チップ自身の機能に付加した半導体を構成することが可能になる。コイル内蔵多層基板１〜９は、コイルの伸長方向の調節により、巻き数を簡便且つほぼ任意に設定でき、自己及び相互インダクタンスを自由に変化させることができる。また、単位巻線が磁界と鎖交する面積を全体的あるいは部分的に調節することによってもインダクタンスを柔軟に設定できる。更に、コイルの内部に磁性体を配置することによってインダクタンスを大きくすることもできる。これにより、コイル内蔵多層基板１〜９は、コイルの両側の端子を通じて外部の回路から電圧が印加されたときに、インダクタあるいはトランスとして機能する。
【００５０】
次に、本発明のコイル内蔵多層基板１から９の製造方法について、従来技術と比較した利点と共に説明する。本発明の方法を用いれば、所望の巻き数のコイルを簡便に得ることができる。従来の、基板平面と平行な面に螺旋パターンを形成する方法では、巻き数を増やすには積層数を増やす必要が生じ、大きなコストアップとなるが、本発明の方法では積層数はそのままでコイルの伸長方向に伸ばすだけでよく、コストアップは少ない。
【００５１】
以下、本発明のコイル内蔵多層基板の製造法について、説明を簡略化するためコイル部分を中心に、具体的に説明する。まず、図１１の内層（第２層）部分を作成する場合は、両面銅張り積層板の穴開け、メッキによるスルーホールの導電化、サブトラクティブ法による表面のパターニングなど、よく知られている方法を適用すればよい。次いで、この第２層に対し、両面に絶縁層、更に導電層を作成し、パターニングおよび電気的接続を行なえば、図１のものが得られる。いくつかの方法につき例を挙げて説明する。
【００５２】
いわゆるビルドアップ法による場合には、図１５に示すように、上記第２層（１ａ，１ｂからなる）の基板に絶縁層を形成する。絶縁層としてはガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００５３】
絶縁層の形成は例えば以下のように行われる。図１５（ａ）に示すように、上記第２層の基板両面にプリプレグ類１０、パターン化されていない銅箔１１、あるいは図１５（ｂ）に示すように樹脂付き銅箔１２を配置し、図１６に示すように積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。（あるいは、図１７に示すように、上記第２層の基板上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させる。あるいは上記基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層１３を得る。
【００５４】
続いてビアを形成する。上記の方法で得られた基板の所定の位置にドリル、レーザーなどを用いてビア１４を形成する。図１８（ａ）は絶縁層および導電層としてプリプレグ１０と銅箔１１を用いた場合、同様に図１８（ｂ）は樹脂付き銅箔１２、図１８（ｃ）は液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物１５を用いた場合について表わしたものである。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除く、いわゆるマスク加工を施してもよい。
【００５５】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、例えば図１９（ａ）に示すようにビアに銀、銅などの導電性粉末を配合した導電性ペースト１６を印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、図１９（ｂ）に示すように通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層１７を形成する方法によっても電気的接続は達成される。液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、図１９（ｃ）に示すように、例えば銅箔１１をプレスし、絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペースト１６あるいはメッキ層１７により導電化し接続する。この場合、先にブラインドビアの導電化を行っても良い。また、１９（ｄ）に示すように、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層１８の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００５６】
あるいは以下の方法により、絶縁層と導電層、電気的接続を一括で行うこともできる。すなわち、図２０に示すように、第２層基板回路上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプ１９を形成した後、プリプレグ１０と銅箔１１（図２０（ａ））、あるいはフィルム状の絶縁体２０と銅箔１１（図２０（ｂ））、または樹脂付き銅箔１２を配置した後にプレス加工（図２０（ｃ））を行うことによりとがった導電性バンプ１９が絶縁層を貫通し、導電層との接続を実現する。
【００５７】
これらのビルドアップ法で積層した場合、ブラインドビアは導電性ペースト、あるいはメッキなどにより、導電体で充填することにより、コイルの断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、低ノイズ、機械的強度、設計の自由度などの本発明の方法を用いて形成したコイルの特徴はなんら変わることはなく、周波数帯によっては問題なく使用できる。
【００５８】
また、ブラインドビアを積み上げてコイル部分を形成する場合、スルーホールメッキを用いる様な一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難で、結果的にコイルの一辺が直線上でなく階段状になる。しかしながら、この構造となっても、本発明の方法を用いて形成したコイルの特徴としてはなんら変わることはなく、周波数帯によっては問題なく使用できる。
【００５９】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合、あるいは一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００６０】
ビルドアップ法以外にも、以下の方法により一括に積層させることもできる。絶縁層としてガラスエポキシ系のプリプレグを用いた４層構造のコイルの場合につき説明する。すなわち、図２１に示すように、銅張片面ガラスエポキシ基板２１の基材側の所定の位置をレーザーなどを用いて穴開け加工する。続いて、銅箔１１を電極として電気メッキを行い、生じた穴をメッキ１７で充填する。その上に、低融点の金属バンプ２２を引き続きメッキ法により作成する。
【００６１】
銅箔１１は図２２に示すように所定のパターンにエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物２３を薄く塗布し、半硬化させておく。この片面基板から製造された図２２のものは最外層すなわち第１層および第４層となる。
【００６２】
続いて、図２３に示すように、第２層の基板と図２２の最外層を位置あわせし、プレス加工することにより半硬化させた組成物はバンプ部から除かれ、層間の絶縁層を形成すると同時にバンプ部は内層の導電体と電気的に接続され、４層構造を有するコイルが製造される。この方法を応用することにより、更なる多層化も容易に行うことができる。
【００６３】
この際、絶縁層の厚みは用途に応じて任意に設定できるが、絶縁信頼性の観点から実用上は１０ミクロンから３００ミクロン程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５ミクロンないしは２００ミクロン程度が望ましい。
【００６４】
コイル中心部に磁性体を主成分とする芯構造を設けることにより、本発明のコイルはより大きなインダクタンスを得ることができる。磁性体芯構造の形成は、該当部分に鉄、フェライトなどを含有したペーストを塗布することにより行われる。
【００６５】
以上、コイル部分の製作過程について説明したが、記述の通り、コイル形成と同時に、目的とする基板として必要な他の回路や配線も必要に応じてコイルが形成される各層に形成される。したがって、各工程は、他の回路、配線の形成と整合するようにいくつかの方法の中から適宜選択される。
【００６６】
なお、全てのコイルを同一平面で作成する場合、コイルの一部を形成するスルーホールすなわち基板平面と垂直方向の導体の形成精度が問題となるが、各コイルの平面をずらして形成することによりこの問題は解決される。この場合の一例を示すコイルの螺旋状回路断面図を図１０に示した。第１回路面および第２回路面のそれぞれのパターンを繰り返す構造でコイルを製造することにより上記問題点は解決できる。
【００６７】
また、螺旋構造を同一平面に形成せず、図１１に一例が示されているように、各層を独立して形成し、積層時に螺旋構造が形成されるため、エッチング不良などが原因となるショートなどの不良は本質的に発生しない。また、各螺旋構造のうち、その半分程度がいわゆるスルーホールで形成される。スルーホールは断面が円状であるため、角がなく、抵抗値を低く抑えることができる。さらには、積層一体化した後に螺旋状回路面において層の剥離が生じる、デラミネーションは生じない。
【００６８】
更に、インダクタを高周波領域で使用すると、浮遊容量が無視できなくなることが知られている。浮遊容量は、インダクタコイルが同じ平面で向き合う構造になることによりコンデンサとして作用することにより発生する。本発明のコイル内蔵多層基板においては、インダクタコイルの浮遊容量は電極面に対して直列と見なされるため、この問題は少なくなる。更に、前述の図１０のようにコイル面をずらした構造は特別な技術を用いることなく簡便に製造することができる。この構造を用いれば本質的に浮遊容量を小さくすることができる。これによって、インダクタの自己共振周波数を高く保つことができるようになる。
【００６９】
上述の製造工程を応用することによって、様々な実施形態のコイル内蔵多層基板を製造することができる。例えば、図３に示すコイル内蔵多層基板３は、図１２に示すように、絶縁体と導体とを積層すればよい。また、図６に示すコイル内蔵多層基板６は、図１３に示すように、絶縁体と導体とを積層すればよい。また、図７（ａ）に示すコイル内蔵多層基板７は、図１４に示すように、絶縁体と導体と磁性体とを積層すればよい。
【００７０】
更に、上述のいずれのコイル内蔵多層基板についても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体にコイルなどの素子を高い集積度で組み込むことができる。これから、半導体基板上に、中心軸が基板平面と平行なコイルを形成する過程を以下に示す。典型例として、トランジスタを形成し、更にタングステンなどで電極部を形成したシリコンウェーハの上層いわゆる電極配線層に、図１のコイル内蔵多層基板１を形成する例を示す。この方法を応用することにより、ターン数、列（層）数、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００７１】
まず、図２４に示すように、トランジスタ、電極部を形成したシリコンウェーハ２４上に、最下層の絶縁層２５を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、図２５に示すように必要な箇所に各種レーザーを用いて穴２６の穴開けを行う。穴２６は、半導体ウェーハ２４の特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、図２６に示すように、導電性パターン２７を形成する。一般的に用いられている、アルミニウムのスパッタリング、あるいは銅の層をＣＶＤなどの気相法、あるいはメッキ法などの湿式法を用いて形成する。ついで露光、エッチングしてパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、図２５に示した工程で穴開けされた穴２６も導電化され、第１層と第２層の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００７２】
次に、図２７のように、第２の絶縁層２８を形成する。ついで、図２８のように、再び穴開け、導体パターン形成により第２の導電性パターン２９を形成する。ついで図２９のように第３の絶縁層３０を前述の方法により形成し、穴開け、導電化、パターニングを施し、第３の導電性パターン３１を形成すると共に第２層、第３層の導通を取る。
【００７３】
以後、この操作を繰り返し、図３０のように第４の絶縁層３２を形成した後、穴開け、導電化、パターニングを行って、第４の導電性パターン３３を形成する。この操作を応用すれば、ターン数の増減、列（層）数の増減、異なる伸長方向を有する複数のコイルの形成などが簡便に行える。
【００７４】
絶縁層形成、穴開け後に導電層を形成すると共に線間の電気的接続を行う際、図３１に示すように、穴部分（ビアホール）３４を導電体３５で充填すると、図３２にコイル断面を示すように、一般的にスタックトビアと呼ばれる構造すなわち充填されたビアホール上に再びビアホールのある構造を形成でき、コイルの辺を直線にすることができる。
【００７５】
また、一般的に行われている方法、すなわち、ビアホールを導電体で充填しない方法では、スタックトビア構造は形成できない。その際、製造されたコイルは、図３３に示すような、ビアホール接続部が階段状となった断面を有する。このような構造となっても、特に高周波領域で使用する場合には実用上問題ない。
【００７６】
シリコンウェーハ２４上の多層基板内に所望のコイルが形成された後に、そのシリコンウェーハ２４とコイルを含む多層基板とを半導体チップ単位に切り分ける。
【００７７】
なお、シリコンウェーハ２４にコイルを内蔵する多層基板を積層させる前に、シリコンウェーハ２４をチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００７８】
【発明の効果】
以上に説明したように、本発明のコイル内蔵多層基板は、従来から推測されていたこの種のコイルの性質、すなわち小型で且つ同一のプロセスで任意に巻き数（層数）を変更でき、大きなインダクタンスを与え得るという特長に加えて、形成方向も任意に変更可能なコイルを内蔵しているだけでなく、コイルが他の部品や回路へノイズ発生等の悪影響を与えず、またコイル同士のクロストークが避けられるという従来見られなかったすぐれた特長を持っている。また、コイルとしては同じ様な構造をもつチップインダクタにみられる、コイルを近接装着した場合に生ずる、いわゆるツームストーン現象も起きない。本発明の多層基板のこのような特長から、従来省みられることの少なかったこの種のコイルが初めて実用化段階に至ったといえる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコイル内蔵多層基板１の概略構成を示す斜視図である。（以下の図面においても基板中のコイル部分が表示され、他の回路、配線等は省略されている。）
【図２】（ａ）は、本発明の第２の実施形態に係るコイル内蔵多層基板２の概略構成を示す斜視図であり、（ｂ）及び（ｃ）は、他のコイルの構造の例を示す図である。
【図３】本発明の第３の実施形態に係るコイル内蔵多層基板３の概略構成を示す斜視図である。
【図４】本発明の第４の実施形態に係るコイル内蔵多層基板４の概略構成を示す斜視図である。
【図５】本発明の第５の実施形態に係るコイル内蔵多層基板５の概略構成を示す斜視図である。
【図６】本発明の第６の実施形態に係るコイル内蔵多層基板６の概略構成を示す斜視図である。
【図７】本発明の第７の実施形態に係るコイル内蔵多層基板７の概略構成を示す斜視図である。
【図８】本発明の第８の実施形態に係るコイル内蔵多層基板８の概略構成を示す斜視図である。
【図９】本発明の第９の実施形態に係るコイル内蔵多層基板９の概略構成を示す斜視図である。
【図１０】コイルのお互いに隣接する単位巻線の導体の配置を表わす断面図である。
【図１１】本発明の第１の実施形態に係るコイル内蔵多層基板１の製造過程を説明するために斜視図である。
【図１２】本発明の第３の実施形態に係るコイル内蔵多層基板３の製造過程を説明するために斜視図である。
【図１３】本発明の第６の実施形態に係るコイル内蔵多層基板６の製造過程を説明するために斜視図である。
【図１４】本発明の第７の実施形態に係るコイル内蔵多層基板７の製造過程を説明するために斜視図である。
【図１５】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製造初段階の斜視図である。
【図１６】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１７】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１８】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１９】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２０】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２１】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２２】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２３】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２４】本発明の第１の実施形態にかかるコイル内蔵多層基板１のＩＣチップ上への製造初段階の断面図である。
【図２５】ビア形成の説明のための断面図である。
【図２６】回路形成のための導電パターン形成の説明のための断面図である。
【図２７】第２の絶縁層形成の説明のための断面図である。
【図２８】第２の導電パターン形成の説明のための断面図である。
【図２９】第３層形成の説明のための断面図である。
【図３０】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の断面図である。
【図３１】ビアの断面図である。
【図３２】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の一例を示す断面図である。
【図３３】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の一例を示す断面図である。
【図３４】本発明に係るコイル内蔵多層基板内の、相互誘導によるノイズを最小化するための複数のコイルの好適な配置を説明するための概念図である。
【符号の説明】
１ コイル内蔵多層基板
１ａ コイル
１ｃ 多層基板
２ コイル内蔵多層基板
２ａ コイル
２ｃ 多層基板
２ｄ 磁性体
３ コイル内蔵多層基板
３ａ コイル
３ｂ 平面コイル
３ｃ 多層基板
４ コイル内蔵多層基板
４ａ コイル
４ｂ コイル
４ｃ 多層基板
４ｄ コイル
４ｅ コイル
５ コイル内蔵多層基板
５ａ コイル
５ｂ コイル
５ｃ 平面コイル
５ｄ 多層基板
５ｅ コイル
５ｆ コイル
６ コイル内蔵多層基板
６ａ コイル
６ｂ コイル
６ｃ 多層基板
７ コイル内蔵多層基板
７ａ コイル
７ｂ コイル
７ｃ 多層基板
７ｄ 磁性体
７ｅ 磁性体
８ コイル内蔵多層基板
８ａ コイル
８ｃ 多層基板
９ コイル内蔵多層基板
９ａ コイル
９ｃ 多層基板
９ｄ 磁性体
１０ プリプレグ
１１ 銅箔
１２ 樹脂付銅箔
１３ 絶縁層
１４ ビア
１５ 樹脂組成物
１６ 導電性ペースト
１７ メッキ層
１８ 導電層
１９ 導電性バンプ
２０ フィルム状絶縁体
２１ 銅張片面エポキシ基板
２２ 低融点金属バンプ
２３ 絶縁体組成物
２４ シリコンウェーハ
２５ 絶縁層
２６ 穴
２７ 導電性パターン
２８ 第２の絶縁層
２９ 第２の導電性パターン
３０ 第３の絶縁層
３１ 第３の導電性パターン
３２ 第４の絶縁層
３３ 第４の導電性パターン
３４ ビア
３５ 導電体
【発明の属する技術分野】
本発明は、インダクタまたはトランスとしての機能を有するコイルを内蔵する多層基板（プリント基板）、多層基板（インターポーザ、電極配線層）が積層された半導体チップ、およびその製造方法に関し、より詳しくは、小型で、巻数及び形成方向をほぼ任意に設定でき、他の回路素子へのノイズを抑えることができるようなコイルを内蔵する多層基板、当該多層基板が積層されるが、当該多層基板に含まれるコイルからのノイズを抑えることができる半導体チップ、およびその製造方法に関する。
【０００２】
【従来の技術】
コイル類は古くからアンテナ、モーターなど、広い分野で用いられてきた。電子機器の分野では、コイルを使用したインダクタと呼ばれる構造が各種部品、ＩＣチップ内に製造され、広く用いられている。インダクタのみを表面実装用にチップ化したものはチップインダクタと呼ばれ、例えば携帯電話には１台に２０個以上搭載されているという報告もある。インダクタを内蔵した部品も数多くある。例えば、インダクタとコンデンサを組み合わせた積層ＬＣフィルタと呼ばれる部品は、ノイズ除去などの目的で高周波用途を中心に広く用いられている。また、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と呼ばれる部品もインダクタとコンデンサを組み合わせた内部構造を有している。ＶＣＯは、加える電圧によって発振周波数を変えることができる発信器であり、無線回路の品質を左右する重要な部品である。近年爆発的に普及した携帯電話を始めとする高周波領域での使用を想定した機器には、これらの部品が多数搭載されている。電子機器のいわゆる軽薄短小化が進行するに伴い、これらの部品にも小型化が求められている。
【０００３】
更に、供給された電流の電圧を所定の電圧に変換するトランス（変圧器）もコイル構造を内部に有している。トランスも基板上や半導体チップ上に実装／形成されることが多く、そのためトランスにも小型化が求められているのは言うまでもない。
【０００４】
これらの部品類は、全て表面実装される。近年の電気機器の軽薄短小化に伴い、実装面積もどんどん小さくなっている。そこで、これらの受動部品を基板内部に形成するという試みが数多く実施されている。
【０００５】
インダクタ内蔵基板については、基板平面と平行な面に従来のフォトリソグラフィー法によってスパイラルパターンを形成する方法が最も一般的である。また、半導体チップ上へコイルを形成することは古くから検討されている。今のところ、そのようなことについて実用化されているのは、上述のように、半導体基板と平行な面内に導体のスパイラルターンを形成することである。しかしながらこの方法には多くの問題点がある。チップインダクタの形状の変遷を例に取り説明する。
【０００６】
チップインダクタは巻線を使用したものは従来から広く用いられて来ている。最近では、セラミック製のチップ部品を中心に、種々の提案がある。例えば特開平１１−２０４３３６号公報に記載されているように、グリーンシートに導電性ペーストで回路を印刷し、積層した後に焼成することでコイルを形成するものが知られている。しかしこの方法は単層コイルであり、十分な巻き数を確保できず、十分なインダクタンスを得ることができない。十分な巻き数を確保するには積層数を多くすることが必要になり、コスト、サイズの観点から限界がある。
【０００７】
また、インダクタを高周波領域で使用すると、浮遊容量が無視できなくなることが知られている。浮遊容量は、インダクタコイルが同じ平面で向き合う構造になることによりコンデンサとして作用することにより発生する。基板平面と平行な面にスパイラルパターンを形成し、これを積層して多層コイルとした場合はこの問題も生ずる。これはすなわち、コイル間に発生する浮遊容量が電極に対して並列となるためである。
【０００８】
高周波領域でこの構造のインダクタを用いると、ノイズの問題も発生する。すなわち、誘導磁界はインダクタの軸方向、すなわち基板平面に対して垂直な方向に発生する。これがチップ下部の信号ラインに悪影響を及ぼす。いわゆるノイズである。この問題は、近年の携帯電話機のように高い周波数領域で使用されるときに顕著である。このメカニズムは、例えば、日経ＢＰ社発行の、日経エレクトロニクス、２００１年、３−２６号（Ｎｏ．７９２）の１７３〜１７４ページに詳しく説明されている。すなわち、基板と平行な面内に導体のスパイラルターンを形成した場合、機器の使用により変動電流がそこに流れると、変動磁界がそのスパイラルターンと直交する方向に沿って発生する。これによって、その変動磁界と鎖交する、基板平面や半導体チップの配線や他の回路素子に誘起電流が流れ、ノイズを発生させることになる。従って、従来は、トランジスタなどの回路素子のすぐ上にインダクタを形成したい場合であったとしても、ノイズの影響を少なくするために、敢えていくつかの層を挟ませて、その層の上にインダクタを形成するという迂遠な手法が取られることが多かった。しかしこのような方法では、設計上、非常に多くの制約を受けることになり、問題となっていた。
【０００９】
また、特開平１１−２１４６２２号公報には、基板平面と垂直な方向にソレノイドコイルを形成する方法が提案されている。この方法ではソレノイドコイルを形成するため、磁界がコイル内に閉じこめられ、ノイズの観点からは問題はない。しかしながら、形成されるソレノイドコイルは必然的に非常に多くの体積を有するため、設計の自由度という点から問題がある。
【００１０】
以上の問題点に鑑み、特開平１０−２８４９１９号公報には、本発明と同様に、基板平面と垂直な方向にコイルを形成する方法が提案されている。この方法により、前述の浮遊容量は電極に対して直列になるため、この問題は小さくなる。この構造では基板実装時のノイズの問題もほぼ解決される。しかしながら、この方法も前記の方法同様、単層コイルであるため、十分なインダクタンスを得ることは期待できない。また、基板平面と平行な方向に延長することにより巻き数の確保はできるが、スルーホールや導電パターンの製造精度の限界から一定以上の高密度化は困難であり、したがって実用的な大きさでは十分なインダクタンスを得ることはできない。また、積層数を増やすことは不良率の上昇を招き、結果的にコストアップとなる。
【００１１】
特開昭６２−１８９７０７号公報には、本発明と類似の、インダクタの提案が見られる。また、特開平４−２３７１０６号公報には、インダクタと共にトランスについても提案がなされている。しかしながらこれらの提案中には、具体的な製造法について、基板に対し垂直方向の螺旋状回路部分はスルーホールまたはビアホールによって形成するとの既述はあるが、よリ具体的な説明はない。また、このようなコイルの、後述するような高周波領域における優れた性質についての知見がないため、このようなコイルは、製造の難しさに加え、利用面で実用化が阻まれてきた。
【００１２】
特開平３−３４４０７号公報には、コイル自体の構造としては本発明と類似の多層コイルを用いたチップインダクタンタが提案されている。しかしながらこの提案も、プリント配線基板表面に実装されるチップインダクタに関するものであり、チップであることによる問題を有するとともに、製造方法としても問題がある。すなわち、製造方法としては、一平面に螺旋構造を形成し、これを積層するものであるため、微細な螺旋構造を印刷で形成する必要がある。近年検討が進んでいるチップインダクタは、０．３ｍｍ×０．３ｍｍ×０．６ｍｍという非常に小型なものであり、その断面に螺旋構造を印刷で形成することはにじみによるショート発生などの問題が生じ、非常に困難である。
【００１３】
以上、従来のチップインダクタにおける構造・製造方法等の問題点について記述した。これらの問題点は、インダクタを基板内部に形成した場合も全く同じように問題となり得る。また、高密度でチップインダクタを実装すると、お互いのクロストークが問題となる上に、チップを基板上に装着した場合に、時間と共にチップの一方が外れ、直立状態になる、いわゆるツーム・ストーン現象が起き、基板全体が用をなさなくなってしまうことが問題になっている。
【００１４】
一方、トランス（変圧器）もコイルを使用している。トランスの典型的な構造は、磁性体を挟んだ両側に、巻き数の異なる２本のコイルを配置したものである。この様な構造にすることにより、ロスを少なく変圧することができる。しかしながら従来のコイルの製造方法では、コイル作成方向が各コイル断面と垂直方向であるため、２本のコイルの間に磁性体層を設けることが工程上困難であり、別途作成したコイルと磁性体とを一つの部品として再度組み立てる必要があり、基板内部に形成することは不可能であった。
【００１５】
また、基板と平行な方向に二枚のインダクタを絶縁層を介して形成し、トランスを形成する方法も提案されている。絶縁体の代わりに磁性体を用いる例も知られている。しかしながらこの方法による場合、限られた面積ではインダクタコイルの巻き数に制限があり、十分な機能を果たせない。機能を発揮させるためには大きな面積にする必要があるが、小型化の観点から問題がある。インダクタコイルを多層にすれば限られた面積でコイルの巻き数の確保はできるが、その際は磁性体をコイルの伸長方向に配置しないと十分な効果は得られないし、その方向に磁性体を配置するのは困難である。
【００１６】
【発明が解決しようとする課題】
本発明は、配線基板に実装／形成され、あるいは内蔵された他の部品や回路ヘのノイズなどの悪影響が少なく、高密度に内蔵しても相互のクロストークが減じられる、小型で且つ同一のプロセスで任意に巻き数（層数）を変更でき、大きな自己又は相互インダクタンスを得ることができる、形成方向も任意に変更可能なコイル又はトランスを内蔵した多層配線基板およびその製造方法を提供することを課題としている。また、そのようなコイル又はトランスが一体的に積層された半導体チップおよびその製造方法を提供することも課題としている。
【００１７】
【課題を解決するための手段】
本発明によれば、上記課題は、次のいずれかの手段により達成できる。請求項１に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有し、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００１８】
請求項２に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、当該コイルの内部を貫通する柱状の磁性体からなる芯構造と、当該コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００１９】
請求項３に記載の発明は、請求項２に記載の発明の特徴に加えて、当該コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００２０】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の発明の特徴に加えて、当該コイルは、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を介して隣接する当該導電層間を接続するバンプとして形成されることを特徴とする。
【００２１】
請求項５に記載の発明は、請求項１乃至３のいずれか１項に記載の発明の特徴に加えて、当該コイルは、ビルドアップ工法により、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を通して隣接する当該導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする。
【００２２】
請求項６に記載の発明は、請求項１乃至５のいずれか１項に記載の発明の特徴に加えて、当該多層基板と平行な面内に回路面を有する平面コイルを更に有することを特徴とする。
【００２３】
請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の発明の特徴に加えて、複数の当該コイルを有し、当該複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置されていることを特徴とする。
【００２４】
請求項８に記載の発明は、請求項１乃至６のいずれか１項に記載の発明の特徴に加えて、複数の当該コイルを有し、当該複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置されていることを特徴とする。
【００２５】
請求項９に記載の発明は、多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む複数のコイルと、当該多層基板と平行な面内に回路面を有する平面コイルと、当該コイル及び当該平面コイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２６】
請求項１０に記載の発明は、多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルと、当該複数のコイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２７】
請求項１１に記載の発明は、多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルと、当該複数のコイルを支持し、当該多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とする。
【００２８】
請求項１２に記載の発明は、請求項８乃至１１のいずれか１項に記載の発明の特徴に加えて、当該コイルは、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を介して隣接する当該導電層間を接続するバンプとして形成されることを特徴とする。
【００２９】
請求項１３に記載の発明は、請求項８乃至１１のいずれか１項に記載の発明の特徴に加えて、当該コイルは、ビルドアップ工法により、当該多層基板に平行な巻線部分が、積層された導電層の一部として形成され、当該多層基板に垂直な巻線部分が、当該絶縁層を通して隣接する当該導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする。
【００３０】
請求項１４に記載の発明は、請求項１乃至１３のいずれか１項に記載の発明の特徴に加えて、当該コイルの少なくともいずれかは、インダクタであることを特徴とする。
【００３１】
請求項１５に記載の発明は、請求項１乃至１３のいずれか１項に記載の発明の特徴に加えて、当該コイルの少なくともいずれかは、相互に磁気的に結合した２個以上のコイルからなるトランスであることを特徴とする。
【００３２】
請求項１６に記載の発明は、請求項１乃至１５のいずれか１項に記載のコイル内蔵多層基板が外面に積層されたことを特徴とする。
【００３３】
請求項１７に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該所定のコイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び当該所定のコイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする。
【００３４】
請求項１８に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、柱状の磁性体からなる芯構造を当該コイルの内部に配置されるように形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を有することを特徴とする。
【００３５】
請求項１９に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該コイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルであることを特徴とする。
【００３６】
請求項２０に記載の発明は、多層基板を構成する１つの絶縁層を形成するステップと、当該多層基板に平行なコイルの巻線部分の少なくとも一部を当該多層基板内の絶縁層上に形成するステップと、当該多層基板に平行なコイルの当該巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、絶縁層を形成する当該ステップ、当該多層基板に平行なコイルの巻線部分の少なくとも一部を形成する当該ステップ、及び当該多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する当該ステップの少なくともいずれかを、当該多層基板に平行なコイルの巻線部分と当該多層基板に垂直なコイルの巻線部分とで当該多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、当該コイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルであることを特徴とする。
【００３７】
請求項２１に記載の発明は、請求項１９又は２０に記載の発明の特徴に加えて、柱状の磁性体からなる芯構造を当該コイルの内の少なくともいずれかの内部に配置されるように形成するステップを更に有することを特徴とする。
【００３８】
請求項２２に記載の発明は、請求項１７乃至２１のいずれか１項に記載の発明の特徴に加えて、当該コイル内蔵多層基板は半導体ウェーハの外面に積層されるものであり、当該コイル内蔵多層基板が積層された当該半導体ウェーハを半導体チップ単位に切り分けるステップ、を更に有することを特徴とする。
【００３９】
請求項２３に記載の発明は、請求項１７乃至２１のいずれか１項に記載の発明の特徴に加えて、当該コイル内蔵多層基板は半導体チップの外面に積層されるも
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明していく。これから本発明の第１の実施形態に係るコイル内蔵多層基板１の構成について説明する。図１は、コイル内蔵多層基板１の概略構成を示す斜視図である。コイル内蔵多層基板１は、コイル１ａ及び多層基板１ｃから構成される。コイル１ａは、多層基板における複数の絶縁層及び導電層のそれぞれの形成ステップにおいて導電層の一部として形成される、インダクタンスを与える構成要素である。コイル１ａは、中心軸が多層基板に平行であり、多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む。コイル１ａは、好適には、断面形状が四角形、円形等の導線の繰り返されるパターンである単位巻線が、電気的に直列に連続して接続された形態で構成される（以下、このようなコイルを「多層コイル」と称する。）。本明細書におけるコイル１ａ及びそれの単位巻線の形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。コイル１ａの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び互いに隣接する単位巻線同士は、当該螺旋状のパターンの先端同士又は末端同士において互いに接続される。コイル１ａをそのように構成することによって、単位巻線内の巻数を１より大きくすることができ、かつ、コイル１ａに電流が流されるとすべての単位巻線が同じ方向の磁界を発生するため、インダクタンスを大きくすることができる。好適には、コイル１ａの多層基板に平行な巻線部分は、積層される導電層の一部として形成され、多層基板に垂直な巻線部分は、絶縁層を介して隣接する導電層間を接続するバンプ、ビア或いはスルーホールなどとして形成される。このようにしてコイル１ａを形成することにより、ビルドアップ工法などの公知の多層基板製造技術を利用して、多層基板の製造工程においてコイル１ａを多層基板内に同時に形成することが可能となる。多層基板１ｃは、絶縁層を積層させて構成される基板である。なお、実際の多層基板１ｃの形成ステップでは、絶縁層と導電層とが交互に積層させられる。そして、導電層の部分は前述のコイル１ａの一部となり、他の絶縁層の部分は多層基板１ｃとなる。
【００４１】
図１１は、コイル内蔵多層基板１の積層による製造工程を示す斜視概念図である。このように、コイル内蔵多層基板１は、絶縁層１ｃのそれぞれにコイル１ａの各部分を形成し、次いで積層一体化することにより製造される。コイル内蔵多層基板１には、多層基板に平行に延長した方向に、又は多層基板の上側あるいは下側に、他のコイルなどを含む回路が形成されていてもよい。
【００４２】
次に、本発明の第２の実施形態に係るコイル内蔵多層基板２の構成について説明する。図２（ａ）は、コイル内蔵多層基板２の概略構成を示す斜視図である。コイル内蔵多層基板２は、磁性体２ｄをコイル２ａの内部に配置したような構造を有している。コイル内蔵多層基板２の各構成要素は、コイル内蔵多層基板１において符号の数字部分を１から２に替えた構成要素と対応している。このように、コイル２ａの内部に磁性体２ｄが配置されているため、コイル２ａのインダクタンスを大きくすることができるという利点がある。なお、本発明の第１の実施形態に係るコイル内蔵多層基板１のコイル１ａの内部に磁性体を配置したような構成も可能である。図２（ｂ）及び（ｃ）は、他のコイルの構造の例である。これらの例では、コイルの中心軸に平行又は直交する方向の巻線部分のみでコイルが構成されている。
【００４３】
その次に、本発明の第３の実施形態に係るコイル内蔵多層基板３の構成について説明する。図３（ａ）及び（ｂ）は、コイル内蔵多層基板３の概略構成を示す斜視図である。図３（ａ）に示す実施形態では、コイル内蔵多層基板３は、中心軸が多層基板に平行なコイル３ａと、それと発生磁界の中心方向が直交し、かつ、多層基板に平行な面内に回路面を有する平面コイル３ｂとを多層基板３ｃ上に配置したような構造を有している。図３（ｂ）に示す実施形態では、コイル３ｄは、多層コイルである。このように２つのコイルを配置することによって、一方のコイルの発生磁界の影響が他方のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。
【００４４】
その次に、本発明の第４の実施形態に係るコイル内蔵多層基板４の構成について説明する。図４（ａ）及び（ｂ）は、コイル内蔵多層基板４の概略構成を示す斜視図である。図４（ａ）に示す実施形態では、コイル内蔵多層基板４は、中心軸が多層基板に平行なコイル４ａと、中心軸が多層基板に平行なコイル４ｂとを、いずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように（例えば、いずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように）多層基板３ｃ内に配置したような構造を有している。なお、磁力線がコイルを貫く主たる方向とは、例えば、コイルを貫く磁力線のベクトルを平均したベクトルの方向である。図４（ｂ）に示す実施形態では、コイル４ｄ及び４ｄは、多層コイルである。図３４は、本発明に係るコイル内蔵多層基板内の、相互誘導によるノイズを最小化するための複数のコイルの好適な配置を説明するための概念図である。図３４は、第１コイルが発生する磁力線が変動したときに、第２コイルに誘導される電圧が最少となるような配置を示す。ここでは、第１コイルが発生する磁力線が第２コイルを貫く主たる方向と当該第２コイルの中心軸とが直交するように配置されている。このように２つのコイルを配置することによって、一方のコイルの発生磁界の影響が他方のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。また、多層基板内に多くのコイルを集積して形成することができ、設計の自由度が向上する。
【００４５】
更に次に、本発明の第５の実施形態に係るコイル内蔵多層基板５の構成について説明する。図５（ａ）及び（ｂ）は、コイル内蔵多層基板５の概略構成を示す斜視図である。図５（ａ）に示す実施形態では、図４（ａ）に示す実施形態に対して、多層基板に平行な面内に回路面を有する平面コイル５ｃを付加したような構成である。図５（ｂ）に示す実施形態では、図４（ｂ）に示す実施形態に対して、多層基板に平行な面内に回路面を有する平面コイル５ｃを付加したような構成である。このように３つのコイルを配置することによって、いずれか１つのコイルの発生磁界の影響が他のコイルに及ぶことを防ぐことができ、そのような影響に起因するノイズ等を減少させることができる。また、多層基板内に更に多くのコイルを集積して形成することができ、設計の自由度が更に向上する。
【００４６】
更にその次に、本発明の第６の実施形態に係るコイル内蔵多層基板６の構成について説明する。図６は、コイル内蔵多層基板６の概略構成を示す斜視図である。コイル内蔵多層基板６は、中心軸が多層基板に平行なコイル６ａと、それと中心軸が同一直線上にあり、かつ、中心軸が多層基板に平行なコイル６ｂと、を多層基板６ｃ内に配置したような構造を有している。このように２つのコイルを配置することによって、２つのコイルの間に相互インダクタンスを生じさせることができ、トランスを形成することができる。この場合、磁性体を、両方のコイルの中心軸に沿って配置することによって、更にトランスの効率を上げることができる。
【００４７】
更にその次に、本発明の第７の実施形態に係るコイル内蔵多層基板７の構成について説明する。図７（ａ）及び（ｂ）は、コイル内蔵多層基板７の概略構成を示す斜視図である。コイル内蔵多層基板７は、中心軸が多層基板に平行なコイル７ａと、それと中心軸が平行な位置にあり、かつ、隣接したコイル７ｂと、を多層基板７ｃ内に配置し、更に両方のコイルを磁気的に効率よく結合させるための磁性体７ｄ又は７ｅを配置したような構造を有している。このように２つのコイルを配置することによって、２つのコイルの間に相互インダクタンスを生じさせることができ、トランスを形成することができる。磁性体は、図７（ａ）に示す磁性体７ｄのように両方のコイルの間に配置してもよく、さらに効率よく磁気的に結合させるためには、図７（ｂ）に示す磁性体７ｅのように両方のコイルの中心軸を貫通する部分を有する環状の形態となるように配置してもよい。
【００４８】
更にその次に、本発明の第８の実施形態に係るコイル内蔵多層基板８の構成について説明する。図８は、コイル内蔵多層基板８の概略構成を示す斜視図である。コイル内蔵多層基板８は、中心軸が多層基板に平行なコイル８ａ及び多層基板８ｃから構成される。コイル１ａの単位巻線は、螺旋構造の導体が多層基板に平行な面内に２つ並んだような構造である。このような構造によって、限られた体積において非常に密なコイルを形成でき、インダクタンスを大きくすることができる。また、図９は、本発明の第９の実施形態に係るコイル内蔵多層基板９の概略構成を示す斜視図である。コイル内蔵多層基板９では、単位巻線の２つの螺旋構造の導体の間に磁性体９ｄを配置しており、更に大きいインダクタンスを得ることができる。
【００４９】
これからコイル内蔵多層基板１〜９の動作について説明する。コイル内蔵多層基板１〜９は、プリント基板、モノリシックＩＣなどを構成する半導体チップをその上にマウントするインタポーザ、又は半導体チップの電極配線層として使用すると好適である。また、コイル内蔵多層基板１〜９は、他の回路素子をその内部に形成又は外部にマウントすることができ、そのような他の回路素子とコイル内蔵多層基板１〜９とで構成される回路の機能を、半導体チップ自身の機能に付加した半導体を構成することが可能になる。コイル内蔵多層基板１〜９は、コイルの伸長方向の調節により、巻き数を簡便且つほぼ任意に設定でき、自己及び相互インダクタンスを自由に変化させることができる。また、単位巻線が磁界と鎖交する面積を全体的あるいは部分的に調節することによってもインダクタンスを柔軟に設定できる。更に、コイルの内部に磁性体を配置することによってインダクタンスを大きくすることもできる。これにより、コイル内蔵多層基板１〜９は、コイルの両側の端子を通じて外部の回路から電圧が印加されたときに、インダクタあるいはトランスとして機能する。
【００５０】
次に、本発明のコイル内蔵多層基板１から９の製造方法について、従来技術と比較した利点と共に説明する。本発明の方法を用いれば、所望の巻き数のコイルを簡便に得ることができる。従来の、基板平面と平行な面に螺旋パターンを形成する方法では、巻き数を増やすには積層数を増やす必要が生じ、大きなコストアップとなるが、本発明の方法では積層数はそのままでコイルの伸長方向に伸ばすだけでよく、コストアップは少ない。
【００５１】
以下、本発明のコイル内蔵多層基板の製造法について、説明を簡略化するためコイル部分を中心に、具体的に説明する。まず、図１１の内層（第２層）部分を作成する場合は、両面銅張り積層板の穴開け、メッキによるスルーホールの導電化、サブトラクティブ法による表面のパターニングなど、よく知られている方法を適用すればよい。次いで、この第２層に対し、両面に絶縁層、更に導電層を作成し、パターニングおよび電気的接続を行なえば、図１のものが得られる。いくつかの方法につき例を挙げて説明する。
【００５２】
いわゆるビルドアップ法による場合には、図１５に示すように、上記第２層（１ａ，１ｂからなる）の基板に絶縁層を形成する。絶縁層としてはガラスエポキシ系あるいはアラミド樹脂系などのプリプレグ、液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物あるいは一般的に樹脂付き銅箔と呼ばれる、銅箔と絶縁樹脂層を一体化したものなどが使用できる。
【００５３】
絶縁層の形成は例えば以下のように行われる。図１５（ａ）に示すように、上記第２層の基板両面にプリプレグ類１０、パターン化されていない銅箔１１、あるいは図１５（ｂ）に示すように樹脂付き銅箔１２を配置し、図１６に示すように積層プレス法によりこれらを一括で積層、硬化させ、絶縁層と導電層を一体化したものを作成する。（あるいは、図１７に示すように、上記第２層の基板上に液状の組成物をスクリーン印刷、カーテンコート、スプレーコートなどの公知慣用の方法で塗布し、ＵＶ、電子線、熱などで硬化させる。あるいは上記基板上にフィルム状の組成物をロール、ラミネートなどの方法で貼り付け、所定の方法にて硬化させ、絶縁層１３を得る。
【００５４】
続いてビアを形成する。上記の方法で得られた基板の所定の位置にドリル、レーザーなどを用いてビア１４を形成する。図１８（ａ）は絶縁層および導電層としてプリプレグ１０と銅箔１１を用いた場合、同様に図１８（ｂ）は樹脂付き銅箔１２、図１８（ｃ）は液状あるいはフィルム状の熱可塑あるいは熱硬化性の樹脂組成物１５を用いた場合について表わしたものである。プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合に、ブラインドビアの形成に広く用いられている炭酸ガスレーザーを用いるときには、必要に応じてあらかじめ所定の位置の導電体をエッチングで除く、いわゆるマスク加工を施してもよい。
【００５５】
プリプレグ類あるいは樹脂付き銅箔を用いて絶縁層と共に導電層も形成した場合は、例えば図１９（ａ）に示すようにビアに銀、銅などの導電性粉末を配合した導電性ペースト１６を印刷、ディスペンスなどの方法で埋め込み、所定の方法で硬化させる。あるいは、図１９（ｂ）に示すように通常のスルーホールメッキすなわちビア内にメッキ触媒を付与したのちに無電解メッキを行い、続いて電解メッキを行う方法によってメッキ層１７を形成する方法によっても電気的接続は達成される。液状もしくはフィルム状の組成物を用いて絶縁層を形成した場合は、図１９（ｃ）に示すように、例えば銅箔１１をプレスし、絶縁層の外側に導電層を形成し、所定の位置をマスク加工した後、ブラインドビアを導電性ペースト１６あるいはメッキ層１７により導電化し接続する。この場合、先にブラインドビアの導電化を行っても良い。また、１９（ｄ）に示すように、絶縁層、ブラインドビアが形成された基板に触媒を付与し、無電解メッキ処理し、続いて必要に応じて電解メッキ処理することによって導電層１８の形成とブラインドビアの導電化を一括で行うこともできる。この場合、ブラインドビアの導電化は導電性ペーストによっても行うことができる。
【００５６】
あるいは以下の方法により、絶縁層と導電層、電気的接続を一括で行うこともできる。すなわち、図２０に示すように、第２層基板回路上の所定の場所に導電性ペーストなどを用いて先端のとがった導電性バンプ１９を形成した後、プリプレグ１０と銅箔１１（図２０（ａ））、あるいはフィルム状の絶縁体２０と銅箔１１（図２０（ｂ））、または樹脂付き銅箔１２を配置した後にプレス加工（図２０（ｃ））を行うことによりとがった導電性バンプ１９が絶縁層を貫通し、導電層との接続を実現する。
【００５７】
これらのビルドアップ法で積層した場合、ブラインドビアは導電性ペースト、あるいはメッキなどにより、導電体で充填することにより、コイルの断面が全て導電体であることが好ましい。しかしながら、従来のスルーホールメッキのように、外周部だけが導電化された構造であっても、低ノイズ、機械的強度、設計の自由度などの本発明の方法を用いて形成したコイルの特徴はなんら変わることはなく、周波数帯によっては問題なく使用できる。
【００５８】
また、ブラインドビアを積み上げてコイル部分を形成する場合、スルーホールメッキを用いる様な一般的なビルドアップ法では、いわゆるスタックトビア（ビアオンビア）構造は形成が非常に困難で、結果的にコイルの一辺が直線上でなく階段状になる。しかしながら、この構造となっても、本発明の方法を用いて形成したコイルの特徴としてはなんら変わることはなく、周波数帯によっては問題なく使用できる。
【００５９】
なお、メッキにより接続されたスルーホール基板を用い、上記の液状あるいはフィルム状の絶縁材料を使用する場合、あるいは一旦ビルドアップ法により形成したブラインドビアのある絶縁層上に更に積層する場合には、穴埋め用のインキあるいはメッキ処理によりスルーホールあるいはブラインドビアを埋め、表面を平滑化してもよい。
【００６０】
ビルドアップ法以外にも、以下の方法により一括に積層させることもできる。絶縁層としてガラスエポキシ系のプリプレグを用いた４層構造のコイルの場合につき説明する。すなわち、図２１に示すように、銅張片面ガラスエポキシ基板２１の基材側の所定の位置をレーザーなどを用いて穴開け加工する。続いて、銅箔１１を電極として電気メッキを行い、生じた穴をメッキ１７で充填する。その上に、低融点の金属バンプ２２を引き続きメッキ法により作成する。
【００６１】
銅箔１１は図２２に示すように所定のパターンにエッチング加工する。バンプ側には絶縁層に用いるものと同様の絶縁体組成物２３を薄く塗布し、半硬化させておく。この片面基板から製造された図２２のものは最外層すなわち第１層および第４層となる。
【００６２】
続いて、図２３に示すように、第２層の基板と図２２の最外層を位置あわせし、プレス加工することにより半硬化させた組成物はバンプ部から除かれ、層間の絶縁層を形成すると同時にバンプ部は内層の導電体と電気的に接続され、４層構造を有するコイルが製造される。この方法を応用することにより、更なる多層化も容易に行うことができる。
【００６３】
この際、絶縁層の厚みは用途に応じて任意に設定できるが、絶縁信頼性の観点から実用上は１０ミクロンから３００ミクロン程度が望ましい。導体の厚さも絶縁層と同様用途に応じて任意に設定できるが、実用上５ミクロンないしは２００ミクロン程度が望ましい。
【００６４】
コイル中心部に磁性体を主成分とする芯構造を設けることにより、本発明のコイルはより大きなインダクタンスを得ることができる。磁性体芯構造の形成は、該当部分に鉄、フェライトなどを含有したペーストを塗布することにより行われる。
【００６５】
以上、コイル部分の製作過程について説明したが、記述の通り、コイル形成と同時に、目的とする基板として必要な他の回路や配線も必要に応じてコイルが形成される各層に形成される。したがって、各工程は、他の回路、配線の形成と整合するようにいくつかの方法の中から適宜選択される。
【００６６】
なお、全てのコイルを同一平面で作成する場合、コイルの一部を形成するスルーホールすなわち基板平面と垂直方向の導体の形成精度が問題となるが、各コイルの平面をずらして形成することによりこの問題は解決される。この場合の一例を示すコイルの螺旋状回路断面図を図１０に示した。第１回路面および第２回路面のそれぞれのパターンを繰り返す構造でコイルを製造することにより上記問題点は解決できる。
【００６７】
また、螺旋構造を同一平面に形成せず、図１１に一例が示されているように、各層を独立して形成し、積層時に螺旋構造が形成されるため、エッチング不良などが原因となるショートなどの不良は本質的に発生しない。また、各螺旋構造のうち、その半分程度がいわゆるスルーホールで形成される。スルーホールは断面が円状であるため、角がなく、抵抗値を低く抑えることができる。さらには、積層一体化した後に螺旋状回路面において層の剥離が生じる、デラミネーションは生じない。
【００６８】
更に、インダクタを高周波領域で使用すると、浮遊容量が無視できなくなることが知られている。浮遊容量は、インダクタコイルが同じ平面で向き合う構造になることによりコンデンサとして作用することにより発生する。本発明のコイル内蔵多層基板においては、インダクタコイルの浮遊容量は電極面に対して直列と見なされるため、この問題は少なくなる。更に、前述の図１０のようにコイル面をずらした構造は特別な技術を用いることなく簡便に製造することができる。この構造を用いれば本質的に浮遊容量を小さくすることができる。これによって、インダクタの自己共振周波数を高く保つことができるようになる。
【００６９】
上述の製造工程を応用することによって、様々な実施形態のコイル内蔵多層基板を製造することができる。例えば、図３に示すコイル内蔵多層基板３は、図１２に示すように、絶縁体と導体とを積層すればよい。また、図６に示すコイル内蔵多層基板６は、図１３に示すように、絶縁体と導体とを積層すればよい。また、図７（ａ）に示すコイル内蔵多層基板７は、図１４に示すように、絶縁体と導体と磁性体とを積層すればよい。
【００７０】
更に、上述のいずれのコイル内蔵多層基板についても、モノリシックＩＣなどを構成する半導体チップ上に形成することができる。このような構成にすることにより、半導体にコイルなどの素子を高い集積度で組み込むことができる。これから、半導体基板上に、中心軸が基板平面と平行なコイルを形成する過程を以下に示す。典型例として、トランジスタを形成し、更にタングステンなどで電極部を形成したシリコンウェーハの上層いわゆる電極配線層に、図１のコイル内蔵多層基板１を形成する例を示す。この方法を応用することにより、ターン数、列（層）数、形成方向などは任意に設定可能である。なお半導体は、シリコンに限られることはなく、ガリウムひ素などの任意の公知の半導体材料を使用することができる。
【００７１】
まず、図２４に示すように、トランジスタ、電極部を形成したシリコンウェーハ２４上に、最下層の絶縁層２５を形成する。ＣＶＤなどの気相法を用いてシリコン酸化膜を形成するか、近年注目されているポリイミド、ベンゾシクロブテンなどの有機素材をスピンコート後にポストベークする事によって形成できる。続いて、図２５に示すように必要な箇所に各種レーザーを用いて穴２６の穴開けを行う。穴２６は、半導体ウェーハ２４の特定の箇所又は下層の電極部との電気的接続を行う箇所である。続いて、図２６に示すように、導電性パターン２７を形成する。一般的に用いられている、アルミニウムのスパッタリング、あるいは銅の層をＣＶＤなどの気相法、あるいはメッキ法などの湿式法を用いて形成する。ついで露光、エッチングしてパターニングする。この場合、先にパターニングしたレジスト層を形成した後に導電化を行っても良い。この工程で、図２５に示した工程で穴開けされた穴２６も導電化され、第１層と第２層の電気的接続がなされる。なお、露光工程の前には通常、物理的な研磨、あるいはＣＭＰ法と呼ばれる化学的研磨と物理的研磨を組み合わせた方法などにより、表面を平坦化する。
【００７２】
次に、図２７のように、第２の絶縁層２８を形成する。ついで、図２８のように、再び穴開け、導体パターン形成により第２の導電性パターン２９を形成する。ついで図２９のように第３の絶縁層３０を前述の方法により形成し、穴開け、導電化、パターニングを施し、第３の導電性パターン３１を形成すると共に第２層、第３層の導通を取る。
【００７３】
以後、この操作を繰り返し、図３０のように第４の絶縁層３２を形成した後、穴開け、導電化、パターニングを行って、第４の導電性パターン３３を形成する。この操作を応用すれば、ターン数の増減、列（層）数の増減、異なる伸長方向を有する複数のコイルの形成などが簡便に行える。
【００７４】
絶縁層形成、穴開け後に導電層を形成すると共に線間の電気的接続を行う際、図３１に示すように、穴部分（ビアホール）３４を導電体３５で充填すると、図３２にコイル断面を示すように、一般的にスタックトビアと呼ばれる構造すなわち充填されたビアホール上に再びビアホールのある構造を形成でき、コイルの辺を直線にすることができる。
【００７５】
また、一般的に行われている方法、すなわち、ビアホールを導電体で充填しない方法では、スタックトビア構造は形成できない。その際、製造されたコイルは、図３３に示すような、ビアホール接続部が階段状となった断面を有する。このような構造となっても、特に高周波領域で使用する場合には実用上問題ない。
【００７６】
シリコンウェーハ２４上の多層基板内に所望のコイルが形成された後に、そのシリコンウェーハ２４とコイルを含む多層基板とを半導体チップ単位に切り分ける。
【００７７】
なお、シリコンウェーハ２４にコイルを内蔵する多層基板を積層させる前に、シリコンウェーハ２４をチップ単位に切り分けておくこともできる。この場合、あらかじめ切り分けた半導体チップの外面に、上記の工程と同様にして、コイルを内蔵する多層基板を積層させるとよい。
【００７８】
【発明の効果】
以上に説明したように、本発明のコイル内蔵多層基板は、従来から推測されていたこの種のコイルの性質、すなわち小型で且つ同一のプロセスで任意に巻き数（層数）を変更でき、大きなインダクタンスを与え得るという特長に加えて、形成方向も任意に変更可能なコイルを内蔵しているだけでなく、コイルが他の部品や回路へノイズ発生等の悪影響を与えず、またコイル同士のクロストークが避けられるという従来見られなかったすぐれた特長を持っている。また、コイルとしては同じ様な構造をもつチップインダクタにみられる、コイルを近接装着した場合に生ずる、いわゆるツームストーン現象も起きない。本発明の多層基板のこのような特長から、従来省みられることの少なかったこの種のコイルが初めて実用化段階に至ったといえる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコイル内蔵多層基板１の概略構成を示す斜視図である。（以下の図面においても基板中のコイル部分が表示され、他の回路、配線等は省略されている。）
【図２】（ａ）は、本発明の第２の実施形態に係るコイル内蔵多層基板２の概略構成を示す斜視図であり、（ｂ）及び（ｃ）は、他のコイルの構造の例を示す図である。
【図３】本発明の第３の実施形態に係るコイル内蔵多層基板３の概略構成を示す斜視図である。
【図４】本発明の第４の実施形態に係るコイル内蔵多層基板４の概略構成を示す斜視図である。
【図５】本発明の第５の実施形態に係るコイル内蔵多層基板５の概略構成を示す斜視図である。
【図６】本発明の第６の実施形態に係るコイル内蔵多層基板６の概略構成を示す斜視図である。
【図７】本発明の第７の実施形態に係るコイル内蔵多層基板７の概略構成を示す斜視図である。
【図８】本発明の第８の実施形態に係るコイル内蔵多層基板８の概略構成を示す斜視図である。
【図９】本発明の第９の実施形態に係るコイル内蔵多層基板９の概略構成を示す斜視図である。
【図１０】コイルのお互いに隣接する単位巻線の導体の配置を表わす断面図である。
【図１１】本発明の第１の実施形態に係るコイル内蔵多層基板１の製造過程を説明するために斜視図である。
【図１２】本発明の第３の実施形態に係るコイル内蔵多層基板３の製造過程を説明するために斜視図である。
【図１３】本発明の第６の実施形態に係るコイル内蔵多層基板６の製造過程を説明するために斜視図である。
【図１４】本発明の第７の実施形態に係るコイル内蔵多層基板７の製造過程を説明するために斜視図である。
【図１５】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製造初段階の斜視図である。
【図１６】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１７】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１８】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図１９】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２０】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２１】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２２】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２３】本発明の第１の実施形態にかかるコイル内蔵多層基板１の製法の一例を示す斜視図である。
【図２４】本発明の第１の実施形態にかかるコイル内蔵多層基板１のＩＣチップ上への製造初段階の断面図である。
【図２５】ビア形成の説明のための断面図である。
【図２６】回路形成のための導電パターン形成の説明のための断面図である。
【図２７】第２の絶縁層形成の説明のための断面図である。
【図２８】第２の導電パターン形成の説明のための断面図である。
【図２９】第３層形成の説明のための断面図である。
【図３０】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の断面図である。
【図３１】ビアの断面図である。
【図３２】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の一例を示す断面図である。
【図３３】ＩＣチップ上に形成された本発明の第１の実施形態にかかるコイル内蔵多層基板１の一例を示す断面図である。
【図３４】本発明に係るコイル内蔵多層基板内の、相互誘導によるノイズを最小化するための複数のコイルの好適な配置を説明するための概念図である。
【符号の説明】
１ コイル内蔵多層基板
１ａ コイル
１ｃ 多層基板
２ コイル内蔵多層基板
２ａ コイル
２ｃ 多層基板
２ｄ 磁性体
３ コイル内蔵多層基板
３ａ コイル
３ｂ 平面コイル
３ｃ 多層基板
４ コイル内蔵多層基板
４ａ コイル
４ｂ コイル
４ｃ 多層基板
４ｄ コイル
４ｅ コイル
５ コイル内蔵多層基板
５ａ コイル
５ｂ コイル
５ｃ 平面コイル
５ｄ 多層基板
５ｅ コイル
５ｆ コイル
６ コイル内蔵多層基板
６ａ コイル
６ｂ コイル
６ｃ 多層基板
７ コイル内蔵多層基板
７ａ コイル
７ｂ コイル
７ｃ 多層基板
７ｄ 磁性体
７ｅ 磁性体
８ コイル内蔵多層基板
８ａ コイル
８ｃ 多層基板
９ コイル内蔵多層基板
９ａ コイル
９ｃ 多層基板
９ｄ 磁性体
１０ プリプレグ
１１ 銅箔
１２ 樹脂付銅箔
１３ 絶縁層
１４ ビア
１５ 樹脂組成物
１６ 導電性ペースト
１７ メッキ層
１８ 導電層
１９ 導電性バンプ
２０ フィルム状絶縁体
２１ 銅張片面エポキシ基板
２２ 低融点金属バンプ
２３ 絶縁体組成物
２４ シリコンウェーハ
２５ 絶縁層
２６ 穴
２７ 導電性パターン
２８ 第２の絶縁層
２９ 第２の導電性パターン
３０ 第３の絶縁層
３１ 第３の導電性パターン
３２ 第４の絶縁層
３３ 第４の導電性パターン
３４ ビア
３５ 導電体
Claims (23)
- 多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、
前記コイルを支持し、前記多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、
を有し、
前記コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び
前記コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とするコイル内蔵多層基板。 - 多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持されるコイルと、
前記コイルの内部を貫通する柱状の磁性体からなる芯構造と、
前記コイルを支持し、前記多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とするコイル内蔵多層基板。 - 前記コイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び
前記コイルの互いに隣接する単位巻線の組は、当該螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とする請求項２に記載のコイル内蔵多層基板。 - 前記コイルは、前記多層基板に平行な巻線部分が、積層された導電層の一部として形成され、前記多層基板に垂直な巻線部分が、前記絶縁層を介して隣接する前記導電層間を接続するバンプとして形成されることを特徴とする請求項１乃至３のいずれか１項に記載のコイル内蔵多層基板。
- 前記コイルは、ビルドアップ工法により、前記多層基板に平行な巻線部分が、積層された導電層の一部として形成され、前記多層基板に垂直な巻線部分が、前記絶縁層を通して隣接する前記導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする請求項１乃至３のいずれか１項に記載のコイル内蔵多層基板。
- 請求項１乃至５のいずれか１項に記載のコイル内蔵多層基板において、
前記多層基板と平行な面内に回路面を有する平面コイルを更に有することを特徴とするコイル内蔵多層基板。 - 請求項１乃至６のいずれか１項に記載のコイル内蔵多層基板において、
複数の前記コイルを有し、
前記複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置されていることを特徴とするコイル内蔵多層基板。 - 請求項１乃至６のいずれか１項に記載のコイル内蔵多層基板において、
複数の前記コイルを有し、
前記複数のコイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置されていることを特徴とするコイル内蔵多層基板。 - 多層基板と一体的に形成されるコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含む複数のコイルと、
前記多層基板と平行な面内に回路面を有する平面コイルと、
前記コイル及び前記平面コイルを支持し、前記多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とするコイル内蔵多層基板。 - 多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルと、
前記複数のコイルを支持し、前記多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とするコイル内蔵多層基板。 - 多層基板と一体的に形成される複数のコイルであって、当該多層基板に平行な巻線部分及び当該多層基板に垂直な巻線部分を含み、当該多層基板内に支持され、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルと、
前記複数のコイルを支持し、前記多層基板の絶縁部分の少なくとも一部を構成し、及び積層された絶縁層から構成される絶縁体と、を有することを特徴とするコイル内蔵多層基板。 - 前記コイルは、前記多層基板に平行な巻線部分が、積層された導電層の一部として形成され、前記多層基板に垂直な巻線部分が、前記絶縁層を介して隣接する前記導電層間を接続するバンプとして形成されることを特徴とする請求項８乃至１１のいずれか１項に記載のコイル内蔵多層基板。
- 前記コイルは、ビルドアップ工法により、前記多層基板に平行な巻線部分が、積層された導電層の一部として形成され、前記多層基板に垂直な巻線部分が、前記絶縁層を通して隣接する前記導電層間を接続するビア或いはスルーホールとして形成されることを特徴とする請求項８乃至１１のいずれか１項に記載のコイル内蔵多層基板。
- 請求項１乃至１３のいずれか１項に記載のコイル内蔵多層基板において、
前記コイルの少なくともいずれかは、インダクタであることを特徴とするコイル内蔵多層基板。 - 請求項１乃至１３のいずれか１項に記載のコイル内蔵多層基板において、
前記コイルの少なくともいずれかは、相互に磁気的に結合した２個以上のコイルからなるトランスであることを特徴とするコイル内蔵多層基板。 - 請求項１乃至１５のいずれか１項に記載のコイル内蔵多層基板が外面に積層された半導体チップ。
- 多層基板を構成する１つの絶縁層を形成するステップと、
前記多層基板に平行なコイルの巻線部分の少なくとも一部を前記多層基板内の絶縁層上に形成するステップと、
前記多層基板に平行なコイルの前記巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、
絶縁層を形成する前記ステップ、前記多層基板に平行なコイルの巻線部分の少なくとも一部を形成する前記ステップ、及び前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する前記ステップの少なくともいずれかを、前記多層基板に平行なコイルの巻線部分と前記多層基板に垂直なコイルの巻線部分とで前記多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、
前記所定のコイルの単位巻線は、隣接する他の単位巻線と同じ方向から見た場合に互いに反対方向に旋回する螺旋状のパターンをそれぞれ有し、及び
前記所定のコイルの互いに隣接する単位巻線の組は、前記螺旋状のパターンの先端同士又は末端同士において交互に接続されることを特徴とするコイル内蔵多層基板の製造方法。 - 多層基板を構成する１つの絶縁層を形成するステップと、
前記多層基板に平行なコイルの巻線部分の少なくとも一部を前記多層基板内の絶縁層上に形成するステップと、
前記多層基板に平行なコイルの前記巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、
柱状の磁性体からなる芯構造を前記コイルの内部に配置されるように形成するステップと、
絶縁層を形成する前記ステップ、前記多層基板に平行なコイルの巻線部分の少なくとも一部を形成する前記ステップ、及び前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する前記ステップの少なくともいずれかを、前記多層基板に平行なコイルの巻線部分と前記多層基板に垂直なコイルの巻線部分とで前記多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を有することを特徴とするコイル内蔵多層基板の製造方法。 - 多層基板を構成する１つの絶縁層を形成するステップと、
前記多層基板に平行なコイルの巻線部分の少なくとも一部を前記多層基板内の絶縁層上に形成するステップと、
前記多層基板に平行なコイルの前記巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、
絶縁層を形成する前記ステップ、前記多層基板に平行なコイルの巻線部分の少なくとも一部を形成する前記ステップ、及び前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する前記ステップの少なくともいずれかを、前記多層基板に平行なコイルの巻線部分と前記多層基板に垂直なコイルの巻線部分とで前記多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、
前記コイルは、少なくともいずれか１つのコイルが発生する磁力線の変動によって他のコイルに誘導される電圧が最少となるように配置される複数のコイルであることを特徴とするコイル内蔵多層基板の製造方法。 - 多層基板を構成する１つの絶縁層を形成するステップと、
前記多層基板に平行なコイルの巻線部分の少なくとも一部を前記多層基板内の絶縁層上に形成するステップと、
前記多層基板に平行なコイルの前記巻線部分の少なくとも一部同士を絶縁層間で電気的に接続する垂直接続部を形成し、それによって前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成するステップと、
絶縁層を形成する前記ステップ、前記多層基板に平行なコイルの巻線部分の少なくとも一部を形成する前記ステップ、及び前記多層基板に垂直なコイルの巻線部分の少なくとも一部を形成する前記ステップの少なくともいずれかを、前記多層基板に平行なコイルの巻線部分と前記多層基板に垂直なコイルの巻線部分とで前記多層基板内に支持される所定のコイルが形成されるまで、それまでに形成された多層基板の部分に対して適宜反復するステップと、を具備し、
前記コイルは、少なくともいずれか１つのコイルが発生する磁力線が他のコイルを貫く主たる方向と当該他のコイルの中心軸とが直交するように配置される複数のコイルであることを特徴とするコイル内蔵多層基板の製造方法。 - 柱状の磁性体からなる芯構造を前記コイルの内の少なくともいずれかの内部に配置されるように形成するステップを更に有することを特徴とする請求項１９又は２０に記載のコイル内蔵多層基板の製造方法。
- 請求項１７乃至２１のいずれか１項に記載のコイル内蔵多層基板の製造方法のステップを有し、
前記コイル内蔵多層基板は半導体ウェーハの外面に積層されるものであり、
前記コイル内蔵多層基板が積層された前記半導体ウェーハを半導体チップ単位に切り分けるステップ、を更に有することを特徴とするコイル内蔵多層基板の製造方法。 - 請求項１７乃至２１のいずれか１項に記載のコイル内蔵多層基板の製造方法において、
前記コイル内蔵多層基板は半導体チップの外面に積層されるものであることを特徴とするコイル内蔵多層基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156261A JP2005347286A (ja) | 2002-05-29 | 2002-05-29 | コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 |
| AU2003241820A AU2003241820A1 (en) | 2002-05-29 | 2003-05-28 | Multilayer substrate with built-in coil, semiconductor chip, methods for manufacturing them |
| PCT/JP2003/006648 WO2003100853A1 (fr) | 2002-05-29 | 2003-05-28 | Substrat a multiples couches avec une bobine integree, puce a semi-conducteurs, procedes de facturation |
| TW092114602A TW200410376A (en) | 2002-05-29 | 2003-05-29 | Coil-embedded with multi-layer substrate, semiconductor chip, and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156261A JP2005347286A (ja) | 2002-05-29 | 2002-05-29 | コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005347286A true JP2005347286A (ja) | 2005-12-15 |
Family
ID=29561465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156261A Pending JP2005347286A (ja) | 2002-05-29 | 2002-05-29 | コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2005347286A (ja) |
| AU (1) | AU2003241820A1 (ja) |
| TW (1) | TW200410376A (ja) |
| WO (1) | WO2003100853A1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010047187A1 (ja) * | 2008-10-21 | 2010-04-29 | 学校法人慶應義塾 | 電子回路 |
| JP2012521089A (ja) * | 2009-03-18 | 2012-09-10 | アギア システムズ インコーポレーテッド | 磁気結合が低減された集積回路インダクタ |
| WO2012133038A1 (ja) * | 2011-03-25 | 2012-10-04 | イビデン株式会社 | 配線板及びその製造方法 |
| WO2012133099A1 (ja) * | 2011-03-25 | 2012-10-04 | イビデン株式会社 | 配線板及びその製造方法 |
| JP2012209405A (ja) * | 2011-03-29 | 2012-10-25 | Panasonic Corp | 可変インダクタ及びこれを用いた半導体装置 |
| JP2013070035A (ja) * | 2011-09-22 | 2013-04-18 | Ibiden Co Ltd | 多層プリント配線板 |
| CN103456712A (zh) * | 2012-05-29 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 用于2.5d/3d芯片封装应用的新焊道 |
| JP2015026883A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社村田製作所 | 高周波部品およびフィルタ部品 |
| JP2015111799A (ja) * | 2013-10-30 | 2015-06-18 | 株式会社村田製作所 | 電子部品 |
| JP2015207614A (ja) * | 2014-04-18 | 2015-11-19 | 日本電信電話株式会社 | 直交型ソレノイドインダクタ |
| JP2016111374A (ja) * | 2014-12-01 | 2016-06-20 | 富士電機株式会社 | 信号伝達装置 |
| US9843216B2 (en) | 2013-05-13 | 2017-12-12 | Nitto Denko Corporation | Coil printed circuit board, power reception module, battery unit and power reception communication module |
| JP2020161720A (ja) * | 2019-03-27 | 2020-10-01 | 本田技研工業株式会社 | インターポーザとそれを備えた半導体装置 |
| US10862544B2 (en) | 2018-09-05 | 2020-12-08 | Kabushiki Kaisha Toshiba | Magnetic coupler and communication system |
| WO2023048105A1 (ja) * | 2021-09-21 | 2023-03-30 | ローム株式会社 | トランスチップ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04237106A (ja) * | 1991-01-21 | 1992-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 集積化インダクタンス素子及び集積化トランス |
| JPH0555043A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 小型コイルとその製造方法，磁気ヘツドの製造方法及び磁気記憶装置 |
| EP0588503B1 (en) * | 1992-09-10 | 1998-10-07 | National Semiconductor Corporation | Integrated circuit magnetic memory element and method of making same |
| JPH08250333A (ja) * | 1995-03-14 | 1996-09-27 | Taiyo Yuden Co Ltd | インダクタアレイ |
| JPH0945866A (ja) * | 1995-08-02 | 1997-02-14 | Hitachi Ltd | マイクロ波集積回路 |
| JPH10154795A (ja) * | 1996-11-19 | 1998-06-09 | Advanced Materials Eng Res Inc | 半導体チップにおけるインダクター及びその製造方法 |
-
2002
- 2002-05-29 JP JP2002156261A patent/JP2005347286A/ja active Pending
-
2003
- 2003-05-28 AU AU2003241820A patent/AU2003241820A1/en not_active Abandoned
- 2003-05-28 WO PCT/JP2003/006648 patent/WO2003100853A1/ja not_active Application Discontinuation
- 2003-05-29 TW TW092114602A patent/TW200410376A/zh unknown
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103611A (ja) * | 2008-10-21 | 2010-05-06 | Keio Gijuku | 電子回路 |
| WO2010047187A1 (ja) * | 2008-10-21 | 2010-04-29 | 学校法人慶應義塾 | 電子回路 |
| US8704609B2 (en) | 2008-10-21 | 2014-04-22 | Keio University | Electronic circuit |
| JP2012521089A (ja) * | 2009-03-18 | 2012-09-10 | アギア システムズ インコーポレーテッド | 磁気結合が低減された集積回路インダクタ |
| US9113569B2 (en) | 2011-03-25 | 2015-08-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing same |
| WO2012133038A1 (ja) * | 2011-03-25 | 2012-10-04 | イビデン株式会社 | 配線板及びその製造方法 |
| WO2012133099A1 (ja) * | 2011-03-25 | 2012-10-04 | イビデン株式会社 | 配線板及びその製造方法 |
| US9888581B2 (en) | 2011-03-25 | 2018-02-06 | Ibiden Co., Ltd. | Method for manufacturing wiring board |
| CN103460820A (zh) * | 2011-03-25 | 2013-12-18 | 揖斐电株式会社 | 布线板及其制造方法 |
| JP2012209405A (ja) * | 2011-03-29 | 2012-10-25 | Panasonic Corp | 可変インダクタ及びこれを用いた半導体装置 |
| US9324778B2 (en) | 2011-03-29 | 2016-04-26 | Panasonic Corporation | Variable inductor and semiconductor device using same |
| JP2013070035A (ja) * | 2011-09-22 | 2013-04-18 | Ibiden Co Ltd | 多層プリント配線板 |
| CN103456712A (zh) * | 2012-05-29 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 用于2.5d/3d芯片封装应用的新焊道 |
| US9843216B2 (en) | 2013-05-13 | 2017-12-12 | Nitto Denko Corporation | Coil printed circuit board, power reception module, battery unit and power reception communication module |
| JP2015026883A (ja) * | 2013-07-24 | 2015-02-05 | 株式会社村田製作所 | 高周波部品およびフィルタ部品 |
| US9385682B2 (en) | 2013-07-24 | 2016-07-05 | Murata Manufacturing Co., Ltd. | High frequency component and filter component |
| JP2015111799A (ja) * | 2013-10-30 | 2015-06-18 | 株式会社村田製作所 | 電子部品 |
| US9479136B2 (en) | 2013-10-30 | 2016-10-25 | Murata Manufacturing Co., Ltd. | Electronic component |
| JP2015207614A (ja) * | 2014-04-18 | 2015-11-19 | 日本電信電話株式会社 | 直交型ソレノイドインダクタ |
| JP2016111374A (ja) * | 2014-12-01 | 2016-06-20 | 富士電機株式会社 | 信号伝達装置 |
| US10862544B2 (en) | 2018-09-05 | 2020-12-08 | Kabushiki Kaisha Toshiba | Magnetic coupler and communication system |
| JP2020161720A (ja) * | 2019-03-27 | 2020-10-01 | 本田技研工業株式会社 | インターポーザとそれを備えた半導体装置 |
| JP7219136B2 (ja) | 2019-03-27 | 2023-02-07 | 本田技研工業株式会社 | 半導体装置 |
| WO2023048105A1 (ja) * | 2021-09-21 | 2023-03-30 | ローム株式会社 | トランスチップ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003100853A1 (fr) | 2003-12-04 |
| AU2003241820A1 (en) | 2003-12-12 |
| TW200410376A (en) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9514876B2 (en) | Inductor device, method for manufacturing the same and printed wiring board | |
| JP3666411B2 (ja) | 高周波モジュール装置 | |
| US7170384B2 (en) | Printed circuit board having three-dimensional spiral inductor and method of fabricating same | |
| KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
| US9287034B2 (en) | Printed wiring board, inductor component, and method for manufacturing inductor component | |
| JP3800540B2 (ja) | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| JP5005427B2 (ja) | 多層プリント配線板の製造方法 | |
| US7855626B2 (en) | Inductor and electric power supply using it | |
| CN106328339A (zh) | 线圈部件 | |
| JP2005347286A (ja) | コイル内蔵多層基板、半導体チップ、及びそれらの製造方法 | |
| CN108738233B (zh) | 印刷布线基板和开关稳压器 | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| JP2006054207A (ja) | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 | |
| KR102194725B1 (ko) | 코일 전자부품 | |
| JP3436525B2 (ja) | 多層基板と電子部品と多層基板の製造方法 | |
| JP2006054208A (ja) | 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子 | |
| JP2005347782A (ja) | Ｌｃ直列共振回路、ｌｃ直列共振回路内蔵基板、及びそれらの製造方法 | |
| JP2004127966A (ja) | インダクティブ素子とその製造方法 | |
| KR100733279B1 (ko) | 인덕터 내장형 인쇄 회로 기판 제조 방법 | |
| JP2005347287A (ja) | 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法 | |
| JP2005347781A (ja) | Ｌｃ並列共振回路、ｌｃ並列共振回路内蔵多層基板、及びそれらの製造方法 | |
| JP4130347B2 (ja) | 積層電子部品モジュール | |
| JP2004241512A (ja) | プリント配線基板の導電パターン及びプリント配線基板 | |
| JP2004193319A (ja) | トロイダルコイル内蔵配線回路板及びその製造方法 | |
| JP2004006516A (ja) | インダクタ素子及びそれを内蔵した多層回路板 |