KR100733279B1 - 인덕터 내장형 인쇄 회로 기판 제조 방법 - Google Patents

Abstract

본 발명은 인덕터 내장형 인쇄 회로 기판에 관한 것으로서, 인쇄 회로 기판의 다층 배선과 층간 비아를 이용해서 인덕터 코일을 형성하고, 형성된 인덕터 코일의 중앙에 관통 홀을 제작하고 형성된 관통 홀에 페이스트 방식으로 자성 재료를 형성함으로써 인덕터 코일의 철심 코어 형태를 구성한다. 본 발명에 따른 인덕터 내장형 회로 기판은 인덕터를 기판 속에 내장하여 형성함으로써, 회로 설계의 자유도를 증가시키고 솔더를 이용한 접속부 부위가 감소하게 되어 기판 제조상 신뢰성을 증가시킬 수 있으며, 신호 전달 경로의 감소로 인해 외부 잡음에 의한 교란을 현저히 감소시킬 수 있다.

인쇄 회로 기판, 내장형 코일, 수동 소자, 트랜스포머, 인덕터

Description

인덕터 내장형 인쇄 회로 기판 제조 방법{METHOD OF FABRICATING PRINTED CIRCUIT BOARD WITH EMBEDDED INDUCTOR}

도1은 본 발명에 따른 인덕터 내장형 인쇄 회로 기판에 적용되는 인덕터 코일을 개략적으로 나타낸 도면.

도2는 본 발명에 따른 인덕터 내장형 인쇄 회로 기판에 적용되는 인덕터 코일을 위에서 본 단면도.

도3은 본 발명에 따른 인덕터 내장형 인쇄 회로 기판을 제작하는 공정 순서도.

<도면의 주요 부분에 대한 부호의 설명>

10a, 20a : 동박

10c, 20c : 열린 루프 회로

35 : 관통 홀(through hole)

36, 37 : 비아 홀(via hole)

38, 39 : 프리프레그(PREPREG)

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 인덕터 코일이 내장된 인쇄 회로 기판에 관한 것이다. 본 발명은 인덕터 내장형 인쇄 회로 기판에 관한 것으로서, 인쇄 회로 기판의 다층 배선과 층간 비아를 이용해서 인덕터 코일을 형성하고, 형성된 인덕터 코일의 중앙에 관통 홀을 제작하고 형성된 관통 홀에 페이스트 방식으로 자성 재료를 형성함으로써 인덕터 코일의 철심 코어 형태를 구성한다.

본 발명에 따른 인덕터 내장형 회로 기판은 인덕터를 기판 속에 내장하여 형성함으로써, 회로 설계의 자유도를 증가시키고 솔더를 이용한 접속부 부위가 감소하게 되어 기판 제조상 신뢰성을 증가시킬 수 있으며, 신호 전달 경로의 감소로 인해 외부 잡음에 의한 교란을 현저히 감소시킬 수 있다.

다양한 전자제품의 필요성의 증가와 함께 이들 제품의 고성능화 및 다양한 기능이 요구되고 있다. 이러한 추세에 발맞추어 전자 소자들이 실장되는 인쇄 회로 기판(Printed Circuits Board)의 신뢰성 향상과 높은 집적도를 이루는 것이 선결 과제로서 주목받고 있다. 그 중 기판 실장 소자 수의 70~80%를 차지하는 수동 소자를 인쇄 회로 기판 내에 형성하는 EPD(Embedded Passive Device)가 그 대표적인 기술로서 본 발명에서는 회로 내에서 다양한 역할을 수행하는 자성 코어 코일을 인쇄 회로 기판(Printed Circuits Board) 내부에 형성하는 기술을 다루고자 한다.

인쇄 회로 기판에서의 인덕터(inductor)와 트랜스포머(transformer)의 역할로서 사용되며 형성방법은 구리나 알루미늄 등의 전도선 도선을 절연성 재료에 싸서 나사 모양으로 여러 번 감아 권선(捲線:코일)을 형성한 후 솔더링(soldering)을 통하여 기판 외부에 실장하는 기술이 일반적이다.

이러한 수동 소자를 기판 외부에서 형성하는 경우 다양한 형태 및 인덕턴스를 가지는 회로의 구현이 가능하고 회로 내에서의 다양한 주파수의 사용을 가능케 하지만, 고밀도 회로 및 실장 면적이 요구되는 제품에서의 사용시 실장 면적의 증가로 인한 집적도 저하, 연결되는 솔더 접합부의 증가로 신뢰성의 문제가 고려되어야 하며 연결 도선 길이(signal length)의 증가로 인하여 외부 전자기적 교란(electromagnetic interference)에 쉽게 영향을 받을 수 있는 단점이 있다.

따라서, 본 발명의 제1 목적은 인쇄 회로 기판에 수동 소자로서 인덕터를 내장하는 제조 기술을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 집적도를 증대시키고 제조상에 신뢰성이 확보되는 인덕터 내장형 인쇄 회로 기판 제조 공법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 다층의 동박 층과 절연 층으로 구성된 인쇄 회로 기판에 내장형 인덕터를 제조하는 방법에 있어서, 다층의 동박 층에 대해 각각 토로이드(toroid) 형태의 열린 루프 회로(open loop)를 형성하고, 제n층의 열린 루프 회로와 제(n-1)층의 열린 루프 회로 및 제(n+1)층의 열린 루프 회로를 비아 홀을 통해 전기적으로 통전되도록 연결하여 다층의 토로이드 열린 루프 회로가 서로 통전되도록 전류패스(path)를 형성함으로써 내장형 인덕터를 제조하는 것을 특징으로 하는 인쇄 회로 기판 제조 방법을 제공한다.

본 발명의 양호한 실시예로서, 전술한 방식으로 형성한 다층의 토로이드 열린 루프 회로의 중심부에 대해 관통 홀을 형성하고 자성재료를 페이스트 함으로써 인덕터 코어를 형성할 수 있다.

또한, 본 발명의 실시예로서, (a) 절연층을 사이에 두고 양면에 동박 층으로 피복되어 있는 동박 피복된 CCL (copper cladded layer) 두 장을 준비하여, 두 장의 CCL에 대해서 각각 일면의 동박에 사진 식각 공정을 통해 토로이드 형태의 열린 루프 회로(open loop) 패턴을 형성하여 제n 층과 제(n-1) 층의 열린 루프 회로 패턴을 형성하는 단계; (b) 상기 패턴 형성된 두 장의 CCL에 대해서, 열린 루프 회로 패턴이 형성된 제n 층 동박면과 제(n-1)층 동박면을 서로 마주보도록 배열하고, 그 사이에 프리프레그(PREPREG)를 사이에 두고 압착하여 제(n+1)층, 제n층, 제(n-1)층, 제(n-2)층의 적층 기판을 형성하는 단계; (c) 상기 적층된 기판에 대해서 관통홀과 비아홀을 형성하고 구리 도금을 진행함으로써 상기 적층 기판의 제(n+1)층 동박면과 제n층 동박면, 제(n-1)층과 제(n-2)층의 동박면을 각각 상기 비아홀을 통해 서로 전기적으로 연결하는 단계; (d) 상기 제(n+1)층 및 제(n-2)층에 대해 사진 식각 공정을 진행하여 동박 패턴을 형성한 후 프리프레그와 구리 박판을 상기 기판의 양면에 각각 적층하여 제(n+2)층 및 제(n-3)층을 형성하는 단계; (e) 상기 적층된 기판의 제(n+2) 층과 제(n+1) 층, 제(n-2) 및 제(n-3) 층을 비아홀을 통해 각각 서로 전기적으로 접속함으로써 제(n+2) 층, 제(n+1)층, 제n층, 제(n-1)층, 제(n-2)층, 제(n-3) 층이 상기 비아들을 통해 서로 전기적으로 연결된 토로이드 형태의 인덕터 코일을 형성하는 단계; 및 (f) 상기 다층의 토로이드 형태의 열린 루프 회로의 중심부에 대해 관통홀을 형성하고 자성재료를 페이스트 함으로써 인덕터 코어를 형성하는 단계를 포함한 인쇄회로기판에 인덕터를 내장하여 제조하는 방법으로 실시할 수 있다.

이하에서는, 첨부 도면 도1 내지 도3을 참조하여 본 발명에 따른 인덕터 내장형 인쇄 회로 기판 제조 방법을 상세히 설명한다.

도1은 본 발명에 따른 인쇄 회로 기판 내장형 인덕터를 개략적으로 나타낸 도면이다. 도1을 참조하면, 본 발명에 따른 인쇄 회로 기판 내장형 인덕터는 사진 식각 공정, 적층(lamination), 비아 홀(via hole) 및 관통 홀(through hole), 홀 페이스트 충진 기술을 이용하여 제조한다.

본 발명에 따른 기판 내장형 인덕터는 각층별로 원형의 열린 루프 회로(open loop)를 형성하고, 상층의 루프 회로 끝단과 아래층의 열린 루프 회로의 시작부를 레이저 드릴 또는 기계적 드릴을 이용해서 서로 연결한다. 종래 기술에서와 같이 단층으로 나선형 회로를 형성하지 아니하므로, 본 발명의 경우 다층으로 회로를 형성하면 소자 설계의 자유도를 증가시킬 수 있고, 소자의 인덕터 용량은 코어를 중심으로 해서 도선의 회전수에 비례하므로 다양한 영역과 용량에서의 사용이 가능하다.

본 발명의 양호한 실시 예에 따라, 코일에서 필요한 인덕턴스를 유지하면서 그 크기를 줄이는 방법으로, 내부에 자성물질의 코어를 사용할 수 있다. 자성 코어는 자속 밀도를 증가시키면서 코일의 회전수를 감소시키는 역할을 하므로 도선 길이의 감소가 가능하고 저항이 낮아져 다양한 변화 유도가 가능하게 된다. 이러한 기능을 이용하여 인쇄 회로 기판에 내부에 형성한 다층의 도넛형(Toroidal Type)의 코일을 중심으로 관통 홀을 가공하고 페이스트 인쇄 기술을 이용하여 자성물질의 페이스트(Paste)를 홀에 충진시킨다.

자성재료의 양호한 실시 예로서, 트랜스포머의 용도 및 사용 인덕턴스, 직류 바이어스 특성 등에 따라 재질이 정해진다. 주로 Fe-Si-Al(Sendust)계열의 재질이 가장 많이 사용되며, 퍼말로이(Permalloly) 계통의 Ni-Mo-Fe(MPP: Molypermalloy Powder Core)와 Ni-Fe(High Flux Core)가 가장 많이 사용되고, 가장 저가인 페라이트(Ferrite)등을 사용한다.

도2는 본 발명에 따른 인덕터 내장형 인쇄 회로 기판에 적용되는 인덕터를 위에서 본 평면도이다. 도2를 참조하면, 상층 동박(100)과 하층 동박(101) 사이에 비아 홀로 연결되어 있으며, 외측 비아 홀(102)과 내측 비아 홀(103)이 도시되어 있다.

도3a 내지 도3f는 본 발명에 따른 인덕터 내장형 인쇄 회로 기판의 인덕터를 제조하는 공정순서를 나타낸 도면이다. 본 발명의 사상을 설명하기 위한 일 실시 예로서 6층의 인쇄 회로 기판을 기준으로 설명하기로 한다.

도3a를 참조하면, 2/3층과 4/5층으로 사용될 CCL층(copper cladded laminate; 10, 20)의 제3층 및 제4층에 해당되는 동박 층(10c, 20c)을 식각 기술을 이용하여 도너츠형(toroidal type)으로 형성한 후 프리프레그(PREPREG; 30)를 이용하여 적층한다. 즉, 유리 섬유재(fiber glass)가 첨가된 수지 재료(30)를 중간에 두고 토로이드 형태의 동박 열린 루프 회로(open loop; 10c, 20c)를 형성한 회로(10,20)를 적층한다. 이때에, 회로는 동박(10a, 20a)과 열린 루프 회로(10c, 20c) 사이에 레진(resin)과 같은 절연체(10b, 20b)가 삽입된 구조이다.

도3b를 참조하면, 적층된 기판에 대해서 하나의 관통 홀(through hole; 35)과 기판 상부 및 하부에 각각 비아 홀(36, 37)을 형성하고 구리 도금을 실시함으로써, 제2층과 제3층을, 제4층과 제5층, 제3층과 제4층을 연결한다.

도3c를 참조하면, 사진 식각 공정을 통해 제2층 및 제5층에 패턴을 형성한 후, 프리프레그(PREPREG; 38, 39)와 구리 박판(copper foil; 41, 42)을 이용해서 적층하여 제1층(41)과 제6층(42) 동박층을 형성한다.

이어서, 도3d를 참조하면 같은 공정 방법으로 비아 홀 형성(40, 42)과 구리 도금을 통하여 제1층과 제2층, 제5층과 제6층을 연결한다. 그 결과, 제1층부터 제6층까지의 인덕터 코일을 형성하게 되며, 도3e를 참조하면 코어부분(60)을 형성하 여 관통 홀(60)을 형성하고 도3f에서와 같이 자성재료를 페이스트 함으로써 구멍 메움(hole plugging; 70) 공정을 진행한다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들은 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시 예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시 예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명에 따라 제작된 인덕터 코일 내장형 인쇄 회로 기판은 기판 내부에 인덕터가 형성되고, 더욱이 코어에 자성재료를 페이스트 하므로 수동 소자 표면 실장 면적을 감소시켜 집적도 향상을 도모할 수 있으며, 고용량의 인덕터 구현과 함께 전자파 교란으로부터 영향을 최소화할 수 있다.

또한, 본 발명에 따른 인덕터 내장형 회로 기판은 인덕터를 기판 속에 내장 하여 형성함으로써, 회로 설계의 자유도를 증가시키고 솔더를 이용한 접속부 부위가 감소하게 되어 기판 제조상 신뢰성을 증가시킬 수 있으며, 신호 전달 경로의 감소로 인해 외부 잡음에 의한 교란을 현저히 감소시킬 수 있다.

Claims (5)

1. 인쇄 회로 기판에 인덕터를 내장하여 제조하는 방법에 있어서,

   (a) 절연층을 사이에 두고 양면에 동박 층으로 피복되어 있는 동박 피복된 CCL (copper cladded layer) 두 장을 준비하여, 두 장의 CCL에 대해서 각각 일면의 동박에 사진 식각 공정을 통해 토로이드 형태의 열린 루프 회로(open loop) 패턴을 형성하여 제n 층과 제(n-1) 층의 열린 루프 회로 패턴을 형성하는 단계;

   (b) 상기 패턴 형성된 두 장의 CCL에 대해서, 열린 루프 회로 패턴이 형성된 제n 층 동박면과 제(n-1)층 동박면을 서로 마주보도록 배열하고, 그 사이에 프리프레그(PREPREG)를 사이에 두고 압착하여 제(n+1)층, 제n층, 제(n-1)층, 제(n-2)층의 적층 기판을 형성하는 단계;

   (c) 상기 적층된 기판에 대해서 관통홀과 비아홀을 형성하고 구리 도금을 진행함으로써 상기 적층 기판의 제(n+1)층 동박면과 제n층 동박면, 제(n-1)층과 제(n-2)층의 동박면을 각각 상기 비아홀을 통해 서로 전기적으로 연결하는 단계;

   (d) 상기 제(n+1)층 및 제(n-2)층에 대해 사진 식각 공정을 진행하여 동박 패턴을 형성한 후 프리프레그와 구리 박판을 상기 기판의 양면에 각각 적층하여 제(n+2)층 및 제(n-3)층을 형성하는 단계;

   (e) 상기 적층된 기판의 제(n+2)층과 제(n+1)층, 제(n-2)층 및 제(n-3)층을 비아홀을 통해 각각 서로 전기적으로 접속함으로써 제(n+2)층, 제(n+1)층, 제n층, 제(n-1)층, 제(n-2)층, 제(n-3)층의 열린 루프 회로들이 상기 비아들을 통해 서로 전기적으로 연결된 토로이드 형태의 인덕터 코일을 형성하는 단계; 및

   (f) 상기 다층의 토로이드 형태의 열린 루프 회로의 중심부에 대해 관통홀을 형성하고 자성재료를 페이스트 함으로써 인덕터 코어를 형성하는 단계

   를 포함한 인쇄회로기판에 인덕터를 내장하여 제조하는 방법.
2. 삭제
3. 삭제
4. 삭제
5. 삭제

Images