KR102523852B1 - 자성코어 내장 인쇄회로기판 - Google Patents
자성코어 내장 인쇄회로기판 Download PDFInfo
- Publication number
- KR102523852B1 KR102523852B1 KR1020160032706A KR20160032706A KR102523852B1 KR 102523852 B1 KR102523852 B1 KR 102523852B1 KR 1020160032706 A KR1020160032706 A KR 1020160032706A KR 20160032706 A KR20160032706 A KR 20160032706A KR 102523852 B1 KR102523852 B1 KR 102523852B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- magnetic core
- circuit board
- printed circuit
- coil pattern
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 143
- 239000011810 insulating material Substances 0.000 claims abstract description 62
- 239000004020 conductor Substances 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 230000009467 reduction Effects 0.000 claims description 10
- 238000005286 illumination Methods 0.000 claims description 8
- 239000012779 reinforcing material Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000004308 accommodation Effects 0.000 claims 1
- 230000005672 electromagnetic field Effects 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 190
- 239000010408 film Substances 0.000 description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 28
- 239000011889 copper foil Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012766 organic filler Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910001093 Zr alloy Inorganic materials 0.000 description 2
- ZGWQKLYPIPNASE-UHFFFAOYSA-N [Co].[Zr].[Ta] Chemical compound [Co].[Zr].[Ta] ZGWQKLYPIPNASE-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
자성코어 내장 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 자성코어 내장 인쇄회로기판은, 수용홈이 형성된 내부절연층, 절연재 및 절연재에 형성되는 자성층을 포함하고 수용홈에 배치되는 자성코어, 내부절연층 및 자성코어 상에 형성되고 자성코어를 커버하도록 수용홈과 자성코어 사이의 공간을 채우는 외부절연층, 및 자성코어를 감싸도록 내부절연층과 외부절연층에 형성되는 코일패턴부를 포함한다.
Description
본 발명은 자성코어 내장 인쇄회로기판에 관한 것이다.
전자제품의 소형화에 따라, 인쇄회로기판에 전자부품이 장착된 패키지 또는 모듈의 경박단소화가 요구된다.
이에 따라, 인덕터(inductor) 등의 전자부품을 인쇄회로기판의 내부에 배치하는 기술이 등장하였고, 나아가 인덕터(inductor) 등의 전자부품을 인쇄회로기판에 직접적 형성하는 기술이 등장하였다.
본 발명의 실시예에 따르면, 박막 성막 장비의 워크 사이즈(work size) 제한 없이 박막 수준으로 형성된 자성층을 내장한 자성코어 내장 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 자성코어와 코일패턴부를 개념적으로 나타내는 도면.
도 2는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 것으로 도 1의 A-A'단면을 나타내는 도면.
도 3은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 변형예에 적용되는 자성코어와 코일패턴부를 개념적으로 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 다른 변형예를 나타내는 도면.
도 5는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면.
도 6은 본 발명의 제3 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면.
도 7 내지 도 13은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정을 순차적으로 나타내는 도면.
도 14 내지 도 17는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정 일부를 순차적으로 나타내는 도면.
도 2는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 것으로 도 1의 A-A'단면을 나타내는 도면.
도 3은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 변형예에 적용되는 자성코어와 코일패턴부를 개념적으로 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 다른 변형예를 나타내는 도면.
도 5는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면.
도 6은 본 발명의 제3 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면.
도 7 내지 도 13은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정을 순차적으로 나타내는 도면.
도 14 내지 도 17는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정 일부를 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 자성코어 내장 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
자성코어 내장 인쇄회로기판
(제1 실시예 및 그 변형예)
도 1은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 자성코어와 코일패턴부를 개념적으로 나타내는 도면이다. 도 2는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 것으로 도 1의 A-A'단면을 나타내는 도면이다. 도 3은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 변형예에 적용되는 자성코어와 코일패턴부를 개념적으로 나타내는 도면이다. 도 4는 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 다른 변형예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판(1000)은 내부절연층(100), 자성코어(200), 외부절연층(300) 및 코일패턴부(400)를 포함하고, 제1 도체패턴(P1)을 더 포함할 수 있다.
내부절연층(100)은 통상의 인쇄회로기판에 사용되는 층간절연층으로, 후술할 자성코어(200)를 내장하도록 수용홈(CV)이 형성된다. 내부절연층(100)은, 절연 수지로 형성된 절연필름, 절연 수지에 유리섬유 등이 보강재로 함침된 프리프레그(Prepreg, PPG), 절연 수지에 유기 및/또는 무기 필러가 함유된 ABF(Ajinomoto Build-up Film)와 같은 빌드업필름일 수 있다. 또한, 내부절연층(100)은 PID(Photo-Imageable Dielectric)과 같은 감광성절연재일 수 있다.
수용홈(CV)은 내부절연층(100)의 일면으로부터 내부절연층(100)의 두께방향으로 함몰되게 형성된다. 즉, 수용홈(CV)은 후술할 자성코어(200)를 내부절연층(100)에 배치하도록 내부절연층(100)에 형성된 공간이다. 도 2 등에는 수용홈(CV)이 내부절연층(100)의 일면과 타면을 모두 관통하는 것으로 도시하고 있으나, 도 2등과 달리 내부절연층(100)의 타면을 개방하지 않는 형태로 형성될 수 있다.
자성코어(200)는 절연재(210) 및 절연재(210)에 형성되는 자성층(220)을 포함하고, 수용홈(CV)에 배치된다. 자성코어(200)는 인덕터의 소위 자심(磁心)에 해당하는 구성으로 후술할 코일패턴부(400)에 의해 유도된 자기장을 증가시킬 수 있다.
절연재(210)는 자성층(220)을 형성함에 있어 기판(substrate) 역할을 한다. 즉, 자성층(220)을 스퍼터링(sputtering)으로 형성할 수 있는데, 타겟(target) 물질로부터 튀어나온 원자나 분자들이 절연재(210)의 표면에 쌓여 자성층(220)을 형성하게 된다.
절연재(210)는 통상의 인쇄회로기판의 층간절연재일 수 있다. 즉, 절연재(210)는, 절연 수지로 형성된 절연필름, 절연 수지에 유리섬유 등이 보강재로 함침된 프리프레그(Prepreg, PPG), 절연 수지에 유기 및/또는 무기 필러가 함유된 ABF(Ajinomoto Build-up Film)와 같은 빌드업필름 또는 PID(Photo-Imageable Dielectric)과 같은 감광성절연재일 수 있다. 또한, 절연재(210)는 단결정 규소로 형성된 실리콘 웨이퍼일 수 있다.
자성층(220)은 후술할 코일패턴부(400)에 의해 유도된 자기장을 증가시키도록 강자성체를 포함할 수 있다. 예로써, 자성층(220)은 코발트-탄탈륨-지르코늄 합금(Cobalt-Tantalum-Zirconium Alloy)일 수 있으나, 이에 제한되는 것은 아니다. 자성층(220)이 코발트-탄탈륨-지르코늄 합금을 포함하는 경우, 자성층(220)은 스퍼터링(sputtering)으로 형성될 수 있다. 자성층(220)은 절연재(210)에 박막 수준의 두께 즉, 수㎛로 형성될 수 있다.
일반적으로, 자성층을 박막 수준의 두께로 인쇄회로기판에 직접 형성하기 위해서는 박막 성막 장비의 워크 사이즈(work size)로 인해 인쇄회로기판의 크기가 제한되어, 생산비용이 증가한다. 본 실시예의 경우, 자성층(220)이 인쇄회로기판에 직접 형성되는 것이 아니므로 상술한 제한없이 박막 수준의 자성층(220)을 내장할 수 있다. 즉, 본 실시예의 경우 절연재(210)만을 박막 성막 장비에 투입하여 자성층(220)을 성막한 후 자성코어(200)를 필요한 크기로 재단하여 내부절연층(100)에 배치하므로 워크 사이즈에 따른 제한 없이 임의의 크기로 인쇄회로기판을 형성할 수 있다.
자성코어(200)는 절연재(210)와 자성층(220) 사이에 형성되는 조도감소층(230)을 더 포함할 수 있다. 절연재(210)를 CCL(copper clad laminate)에서 동박을 제거한 소위 unclad-CCL로 형성하는 경우, unclad-CCL의 표면은 동박 제거에 의해 거칠기가 형성될 수 있다. 표면에 거칠기가 형성될 경우, 자성층(220) 형성 시 자성층(220)의 자화 방향이 불균일해질 수 있다. 따라서, 절연재(210)에 조도감소층(230)을 형성하여 자성층(220)이 형성될 면의 조도를 감소시킨 후 조도감소층(230) 상에 자성층(220)을 형성할 수 있다.
절연재(210)와 결합하는 조도감소층(230)의 일면은 절연재(210)의 표면 형상에 대응되는 형상으로 형성되고, 자성층(220)과 결합하는 조도감소층(230)의 타면은 조도감소층(230)의 일면의 조도와 비교하여 상대적으로 조도가 감소된 형상으로 형성된다.
조도감소층(230)은 절연재(210) 상에 필름을 적층하여 형성할 수 있고, 액상의 물질을 스핀코팅 등의 방법으로 형성한 후 경화시켜 형성할 수 있다.
외부절연층(300)은 내부절연층(100) 및 자성코어(200) 상에 형성되고 자성코어(200)를 커버하도록 수용홈(CV)과 자성코어(200) 사이의 공간을 채운다. 외부절연층(300)은, 수용홈(CV)의 내주면과 자성코어(200)의 외면 사이의 빈 공간을 채움으로써, 수용홈(CV) 내에 배치된 자성코어(200)의 유동을 방지한다. 또한, 외부절연층(300)은 내부절연층(100)과 함께 후술할 코일패턴부(400)와 자성층(220)을 서로 절연시킨다.
외부절연층(300)은, 절연 수지로 형성된 절연필름, 절연 수지에 유리섬유 등이 보강재로 함침된 프리프레그(Prepreg, PPG), 절연 수지에 유기 및/또는 무기 필러가 함유된 ABF(Ajinomoto Build-up Film)와 같은 빌드업필름일 수 있다. 또한, 외부절연층(300)은 PID(Photo-Imageable Dielectric)과 같은 감광성절연재일 수 있다.
외부절연층(300)은 내부절연층(100)의 일면 상에 형성되는 제1 외부절연층(310) 및 내부절연층(100)의 타면 상에 형성되는 제2 외부절연층(320)을 포함할 수 있다.
한편, 도 2 등에는 외부절연층(300)이 제1 외부절연층(310)과 제2 외부절연층(320)으로 형성됨을 도시하고 있으나, 이는 예시적인 것에 불과하다. 예로써, 수용홈(CV)이 내부절연층(100)의 타면을 개방하지 않는 형태로 형성되는 경우에는 외부절연층(300)은 내부절연층(100)의 일면에만 형성될 수 있다.
코일패턴부(400)는 자성코어(200)를 감싸도록 내부절연층(100)과 외부절연층(300)에 형성된다. 코일패턴부(400)는 통상적인 인덕터의 코일에 해당하는 구성으로, 자성코어(200)를 감싸는 형태로 내부절연층(100)과 외부절연층(300)에 형성되어 자성코어(200)에 자기장을 유도한다.
코일패턴부(400)는 전류가 흐르도록 전도성 물질을 포함한다. 예로써, 코일패턴부(400)는 구리(Cu)로 형성될 수 있으나 이에 제한되는 것은 아니다. 다른 예로, 코일패턴부(400)는 구리(Cu)를 포함하는 합금, 백금(Pt) 또는 니켈(Ni)과 같은 전도성 물질로 형성되거나 전도성 물질을 포함할 수 있다.
코일패턴부(400)는, 제1 외부절연층(310)에 형성되는 상부코일패턴(401), 제2 외부절연층(320)에 형성되는 하부코일패턴(403), 및 상부코일패턴(401)과 하부코일패턴(403)을 연결하도록 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320)에 형성되는 코일비아(405)를 포함한다.
코일비아(405)는 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320)을 관통하여 일체로 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 본 발명의 제3 실시예에 따른 자성코어 내장 인쇄회로기판(3000)을 나타내는 도 6에 도시된 바와 같이, 코일비아(405)는 일체로 형성되지 않고, 복수(405A, 405B, 405C)로 형성되어 서로 연결된 구조로 형성될 수 있다. 이는 코일비아(405)를 형성하는 방법에 따른 차이로 자세한 사항은 후술한다.
한편, 도 2 등에는 각각 제1 외부절연층(310) 상에 형성된 상부코일패턴(401)과 제2 외부절연층(320) 상에 형성된 하부코일패턴(403)을 도시하고 있으나 이는 예시적인 것이다. 즉, 상부코일패턴(401)과 하부코일패턴(403)의 형성방법에 따라 상부코일패턴(401)과 하부코일패턴(403) 각각은 제1 외부절연층(310) 또는 제2 외부절연층(320)에 매립된 구조로 형성될 수 있다.
본 실시예에 따른 자성코어 내장 인쇄회로기판(1000)은, 제1 외부절연층(310) 및/또는 제2 외부절연층(320)에 형성되고, 상부코일패턴(401) 및/또는 하부코일패턴(403)과 이격되는 제1 도체패턴(P1)을 더 포함할 수 있다. 제1 도체패턴(P1)은 상부코일코일(401)과 동일하게 제1 외부절연층(310)에 형성될 수 있다. 그리고/또는, 제1 도체패턴(P1)은 하부코일패턴(403)과 동일하게 제2 외부절연층(320)에 형성될 수 있다. 제1 도체패턴(P1)은 통상의 인쇄회로기판의 회로패턴에 대응되는 것으로, 신호패턴, 패드, 파워패턴 또는 그라운드패턴 등일 수 있다.
제1 도체패턴(P1)은 전도성 물질을 포함할 수 있다. 예로써, 제1 도체패턴(P1)은 구리(Cu)로 형성될 수 있으나 이에 제한되는 것은 아니다. 다른 예로, 제1 도체패턴(P1)은 구리(Cu)를 포함하는 합금, 백금(Pt) 또는 니켈(Ni)과 같은 전도성 물질로 형성되거나 전도성 물질을 포함할 수 있다.
본 실시예에 따른 자성코어 내장 인쇄회로기판(1000)은 솔더레지스트층(SR)을 더 포함할 수 있다. 솔더레지스트층(SR)은 제1 외부절연층(310) 및/또는 제2 외부절연층(320) 상에 형성될 수 있다. 또한, 솔더레지스트층(SR)은, 제1 도체패턴(P1) 중 본 실시예에 따른 자성코어 내장 인쇄회로기판(1000)의 외부 접속 수단에 해당하는 제1 도체패턴(P1)을 외부로 노출하도록 그 일부가 개방될 수 있다.
도 3을 참고하면, 본 실시예의 변형예에 적용되는 코일패턴부(400)는 제1 코일패턴부(410)와 제2 코일패턴부(420)를 포함할 수 있다. 제1 코일패턴부(410)는 제1 상부코일패턴(411), 제1 하부코일패턴(413) 및 제1 코일비아(415)로 구성된다. 제1 상부코일패턴(411)과 제1 하부코일패턴(413)은 제1 코일비아(415)를 통해 서로 연결된다. 제2 코일패턴부(420)는 제2 상부코일패턴(421), 제2 하부코일패턴(423) 및 제2 코일비아(425)로 구성된다. 제2 상부코일패턴(421)과 제2 하부코일패턴(423)은 제2 코일비아(425)를 통해 서로 연결된다. 제1 코일패턴부(410)과 제2 코일패턴부(420)는 서로 전기적으로 연결되지 않고 독립적인 코일로써 기능할 수 있다.
제1 코일패턴부(410)와 제2 코일패턴부(420) 각각은 통상의 인덕터의 코일에 대응된다. 따라서, 본 실시예의 변형예의 경우 자성코어(200)에 마치 2개의 코일을 권선한 것과 같은 구조로 형성될 수 있다. 이 경우, 제한된 면적 내에 형성된 코일패턴부(400)의 총 면적을 증가시킬 수 있다.
한편, 도 3에는 코일패턴부(400)가 2개로 형성됨을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 코일패턴부(400)가 형성될 영역의 면적, 상부코일패턴(401) 또는 하부코일패턴(401)의 크기, 및 요구되는 인덕턴스값 등에 따라 코일패턴부(400)는 3 이상의 복수로 형성될 수도 있다.
도 4를 참고하면, 본 실시예의 다른 변형예(1000')에 적용되는 자성층(220)은, 절연재(210)의 일면에 형성되는 제1 자성막(221)과 절연재(210)의 타면에 형성되는 제2 자성막(223)을 포함한다. 제1 자성막(221)과 제2 자성막(223)은 동시에 또는 이시에 각각 절연재에 형성될 수 있다.
한편, 도 4에는 상술한 조도감소층(230)이 생략된 것을 도시하고 있으나, 이는 예시적인 것에 불과하다. 따라서, 도 4와 달리, 본 실시예의 다른 변형예(1000')에 적용되는 자성코어(200)는 절연재(210)와 제1 자성막(221) 사이 및/또는 절연재(210)와 제2 자성막(223) 사이에 형성되는 조도감소층(230)을 포함할 수도 있다.
또한, 도 2 및 도 4에는 상부코일패턴(401)과 제1 도체패턴(P1)을 이중층 구조로 도시하고 있으나, 이는 예시적인 것으로 패턴형성방법을 달리할 경우 이중층 구조가 아닐 수 있다. 즉, MSAP(Modified Semi-Additive Process) 공법이 아니라, 서브트랙티브 공법(subtractive)으로 상부코일패턴(401) 또는 제1 도체패턴(P1)을 형성할 경우 상부코일패턴(401) 또는 제1 도체패턴(P1)은 단층구조일 수 있다. 이는, 아래에서 설명할 제2 실시예(2000) 및 제3 실시예(3000)의 제2 도체패턴(P2), 제3 도체패턴(P3)에도 마찬가지로 적용된다.
(제2 실시예와 제3 실시예)
도 5는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면이다. 도 6은 본 발명의 제3 실시예에 따른 자성코어 내장 인쇄회로기판을 나타내는 도면이다.
도 5 및 도 6을 참고하면, 본 발명의 제2 실시예(2000)와 제3 실시예(3000) 각각은, 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판(1000)과 도체패턴의 형성위치가 상이하다. 즉, 제1 실시예(1000)와 달리, 제2 실시예(2000)에서는 제3 외부절연층(500)과 제4 외부절연층(600)을 더 포함하여 제2 도체패턴(P2)이 제3 외부절연층(500) 및/또는 제4 외부절연층(600)에 형성된다. 또한, 제1 실시예(1000)와 달리, 제3 실시예(3000)에서는 제3 도체패턴(P3)이 제1 외부절연층(310)과 내부절연층(100) 사이 및/또는 제2 외부절연층(320)과 내부절연층(100) 사이에 형성된다.
제3 외부절연층(500)과 제4외부절연층(600) 각각은, 절연 수지로 형성된 절연필름, 절연 수지에 유리섬유 등이 보강재로 함침된 프리프레그(Prepreg, PPG), 절연 수지에 유기 및/또는 무기 필러가 함유된 ABF(Ajinomoto Build-up Film)와 같은 빌드업필름일 수 있다. 또한, 제3 외부절연층(500)과 제4외부절연층(600) 각각은, PID(Photo-Imageable Dielectric)와 같은 감광성절연재일 수 있다.
제3 실시예(3000)의 경우, 코일비아(405)는 내부절연층(100)을 관통하는 내부코일비아(405A), 제1 외부절연층(310)을 관통하여 내부코일비아(405A)에 연결되는 제1 외부코일비아(405B) 및 제2 외부절연층(320)을 관통하여 내부코일비아(405A)에 연결되는 제2 외부코일비아(405C)를 포함할 수 있다. 즉, 제1 실시예(1000)와 달리, 제3 실시예(3000)에서 코일비아(405)는 복수로 형성되어 서로 연결되는 구조이다.
제2 실시예(2000)의 경우, 자성코어(200) 및 코일패턴부(400) 형성 영역에 구애됨이 없이 인쇄회로기판의 전 영역에 제2 도체패턴(P2)을 형성할 수 있다. 제3 실시예(3000)의 경우, 전체 공정 수가 줄어들 수 있다.
한편, 본 발명의 제1 내지 제3 실시예에 있어, 통상의 인쇄회로기판에 서로 층을 달리하여 형성된 회로패턴들을 서로 연결하는 비아에 대해서는 설명 및 도시를 생략하였으나, 이는 통상의 기술자에게 자명한 사항이므로 구체적 설명이 없더라도 본 발명의 범위에 속한다고 할 것이다.
자성코어 내장 인쇄회로기판의 제조 방법
(제1 실시예 및 그 변형예의 제조 방법)
도 7 내지 도 13은 본 발명의 제1 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정을 순차적으로 나타내는 도면이다.
도 7을 참고하면, 내부절연층(100)의 일면으로부터 함몰된 수용홈(CV)을 내부절연층(100)에 형성하고 수용홈(CV)이 형성된 내부절연층(100)의 타면에 캐리어(C)를 부착한다. 또는 내부절연층(100)의 타면에 캐리어(C)를 부착한 후 내부절연층(100)의 일면에 수용홈(CV)을 형성한다.
수용홈(CV)은 레이저드릴링 및 메카니컬드릴링을 포함하는 드릴링 공법으로 내부절연층(100)에 형성될 수 있다. 또는, 내부절연층(100)이 감광성절연재로 형성된 경우에 수용홈(CV)은 포토리쏘그래피(Photolithography) 공법으로 내부절연층(100)에 형성될 수 있다. 수용홈(CV)은 내부절연층(100)의 일면과 타면을 모두 개방하는 즉, 내부절연층(100)을 관통하는 구조로 형성될 수 있다.
캐리어(C)는 테이프일 수 있으나, 이에 제한되는 것은 아니고, 일정 이상의 강성을 부여하는 금속부재일 수 있다.
다음으로, 도 8을 참고하면, 수용홈(CV)에 자성코어(200)를 배치한다. 자성코어(200)는 절연재(210)에 자성층(220)을 형성한 것으로, 절연재(210)와 타겟(target) 및 스퍼터링(sputtering) 장비를 이용해 형성될 수 있다. 자성층(220)이 형성된 절연재(210)는 수용홈(CV)의 크기를 고려하여 다이싱(dicing)된 후 수용홈(CV)에 배치된다. 이로써, 본 실시예(1000)는 인쇄회로기판에 자성층(220)을 박막 수준으로 직접 형성하는 경우와 달리, 스퍼터링 장비 등 박막 성막 장비의 워크 사이즈(work size)에 제한을 받지 않는다.
한편, 소위 unclad-CCL을 절연재(210)로 이용할 경우, 동박을 제거함에 따라 절연재(210)의 표면에는 거칠기가 형성될 수 있다. 이 경우, 절연재(210)의 표면에 조도감소층(230)을 형성한 후 자성층(220)을 형성할 수 있다. 조도감소층(230)은 절연재(210)의 표면에 절연필름을 적층하거나 액상의 절연 수지를 도포한 후 경화하여 형성할 수 있다.
본 실시예의 다른 변형예에 적용되는 자성코어(200)의 자성층(220)은 절연재(210)의 일면에 형성되는 제1 자성막(221)과 절연재(210)의 타면에 형성되는 제2 자성막(223)을 포함할 수 있다. 제1 자성막(221)과 제2 자성막(223)은 동시에 또는 이시에 절연재(210)에 형성될 수 있다. 스퍼터링으로 제1 자성막(221)과 제2 자성막(223)을 형성할 경우, 1차 스퍼터링으로 제1 자성막(221)을 절연재(210)의 일면에 형성한 후 절연재(210)을 뒤집어 2차 스퍼터링을 수행하여 제2 자성막(223)을 절연재(210)의 타면에 형성할 수 있다.
다음으로, 도 9를 참고하면, 자성코어(200)가 수용홈(CV)에 배치된 내부절연층(100)의 일면에 제1 외부절연층(310)을 적층한다. 제1 외부절연층(310)은 수용홈(CV)의 내주면과 자성코어(200) 사이의 공간을 채우도록 유동성을 가지는 반경화 상태(B-stage)의 프리프레그(prepreg)일 수 있다. 또한, 제1 외부절연층(310)은 반경화 상태의 ABF필름 또는 감광성절연재일 수 있다.
한편, 도 9에는 제1 외부절연층(310)을 절연필름의 일면에 동박(M)이 형성된 소위 RCC(Resin Coated Copper)로 도시하고 있으나, 이는 예시적인 것에 불과하여, 동박(M)이 형성되지 않은 절연필름만을 내부절연층(100)의 일면에 적층할 수도 있다. 또한, 동박이 아니라 다른 재질의 금속박이 일면에 형성되어 있을 수도 있다.
다음으로, 도 10을 참고하면, 캐리어(C)를 제거하고, 내부절연층(100)의 타면에 제2 외부절연층(320)을 적층한다. 제2 외부절연층(320)은 반경화 상태(B-stage)의 프리프레그(prepreg)일 수 있다. 또는, 제2 외부절연층(320)은 반경화 상태의 ABF필름 또는 감광성절연재일 수 있다.
한편, 도 10에는 제2 외부절연층(320)을 절연필름의 일면에 동박(M)이 형성된 소위 RCC(Resin Coated Copper)로 도시하고 있으나, 이는 예시적인 것에 불과하여, 동박(M)이 형성되지 않은 절연필름만을 내부절연층(100)의 타면에 적층할 수도 있다. 또한, 제2 외부절연층(320)의 일면에 동박(M)이 아닌 다른 재질의 금속박이 형성되어 있을 수도 있다.
다음으로, 도 11을 참고하면, 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320)을 관통하는 비아홀(VH)을 가공한다. 제1 외부절연층(310) 및/또는 제2 외부절연층(320)의 일면에 상술한 금속박(M)이 형성되어 있는 경우에는 비아홀(VH)이 형성될 영역에 대응하는 영역만을 선택적으로 제거한 후 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320)을 관통하는 비아홀(VH)을 가공할 수 있다. 금속박(M)의 선택적 제거는 금속박(M)의 선택적 에칭으로 구현될 수 있으나 이에 제한되는 것은 아니다.
비아홀(VH)은 레이저드릴링 또는 메카니컬 드릴링에 의해 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320)에 형성될 수 있다. 또는, 제1 외부절연층(310), 내부절연층(100) 및 제2 외부절연층(320) 모두가 감광성절연재로 형성된 경우에는 비아홀(VH)은 노광 및 현상을 포함하는 포토리쏘그래피(Photolithography) 공정으로 형성될 수 있다. 또는 상술한 레이저드릴링, 메카니컬 드릴링 및 포토리쏘그래피 중 선택된 둘 이상의 방법을 혼합하여 비아홀(VH)을 형성할 수 있다.
다음으로, 도 12를 참고하면, 코일비아(405), 상부코일패턴(401), 하부코일패턴(403) 및 제1 도체패턴(P1)을 형성한다. 본 실시예의 경우, 제1 외부절연층(310) 및 제2 외부절연층(320)의 일면에 각각 형성된 동박(M)을 시드층으로 이용하여 코일비아(405), 상부코일패턴(401), 하부코일패턴(403) 및 제1 도체패턴(P1)을 형성한다. 코일비아(405), 상부코일패턴(401), 하부코일패턴(403) 및 제1 도체패턴(P1)은 상기의 동박(M)에 선택적 도금레지스트를 형성한 후 전해도금을 통해 형성된다. 이후 플래쉬 에칭 등을 통해 시드층으로 기능한 동박(M)을 선택적으로 제거한다.
다음으로, 도 13을 참고하면, 상부코일패턴(401) 및 하부코일패턴(403)을 보호하도록 제1 외부절연층(310) 및/또는 제2 외부절연층(320) 상에 솔더레지스트층(SR)을 형성한다. 솔더레지스트층(SR)은 솔더레지스트필름을 적층하여 형성될 수 있다. 솔더레지스트층(SR)은 제1 도체패턴(P1) 중 외부 접속 단자로 기능하는 제1 도체패턴(P1)을 외부로 노출시키는 개방부가 형성될 수 있다.
(제2 실시예의 제조 방법)
도 14 내지 도 17는 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판의 제조 공정 일부를 순차적으로 나타내는 도면이다.
우선, 본 발명의 제2 실시예에 따른 자성코어 내장 인쇄회로기판(2000)은, 제1 실시예(1000)의 제조 방법 중 도 7 내지 도 11과 동일하게 공정을 수행한다.
다음으로, 도 14를 참고하면, 코일비아(405), 상부코일패턴(401) 및 하부코일패턴(405)을 형성한다. 본 실시예의 경우, 제1 외부절연층(310) 및 제2 외부절연층(320)의 일면에 각각 형성된 동박(M)을 시드층으로 이용하여 코일비아(405), 상부코일패턴(401) 및 하부코일패턴(403)을 형성한다. 코일비아(405), 상부코일패턴(401) 및 하부코일패턴(405)은 상기의 동박(M)에 선택적 도금레지스트를 형성한 후 전해도금을 통해 형성된다. 이 후 플레시 에칭 등을 통해 시드층으로 기능한 동박(M)을 선택적으로 제거한다.
다음으로, 도 15를 참고하면, 제1 외부절연층(310)과 상부코일패턴(401) 상에 제3 외부절연층(500)을 적층하고, 제2 외부절연층(320)과 하부코일패턴(403) 상에 제4 외부절연층(600)을 적층한다. 제3 외부절연층(500)과 제4 외부절연층(600)은 동시에 또는 이시에 적층될 수 있다.
제3 외부절연층(500)과 제4 외부절연층(600)은 프리프레그(prepreg), ABF필름 또는 감광성절연재일 수 있다.
한편, 도 15에는 제3 외부절연층(500)과 제4 외부절연층(600)을 각각의 일면에 동박(M)이 형성된 소위 RCC(Resin Coated Copper)로 도시하고 있으나, 이는 예시적인 것에 불과하여, 동박(M)이 형성되지 않은 절연필름만을 적층하여 제3 외부절연층(500)과 제4 외부절연층(600)을 형성할 수도 있다. 또한, 제3 외부절연층(500)과 제4 외부절연층(600)에는 동박(M)이 아닌 다른 재질의 금속박이 형성되어 있을 수도 있다.
다음으로, 도 16을 참고하면, 제3 외부절연층(500) 및/또는 제4 외부절연층(600)에 제2 도체패턴(P2)을 형성한다. 본 실시예의 경우, 제3 외부절연층(500) 및 제4 외부절연층(600)의 일면에 각각 형성된 동박(M)을 시드층으로 이용하여 제2 도체패턴(P2)을 형성한다. 제2 도체패턴(P2)은 상기의 동박(M)에 선택적 도금레지스트를 형성한 후 전해도금을 수행하여 형성될 수 있다. 이후 플래쉬 에칭 등을 통해 시드층으로 기능한 동박(M)을 선택적으로 제거한다.
다음으로 도 17을 참고하면, 제2 도체패턴(P2)을 보호하도록 제3 외부절연층(500) 및/또는 제4 외부절연층(600) 상에 솔더레지스트층(SR)을 형성한다. 솔더레지스트층(SR)은 솔더레지스트필름을 적층하여 형성될 수 있다. 솔더레지스트층(SR)은 제2 도체패턴(P2) 중 외부 접속 단자로 기능하는 제2 도체패턴(P2)을 외부로 노출시키는 개방부가 형성될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
CV: 수용홈
C: 캐리어
M: 동박
VH: 비아홀
P1: 제1 도체패턴
P2: 제2 도체패턴
P3: 제3 도체패턴
100: 내부절연층
200: 자성코어
210: 절연재
220: 자성층
221: 제1 자성박막
223: 제2 자성박막
230: 조도감소층
300: 외부절연층
310: 제1 외부절연층
320: 제2 외부절연층
400: 코일패턴부
401: 상부코일패턴
403: 하부코일패턴
405: 코일비아
405A: 내부코일비아
405B: 제1 외부코일비아
405C: 제2 외부코일비아
410: 제1 코일패턴부
411: 제1 상부코일패턴
413: 제1 하부코일패턴
415: 제1 코일비아
420: 제2 코일패턴부
421: 제2 상부코일패턴
423: 제2 하부코일패턴
425: 제2 코일비아
500: 제3 외부절연층
600: 제4 외부절연층
1000, 1000', 2000, 3000: 자성코어 내장 인쇄회로기판
C: 캐리어
M: 동박
VH: 비아홀
P1: 제1 도체패턴
P2: 제2 도체패턴
P3: 제3 도체패턴
100: 내부절연층
200: 자성코어
210: 절연재
220: 자성층
221: 제1 자성박막
223: 제2 자성박막
230: 조도감소층
300: 외부절연층
310: 제1 외부절연층
320: 제2 외부절연층
400: 코일패턴부
401: 상부코일패턴
403: 하부코일패턴
405: 코일비아
405A: 내부코일비아
405B: 제1 외부코일비아
405C: 제2 외부코일비아
410: 제1 코일패턴부
411: 제1 상부코일패턴
413: 제1 하부코일패턴
415: 제1 코일비아
420: 제2 코일패턴부
421: 제2 상부코일패턴
423: 제2 하부코일패턴
425: 제2 코일비아
500: 제3 외부절연층
600: 제4 외부절연층
1000, 1000', 2000, 3000: 자성코어 내장 인쇄회로기판
Claims (15)
- 수용홈이 형성된 내부절연층;
절연재 및 상기 절연재에 형성되는 자성층을 포함하고, 상기 수용홈에 배치되는 자성코어;
상기 내부절연층 및 상기 자성코어 상에 형성되고, 상기 자성코어를 커버하도록 상기 수용홈과 상기 자성코어 사이의 공간을 채우는 외부절연층; 및
상기 자성코어를 감싸도록 상기 내부절연층과 상기 외부절연층에 형성되는 코일패턴부;를 포함하고,
상기 절연재의 측면은 상기 내부절연층과 이격되며, 상기 외부절연층에 의해 커버되는 자성코어 내장 인쇄회로기판.
- 제1항에 있어서,
상기 외부절연층은
상기 내부절연층의 일면 상에 형성되는 제1 외부절연층 및 상기 내부절연층의 타면 상에 형성되는 제2 외부절연층을 포함하고,
상기 코일패턴부는
상기 제1 외부절연층에 형성되는 상부코일패턴,
상기 제2 외부절연층에 형성되는 하부코일패턴 및
상기 상부코일패턴과 상기 하부코일패턴을 연결하도록 상기 제1 외부절연층, 상기 내부절연층 및 상기 제2 외부절연층에 형성되는 코일비아
를 포함하는, 자성코어 내장 인쇄회로기판.
- 제2항에 있어서,
상기 제1 외부절연층 및/또는 상기 제2 외부절연층에 형성되고, 상기 상부코일패턴 및/또는 상기 하부코일패턴과 이격되는 제1 도체패턴을 더 포함하는, 자성코어 내장 인쇄회로기판.
- 제2항에 있어서,
상기 상부코일패턴을 커버하도록 상기 제1 외부절연층 및 상기 상부코일패턴 상에 형성되는 제3 외부절연층;
상기 하부코일패턴을 커버하도록 상기 제2 외부절연층 및 상기 하부코일패턴 상에 형성되는 제4 외부절연층; 및
상기 제3 외부절연층 및/또는 상기 제4 외부절연층에 형성되는 제2 도체패턴을 더 포함하는, 자성코어 내장 인쇄회로기판.
- 제2항에 있어서,
상기 제1 외부절연층과 상기 내부절연층 사이 및/또는 상기 제2 외부절연층과 상기 내부절연층 사이에 형성되는 제3 도체패턴을 더 포함하는, 자성코어 내장 인쇄회로기판.
- 제2항에 있어서,
상기 코일비아는,
상기 제1 외부절연층, 내부절연층 및 상기 제2 외부절연층을 관통하여 일체로 형성되는, 자성코어 내장 인쇄회로기판.
- 제2항에 있어서,
상기 코일비아는,
상기 내부절연층를 관통하는 내부코일비아, 상기 제1 외부절연층을 관통하여 상기 내부코일비아에 연결되는 제1 외부코일비아 및 상기 제2 외부절연층을 관통하여 상기 내부코일비아에 연결되는 제2 외부코일비아를 포함하는, 자성코어 내장 인쇄회로기판.
- 제1항에 있어서,
상기 절연재는 절연 수지를 포함하는, 자성코어 내장 인쇄회로기판.
- 제8항에 있어서,
상기 절연재는
상기 절연 수지에 함침된 보강재를 더 포함하는, 자성코어 내장 인쇄회로기판.
- 제1항에 있어서,
상기 절연재는 규소(Si)를 포함하는, 자성코어 내장 인쇄회로기판.
- 제1항에 있어서,
상기 자성코어는,
상기 절연재와 상기 자성층 사이에 형성되는 조도감소층을 더 포함하는, 자성코어 내장 인쇄회로기판.
- 제1항에 있어서,
상기 자성층은
상기 절연재의 일면에 형성되는 제1 자성막 및
상기 절연재의 타면에 형성되는 제2 자성막을 포함하는, 자성코어 내장 인쇄회로기판.
- 절연부;
절연재 및 상기 절연재에 형성되는 자성층을 포함하고, 상기 절연부에 커버되는 자성코어; 및
상기 절연부의 상단에 형성되는 상부코일패턴, 상기 절연부의 하단에 형성되는 하부코일패턴 및 상기 상부코일패턴과 상기 하부코일패턴을 연결하도록 상기 절연부에 형성되는 코일비아를 포함하고, 상기 자성코어에 전자기장을 유도하는 코일패턴부;
를 포함하고,
상기 자성층의 일면은 상기 절연재와 연결되고, 상기 자성층의 타면은 상기 절연부와 연결되며,
상기 절연재의 측면은 상기 절연부에 의해 커버되는, 자성코어 내장 인쇄회로기판.
- 제13항에 있어서,
상기 절연재는 프리프레그(prepreg)인, 자성코어 내장 인쇄회로기판.
- 제13항에 있어서,
상기 절연재는 단결정 규소(single crystal silicon)인, 자성코어 내장 인쇄회로기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160032706A KR102523852B1 (ko) | 2016-03-18 | 2016-03-18 | 자성코어 내장 인쇄회로기판 |
| JP2017023134A JP7014375B2 (ja) | 2016-03-18 | 2017-02-10 | 磁性コア内蔵印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160032706A KR102523852B1 (ko) | 2016-03-18 | 2016-03-18 | 자성코어 내장 인쇄회로기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170108581A KR20170108581A (ko) | 2017-09-27 |
| KR102523852B1 true KR102523852B1 (ko) | 2023-04-20 |
Family
ID=59973987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160032706A KR102523852B1 (ko) | 2016-03-18 | 2016-03-18 | 자성코어 내장 인쇄회로기판 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7014375B2 (ko) |
| KR (1) | KR102523852B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102175184B1 (ko) * | 2019-03-04 | 2020-11-06 | 주식회사 심텍 | 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법 |
| JP7302276B2 (ja) * | 2019-05-15 | 2023-07-04 | 株式会社デンソー | インダクタ |
| KR102662853B1 (ko) | 2019-09-30 | 2024-05-03 | 삼성전기주식회사 | 인쇄회로기판 |
| KR20210050741A (ko) | 2019-10-29 | 2021-05-10 | 삼성전기주식회사 | 인쇄회로기판 |
| KR20210073162A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013137044A1 (ja) * | 2012-03-16 | 2013-09-19 | 学校法人福岡大学 | インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319875A (ja) * | 2003-04-18 | 2004-11-11 | Nec Tokin Corp | インダクタ内蔵型多層基板およびその製造方法 |
| JP4703459B2 (ja) | 2006-03-28 | 2011-06-15 | 京セラ株式会社 | コイル内蔵基板 |
-
2016
- 2016-03-18 KR KR1020160032706A patent/KR102523852B1/ko active IP Right Grant
-
2017
- 2017-02-10 JP JP2017023134A patent/JP7014375B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013137044A1 (ja) * | 2012-03-16 | 2013-09-19 | 学校法人福岡大学 | インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017175120A (ja) | 2017-09-28 |
| KR20170108581A (ko) | 2017-09-27 |
| JP7014375B2 (ja) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102523852B1 (ko) | 자성코어 내장 인쇄회로기판 | |
| US10304620B2 (en) | Thin film type inductor and method of manufacturing the same | |
| US9999141B2 (en) | Printed circuit board and method for manufacturing the same | |
| US11792932B2 (en) | Component carrier with embedded magnetic inlay and integrated coil structure | |
| US7745933B2 (en) | Circuit structure and process thereof | |
| JP6504565B2 (ja) | コイル内蔵集積回路基板及びその製造方法 | |
| US20120075818A1 (en) | Embedded printed circuit board and method of manufacturing the same | |
| KR101392164B1 (ko) | 마이크로전자장치 및 그 제조 방법 | |
| KR101883046B1 (ko) | 코일 전자 부품 | |
| JP7379774B2 (ja) | プリント回路基板 | |
| US10636562B2 (en) | Coil electronic component and method of manufacturing the same | |
| CN112584611A (zh) | 具有延伸穿过多个介电层的通孔的部件承载件 | |
| KR20140018027A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| KR102466204B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
| US20230298804A1 (en) | Component Carrier With Embedded Magnetic Inlay and Integrated Coil Structure | |
| CN111508926B (zh) | 一种部件承载件以及制造部件承载件的方法 | |
| KR102426202B1 (ko) | 인쇄회로기판 | |
| US11810844B2 (en) | Component carrier and method of manufacturing the same | |
| KR20150003505A (ko) | 인쇄회로기판 및 이의 제조방법 | |
| KR100733279B1 (ko) | 인덕터 내장형 인쇄 회로 기판 제조 방법 | |
| CN113133178B (zh) | 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法 | |
| CN111667971A (zh) | 线圈组件 | |
| EP4246542A1 (en) | An inductor inlay for a component carrier, and manufacturing method | |
| US20220377896A1 (en) | Component Carrier With a Magnetic Element and a Manufacturing Method | |
| TWM641128U (zh) | 基板結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |