KR101392164B1 - 마이크로전자장치 및 그 제조 방법 - Google Patents

마이크로전자장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101392164B1
KR101392164B1 KR1020127012099A KR20127012099A KR101392164B1 KR 101392164 B1 KR101392164 B1 KR 101392164B1 KR 1020127012099 A KR1020127012099 A KR 1020127012099A KR 20127012099 A KR20127012099 A KR 20127012099A KR 101392164 B1 KR101392164 B1 KR 101392164B1
Authority
KR
South Korea
Prior art keywords
substrate
electrically conductive
conductive path
pitch
inductor
Prior art date
Application number
KR1020127012099A
Other languages
English (en)
Other versions
KR20130028702A (ko
Inventor
존 에스 구젝
미허 케이 로이
브렌트 엠 로버츠
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20130028702A publication Critical patent/KR20130028702A/ko
Application granted granted Critical
Publication of KR101392164B1 publication Critical patent/KR101392164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

본 발명의 마이크로전자 장치는 내부에 제 1 전기 전도성 경로(111)를 갖는 제 1 기판(110); 및 상기 제 1 기판 위에 설치되고 내부에 제 2 전기 전도성 경로(121)를 갖는 제 2 기판을 포함하고, 상기 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로가 서로 전기적으로 연결되고 인덕터(130)의 전류 루프(131)의 일부를 형성하는 것인 마이크로전자 장치.

Description

마이크로전자장치 및 그 제조 방법{MICROELECTRONIC DEVICE AND METHOD OF MANUFACTURING SAME}
본 발명에 개시된 실시예는 마이크로전자 장치 패키징에 관한 것이고, 특히, 마이크로전자 장치 패키징에서 유도성 루프에 관한 것이다.
집적 회로 다이 및 다른 마이크로전자 장치가 다른 기능들 중에서 다이 및 소켓, 마더보드, 또는 기타의 다음-레벨(next-level) 부품간에 전기적 연결을 가능하게 하는 패키지로 일반적으로 둘러싸여진다. 다이 크기가 축소하고 배선 밀도가 증가함에 따라, 그 전기적 연결부는 다이에서 일반적으로 발견되는 적은 피치 및 다음-레벨 부품에 일반적으로 발견되는 큰 피치 모두를 정합하기 위해 스케일링되야한다.
마이크로전자 패키지내의 배선 스케일링에 대한 하나의 방법은 다이 범프 피치로부터 공간 변형하기 위해 다수의 기판들을 사용하고, 여기서 일반적인 피치값은 시스템 보드 레벨 피치까지 150 마이크로미터(마이크론 또는 ㎛)일 수 있고, 여기서 일반적인 피치값은 1000㎛, 즉 1.0 밀리미터(mm)일 수 있다. 그 다수의 기판 구조는(예를 들어, 800㎛ 코어에 비교해서 400㎛ 코어를 갖는) 일반적인 서버 기판보다 얇은 하나 이상의 기판을 요구하여, 최대 높이 요구 조건내로 고정시키고 높은 속도 입력/출력(I/O) 신호에 대한 해결책을 제공한다.
본 발명의 개시된 실시예는 첨부된 도면을 참고해서 다음의 상세한 설명에 의해 양호하게 이해될 것이다.
도 1은 본 발명의 실시예에 따른 마이크로전자 장치의 단면도.
도 2는 본 발명의 실시예에 따른 마이크로전자 장치를 제조하는 방법을 예시하는 흐름도.
도 3은 본 발명의 실시예에 따른 도 1의 마이크로전자 장치의 전류 루프를 개념화시킨 평면도.
예시를 단순 명료하게 하기 위해, 도면은 일반적인 구조 방식을 예시하고 공지된 특성 및 기술에 대한 설명은 본 발명의 실시예에 대한 설명을 불필요하게 모호하게 하므로 생략될 수 있다. 또한, 도면의 구성은 반드시 실제의 크기로 되지 않을 수 있다. 예를 들어, 도면에서 어떤 구성의 크기가 본 발명의 실시예에 대한 이해를 돕기 위해 다른 구성에 비해 과장될 수 있다. 다른 도면의 같은 도면 번호가 같은 구성을 나타내는 반면에, 유사한 도면 번호는 반드시 그렇치 않지만 유사한 구성을 나타낸다.
상세한 설명 및 청구범위 용어 "제 1", "제 2", "제 3", "제 4" 등은 유사한 구성들간에 필요하다면 구별하기 위해 사용되고 특정하게 순차적이거나 연대순이지는 않다. 그렇게 사용된 용어가 알맞은 상황에서 서로 교환가능하여 예를 들어, 본원에서 설명된 본 발명의 실시예가 본원에서 예시되거나 설명된 것을 제외한 시퀀스에서 동작할 수 있다. 유사하게, 방법이 일련의 단계를 포함하는 것으로 본원에서 설명되는 경우에, 본원에 제시된 단계의 순서가 그 단계를 실행되게 할 수 있는 순서만으로 반드시 되지 않으며, 그 언급된 단계가 생략될 수 있거나 본원에서 설명되지 않은 다른 단계가 그 방법에 추가될 수 있다. 또한, 용어 "구비하고", "포함하고", "갖고", 및 그 변형은 비-배타적으로 포함하는 것을 커버하려는 것이어서, 구성 목록을 포함하는 공정, 방법, 제품, 또는 장치가 그 구성들에 반드시 제한되지 않으나 그 공정, 방법, 제품, 또는 장치에 목록화되거나 내재하지 않은 다른 구성을 포함할 수 있다.
상세한 설명 및 청구항에서 용어 "좌측", "우측", "전면", "후면", "상부", "하부", "위에", "아래에" 등은 만약 있다면 설명을 위한 것이며 영구적인 상대적 위치를 설명하지는 않는다. 그렇게 사용된 용어가 알맞은 상황에서 서로 교환가능하여 본원에서 설명된 본 발명의 실시예가 예를 들어, 본원에서 예시되거나 설명된 것과 다른 방향으로 동작할 수 있다. 본원에서 사용되는 "결합된"이라는 용어가 전기적으로 또는 비-전기적으로 직접 또는 간접적으로 정의된다. 서로 "인접하는" 것으로 본원에서 설명된 목적물은 그 구절을 사용하는 맥락에 맞게 되도록 서로 물리적으로 접촉되고, 서로 근접하거나, 서로 같은 일반적인 영역 또는 구역에 있다. 본원에서 "일 실시예에서"라는 구절은 모두 같은 실시예를 의미하지는 않는다.
본 발명의 일 실시예에서, 마이크로전자 장치는 내부에 제 1 전기 전도성 경로를 갖는 제 1 기판 및 상기 제 1 기판 위에 설치되고 내부에 제 2 전기 전도성 경로를 갖는 제 2 기판을 포함하고, 상기 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로가 서로 전기적으로 연결되고 인덕터의 전류 루프의 일부를 형성한다.
그 의도된 다수의 기판 구조가 일반적인 서버 기판보다 얇게 되는 하나 이상의 기판을 요구하여 최대 높이 요구조건 내에 고정시키고 고속 I/O 신호에 대한 해결책을 제공한다. 미래의 생산 제품에서 완전히 집적화된 전압 조절기(fully integrated voltage regulator; FIVR)를 동작시키는 주요한 부품은 마이크로전자 패키지내에 포함된 인덕터이다. 현재, 가장 양호한 인덕터 구조가 큰 도통 관통홀(plated through holes; PTHs)을 갖는 두꺼운-코어 기판을 사용하나, 고속 I/O 을 위해 적은 PTHs을 갖는 얇은 기판 코어를 사용하게 된다. 얇은 기판 코어를 사용하는 경향으로 인해 비용에 대한 압력이 있다. 그러나, 얇은 코어를 사용할 필요성에 의해 인덕터의 전류 루프 구역이 감소되어, 인덕터의 성능을 낮춘다.
패키지 상의(on-package) 인덕턴스가 FIVR 및 미래의 전력 전달 구조를 동작시키는 데 중요하다. 본 발명의 실시예는 인덕터 구조를 제 1 및 제 2 기판을 통해 연속적으로 형성함에 의해 인덕터 성능 관계를 해결한다. 그 구조가 전류 루프 구역 (예를 들어, 길이) 을 효과적으로 증가시켜, 인덕터 성능을 더 높인다. 환언하면, 본 발명의 실시예에서 인덕터 코일 및 후면 금속간의 분리(z-높이)가 증가될 수 있고, 그 분리를 증가시키는 파라미터가 공기 코어 인덕터에서 인덕터 성능을 증가시키는 주요한 파라미터이다. 본 발명의 실시예는 미래의 기판에서 전력 전달 요건 및 신호 무결성(integrity) 요건간에 내재하는 상충을 해결한다.
도면에서, 도 1은 본 발명의 실시예에 따른 마이크로전자 장치(100)의 단면도이다. 도 1에 예시했듯이, 마이크로전자 장치(100)는 내부에 전기 전도성 경로(111)를 갖는 기판(110)을 포함한다.
기판(110)은 알맞은 형태의 패키지 기판 또는 다른 다이 캐리어를 포함할 수 있다. 일 실시예에서, 기판(110)은 다수의 번갈아 배치된 금속화 및 절연 재료층을 포함하는 다수층 기판을 포함한다. 각 금속화층은 다수의 도선(예를 들어, 트레이스들)을 포함하고, 그 도선들이 구리와 같은 알맞은 전도성 재료를 포함한다. 또한, 각 금속층이 절연층에 의해 인접한 금속층으로부터 분리되고, 인접한 금속층이 마이크로비아들(microvias) 또는 다른 전도성 비아들에 의해 전기적으로 상호배선된다. 상기 절연층이 열가소성 및 열경화성 수지 또는 에폭시, 세라믹 등을 포함하는 중합체를 예로 하는 알맞은 절연 재료를 포함하고, 번갈아 배치된 금속 및 절연 재료층이 절연 재료의 코어층(또는 금속 코어) 위에 제조된다.
예로서, 도 1에 예시했듯이, 전기 전도성 경로(111)는 기판(110)의 인접한 내부층에 전기적으로 연결하는 하나 이상의 마이크로비아들을 포함할 수 있다. 그 마이크로비아들은 서로의 상부에 직선으로 배열되거나, 그들이 어긋나게 배치되어 부분적으로나마 겹친다. 다른 가능한 마이크로비아 배열에서, 마이크로비아들이 전혀 겹쳐지지 않으나 오히려 그들간에 동작하는 전기 전도성 트레이스들에 의해 연결된다. 다른 예로서, 전기 전도성 경로(111)는 기판(110)의 모든 범위에서 도통 관통공 등을 포함할 수 있다.
마이크로전자 장치(100)는 기판(110) 위에 위치되고 내부에 전기 전도성 경로(121)를 갖는 기판(120)과, 상기 기판(120) 위에 설치된 다이(160)를 더 포함한다. 전기 전도성 경로가 다이(160)로 통과하는 것으로 도시되었지만, 다른(예시 안된) 실시예에서 대응하는 전기 전도성 경로가 그것으로 확장함이 없이 다이 아래로 통과할 수 있다. 마이크로전자 장치(100)는 다이-측(die-side) 캐패시터 및/또는 저항, 캐패시터, 인덕터, 활성 소자, 보강재 등을 예로 하는 추가의 부품(180)을 더 포함한다.
일 실시예에서, 기판(120)은 400㎛ 이하의 두께를 갖는 기판 코어를 갖는다. 예를 들어, 전기 전도성 경로(121)는 기판(120)의 코어(125)를 통해 확장하는 도통 관통공 등을 포함할 수 있다. 전기 전도성 경로(121)는 코어(125)를 포위하는 증가 또는 유사층(126)을 통해 통과하는 금속 트레이스 등을 더 포함할 수 있다. 대안적으로, 기판(120)은 전체적으로 그 증가 또는 유사 층으로 제조될 수 있고 코어를 갖지 않을 수 있고, 그 경우에 기판(120)이 대략 200-500㎛의 범위인 총 두께를 가질 수 있다.
상세한 설명에서, 전기 전도성 경로(121 및 111)는 서로 전기적으로 연결되고 인덕터(130)의 전류 루프(131)의 일부를 형성한다. 전류 루프(131)를 개념화시킨 설명은 하기 설명된 도 3의 평면도에 도시된다.
본원에서 이미 설명되었거나 그렇치 않으면 현재의 논의에 관련되는 개념을 반복하기 위해, 고밀도 및 고성능 마이크로전자 장치에 대해 전력을 정확하게 조절하는 기능은 그 중요도가 증가되고 있다. FIVRs를 포함하는 국부 전압 조절기는 그와 같은 노력에 필수적인 부품이고; 인덕터를 포함하는 고품질 집적 수동 소자들은 전압 조절기로서 기능하는 중요한 부품이다. 따라서, 인덕터(130)는 마이크로전자 장치(100)에 대한 전력 조절을 관리할 때 사용된다. 무엇보다도, 그것은 인덕터(130)가 다이(160)에서 전압 조절 회로의 부품이거나 전압 조절 회로에 연결될 수 있다는 것을 의미한다.
본 발명의 실시예의 인덕터 구조가 기판 제조시 인덕터 코어 구역내에 있는 기판(110)의 영역에서 금속 (예를 들어, 구리) 을 비움으로써 성능을 증가시킨다. 그 과정은 기판(110)을 제조하는 정상적인 과정과 관련된 것에 대해 특정한 절차를 요구하지 않아서 비용을 증가시키지 않는다. 따라서, 일 실시예에서 인덕터(130)는 금속을 갖지 않는 것을 특징으로 하는 코어 (135) 를 갖는다. 환언해서, 일 실시예에서, 인덕터(130)는 공기 코어 인덕터와 같이 동작한다.
일 실시예에서, 마이크로전자 장치(100)는 다이 및 관련된 인쇄 회로 기판(PCB) 등 간의 피치 변형을 이루기 위한 방법으로 사용될 수 있다. 그 목적을 위해, (도 1에서 도면 번호(150)로 표시된) 그 PCB의 시스템 레벨 인터페이스는 기판(110)으로 처리될 수 있는 반면에, 다이 레벨 인터페이스가 기판(120)으로 처리될 수 있다. 특정하게 나타낸 본 (또는 다른) 실시예에서, 기판은 제 1 표면적을 가지며, 기판은 제 1 피치를 갖는 배선 세트(117)를 포함하고, 기판(120)이 제 2 표면적을 가지며, 기판은 기판의 제 1 표면에서 제 2 피치를 갖는 배선 세트(127) 및 기판의 제 2 표면에서 제 3 피치를 갖는 배선 세트(128)를 포함한다. 기판(120)은 배선부(127)를 사용해서 기판(110)에 결합되고, 그 제 1 피치가 그 제 3 피치보다 큰 그 제 2 피치보다 크다는 것을 알 수 있다. 본 실시예에서, 배선부(117)는 전기 전도성 경로(111)를 형성하고 배선부(127 및 128)는 전기 전도성 경로(121)의 일부를 형성한다.
도 2는 본 발명의 실시예에 따른 마이크로전자 장치를 제조하는 방법(200)을 예시하는 흐름도이다. 예로서, 방법(200)은 도 1에 우선 도시되는 마이크로전자 장치(100)와 유사한 마이크로전자 장치를 형성할 수 있다.
방법(200)의 단계(210)는 내부에 제 1 전기 전도성 경로를 갖는 제 1 기판을 제공한다. 예로서, 제 1 기판 및 제 1 전기 전도성 경로가 도 1에 모두 도시된 기판(110) 및 전기 전도성 경로(111)와 각기 유사하게 될 수 있다. 일 실시예에서, 단계(210)는 내부에 제 1 복수의 비아들 및 제 1 복수의 트레이스들을 형성하는 것을 포함한다. 예로서, 그것들은 도 1에 도시된 것과 유사한 부품을 포함할 수 있다.
방법(200)의 단계(220)는 내부에 제 2 전기 전도성 경로를 갖는 제 2 기판을 제공한다. 예로서, 제 2 기판 및 제 2 전기 전도성 경로가 도 1에 모두 도시된 기판(120) 및 전기 전도성 경로(121)와 각기 유사하게 될 수 있다. 일 실시예에서, 단계(220)는 내부에 제 2 복수의 비아들 및 제 2 복수의 트레이스들을 형성하는 것을 포함한다. 예로서, 그것들은 도 1에 도시된 것과 유사한 부품을 포함할 수 있다.
방법(200)의 단계(230)는 다이를 제 2 기판에 연결한다. 예로서, 그 다이가 도 1에 도시된 다이(160)와 유사하게 될 수 있다.
방법(200)의 단계(240)는 제 1 기판 및 제 2 기판을 서로 연결하여 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로가 서로 전기적으로 연결되고 인덕터의 전류 루프의 일부를 형성한다. 예로서, 인덕터 및 전류 루프가 도 1에 모두 도시되는 인덕터(130) 및 전류 루프(131)와 각기 유사하게 될 수 있다. 일 실시예에서, 단계(240)는 제 1 및 제 2 복수의 비아들 및 제 1 및 제 2 복수의 트레이스들을 배열하는 것을 포함하여 전류 루프의 일부가 제 1 복수의 비아들 중 제 1 비아, 제 2 복수의 비아들 중 제 1 비아, 제 2 복수의 트레이스들 중 제 1 트레이스, 상기 제 2 복수의 비아들 중 제 2 비아, 상기 제 2 복수의 비아들 중 제 2 비아, 및 상기 제 1 복수의 트레이스들 중 제 1 트레이스를 포함한다.
일 실시예에서, 방법(200)의 단계(210), 단계(220), 및/또는 다른 단계는 인덕터의 코어에 금속을 비게 하는 것을 포함한다. 예로서, 그것은 금속으로 하여금 인덕터 코어에 형성되지 못하게 하는 마스크를 제 1 기판 및 제 2 기판 중 적어도 하나에 도포하는 것을 포함할 수 있다.
도 3은 본 발명의 실시예에 따라 마이크로전자 장치(100)의 전류 루프(131)의 평면도이다. 도 3이 상세하게 예시하기 위해 광범위한 구조상의 개요를 알 수 있게 하기 위한 상당히 개념화된 도면이다. 도시했듯이, 도 3은 도 1이 도 3의 라인 1-1을 따라 절단된 단면도라는 점에서 도 1과 관련된다.
도 3에서 볼 수 있는 것은 도 1에 있는 전기 전도성 경로(121)의 상부이다. 도 3에서 볼 수 없으나 그 상부 아래에는 전류 루프(131)의 다른 부분과 함께, 전기 전도성 경로(111)뿐만 아니라 전기 전도성 경로(121)의 밸런스(balance)가 있게 된다. 전기 전도성 경로(121), 트레이스(322), 및 피처(feature)(323)에 의해 도 3에 도시된 전류 루프(131)의 일부가 도 1에서 볼 수 있는 전류 루프(131)의 일부에 대략 대응한다. 전류 루프(131)는 상기 언급된 것에 대응하며 인덕터(130)의 코어로서 동작하는 공간 주위에서 일괄해서 루프하는 추가의 전기 전도성 피처로써 계속되어진다.
본 발명이 특정한 실시예를 참고로 설명되었지만, 본 발명의 정신 및 범위에서 벗어남이 없이 각종 변화를 이루게 할 수 있는 당업자는 이해할 것이다. 따라서, 본 발명의 실시예의 개시가 본 발명의 범위를 예시한 것일 뿐 제한되지 않는다. 본 발명의 범위가 첨부된 청구범위에 의해 요구된 범위로만 제한된다. 예를 들어, 본원에서 설명된 마이크로전자 장치 및 그 관련된 구조와 방법은 각종 실시예에서 구현될 수 있고, 소정의 실시예의 앞선 설명이 모든 가능한 실시예를 완전히 설명하는 것을 필요하지 않다는 것을 당업자는 명백히 알 것이다.
또한, 이점, 다른 장점 및 문제에 대한 해결책은 특정한 실시예에서 설명되었다. 그러나, 그 이점, 장점, 문제에 대한 해결책, 및 어떤 이점, 장점 또는 해결책으로 하여금 생성하거나 더 명료하게 하는 소자(들)는 청구범위의 일부 또는 전체에서 중요하고, 필요한 필수적인 특성 또는 구성으로 해석되지 않아야한다.
또한, 본원에 개시된 실시예 및 제한사항은, 실시예 및/또는 제한 사항이 (1) 청구범위에서 명확히 청구되지 않거나; (2) 등가물의 원칙하에서 청구범위의 표현된 구성 및/또는 제한 사항의 잠재적인 등가물인 경우에, 전용의 원칙하에서 대중에게 전용화되지 않는다.

Claims (16)

  1. 마이크로전자 장치로서,
    내부에 제 1 전기 전도성 경로를 갖는 제 1 기판과,
    상기 제 1 기판 상의 제 2 기판 - 상기 제 2 기판은 내부에 제 2 전기 전도성 경로를 가짐 - 을 포함하고,
    상기 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로는 서로 전기적으로 연결되고 인덕터의 전류 루프의 일부를 형성하는
    마이크로전자 장치.
  2. 제 1 항에 있어서,
    상기 인덕터는 금속을 갖지 않는 것을 특징으로 하는 인덕터 코어를 갖는
    마이크로전자 장치.
  3. 제 1 항에 있어서,
    전압 조절 회로를 포함한 다이를 더 포함하며,
    상기 인덕터는 상기 전압 조절 회로에 연결되는
    마이크로전자 장치.
  4. 제 1 항에 있어서,
    상기 제 2 기판은 기판 코어를 포함하고,
    상기 기판 코어의 두께가 400 마이크로미터 이하인
    마이크로전자 장치.
  5. 제 1 항에 있어서,
    상기 제 1 기판은 제 1 표면적을 가지며, 상기 제 1 기판은 제 1 피치를 갖는 제 1 배선 세트를 포함하고,
    상기 제 2 기판은 제 2 표면적을 가지며, 상기 제 2 기판은 상기 제 2 기판의 제 1 표면에서 제 2 피치를 갖는 제 2 배선 세트 및 상기 제 2 기판의 제 2 표면에서 제 3 피치를 갖는 제 3 배선 세트를 포함하고,
    상기 제 2 기판은 상기 제 2 배선 세트를 사용해서 상기 제 1 기판에 결합되고,
    상기 제 1 피치는 상기 제 2 피치보다 크고,
    상기 제 2 피치는 상기 제 3 피치보다 크고,
    상기 제 1 표면적은 상기 제 2 표면적보다 큰
    마이크로전자 장치.
  6. 제 5 항에 있어서,
    상기 제 1 배선 세트는 상기 제 1 전기 전도성 경로의 일부를 형성하고,
    상기 제 2 배선 세트는 상기 제 2 전기 전도성 경로의 일부를 형성하는
    마이크로전자 장치.
  7. 마이크로전자 장치로서,
    내부에 제 1 전기 전도성 경로를 갖는 제 1 기판과,
    상기 제 1 기판 상의 제 2 기판 - 상기 제 2 기판은 내부에 제 2 전기 전도성 경로를 가짐 - 과,
    상기 제 2 기판 위의 다이
    를 포함하고,
    상기 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로는 서로 전기적으로 연결되고 인덕터의 전류 루프의 일부를 형성하는
    마이크로전자 장치.
  8. 제 7 항에 있어서,
    상기 인덕터는 금속을 갖지 않는 것을 특징으로 하는 인덕터 코어를 갖는
    마이크로전자 장치.
  9. 제 7 항에 있어서,
    상기 제 2 기판은 기판 코어를 포함하고,
    상기 기판 코어의 두께는 400 마이크로미터 이하인
    마이크로전자 장치.
  10. 제 7 항에 있어서,
    상기 제 1 기판은 제 1 표면적을 가지며, 상기 제 1 기판은 제 1 피치를 갖는 제 1 배선 세트를 포함하고,
    상기 제 2 기판은 제 2 표면적을 가지며, 상기 제 2 기판은 상기 제 2 기판의 제 1 표면에서 제 2 피치를 갖는 제 2 배선 세트 및 상기 제 2 기판의 제 2 표면에서 제 3 피치를 갖는 제 3 배선 세트를 포함하고,
    상기 제 2 기판은 상기 제 2 배선 세트를 사용해서 상기 제 1 기판에 결합되고,
    상기 제 1 피치는 상기 제 2 피치보다 크고,
    상기 제 2 피치는 상기 제 3 피치보다 크고,
    상기 제 1 표면적은 상기 제 2 표면적보다 큰
    마이크로전자 장치.
  11. 제 10 항에 있어서,
    상기 제 1 배선 세트는 상기 제 1 전기 전도성 경로의 일부를 형성하고,
    상기 제 2 배선 세트는 상기 제 2 전기 전도성 경로의 일부를 형성하는
    마이크로전자 장치.
  12. 마이크로전자 장치의 제조 방법으로서,
    내부에 제 1 전기 전도성 경로를 갖는 제 1 기판을 제공하는 단계와,
    내부에 제 2 전기 전도성 경로를 갖는 제 2 기판을 제공하는 단계와,
    상기 제 1 전기 전도성 경로 및 상기 제 2 전기 전도성 경로가 서로 전기적으로 연결되고 인덕터의 전류 루프의 일부를 형성하도록, 상기 제 1 기판 및 상기 제 2 기판을 서로 연결하는 단계를 포함하는
    마이크로전자 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 2 기판에 다이를 연결하는 단계를 더 포함하는
    마이크로전자 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 1 기판을 제공하는 단계는 내부에 제 1 복수의 비아들(vias) 및 제 1 복수의 트레이스들(traces)을 형성하는 단계를 포함하고,
    상기 제 2 기판을 제공하는 단계는 내부에 제 2 복수의 비아들 및 제 2 복수의 트레이스들을 형성하는 단계를 포함하고,
    상기 제 1 기판 및 상기 제 2 기판을 서로 연결하는 단계는, 상기 전류 루프의 일부가 상기 제 1 복수의 비아들 중 제 1 비아, 상기 제 2 복수의 비아들 중 제 1 비아, 상기 제 2 복수의 트레이스들 중 제 1 트레이스, 상기 제 2 복수의 비아들 중 제 2 비아, 상기 제 1 복수의 비아들 중 제 2 비아, 및 상기 제 1 복수의 트레이스들 중 제 1 트레이스를 포함하도록, 상기 제 1 복수의 비아들 및 제 2 복수의 비아들과 상기 제 1 복수의 트레이스들 및 제 2 복수의 트레이스들을 배열하는 단계를 포함하는
    마이크로전자 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 인덕터의 코어내의 금속을 없애는 단계를 더 포함하는
    마이크로전자 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 인덕터의 상기 코어내의 금속을 없애는 단계는 금속이 상기 코어 내에 형성되는 것을 방지하는 마스크를 상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나에 도포하는 단계를 포함하는
    마이크로전자 장치의 제조 방법.
KR1020127012099A 2009-11-12 2010-09-20 마이크로전자장치 및 그 제조 방법 KR101392164B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/590,650 2009-11-12
US12/590,650 US9999129B2 (en) 2009-11-12 2009-11-12 Microelectronic device and method of manufacturing same
PCT/US2010/049521 WO2011059569A1 (en) 2009-11-12 2010-09-20 Microelectronic device and method of manufacturing same

Publications (2)

Publication Number Publication Date
KR20130028702A KR20130028702A (ko) 2013-03-19
KR101392164B1 true KR101392164B1 (ko) 2014-05-08

Family

ID=43973532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012099A KR101392164B1 (ko) 2009-11-12 2010-09-20 마이크로전자장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9999129B2 (ko)
KR (1) KR101392164B1 (ko)
TW (2) TWI594392B (ko)
WO (1) WO2011059569A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9999129B2 (en) 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
US9871448B2 (en) 2012-12-31 2018-01-16 Nvidia Corporation Super N-phase switching mode power supply
US9831198B2 (en) * 2013-08-22 2017-11-28 Nvidia Corporation Inductors for integrated voltage regulators
US9306776B2 (en) 2013-09-10 2016-04-05 Nvidia Corporation Filtering high speed signals
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US10504784B2 (en) 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
US11527483B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Package including fully integrated voltage regulator circuitry within a substrate
US10475877B1 (en) 2018-08-21 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-terminal inductor for integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US20030218235A1 (en) 2002-05-21 2003-11-27 Intel Corporation Surface mount solder method and apparatus for decoupling capacitance and process of making
US20050045986A1 (en) 2003-08-28 2005-03-03 Gct Semiconductor, Inc. Integrated circuit package having an inductance loop formed from a multi-loop configuration

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5784269A (en) 1997-02-21 1998-07-21 Lucent Technologies, Inc. Three phase high power factor converter using phase selection circuit
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6870456B2 (en) 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6856228B2 (en) 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6891461B2 (en) 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
US6452247B1 (en) 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
US6362986B1 (en) 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US6880232B2 (en) 2001-09-26 2005-04-19 Intel Corporation Method of making an electrical inductor using a sacrificial electrode
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US6541948B1 (en) * 2001-12-04 2003-04-01 National Semiconductor Corporation Voltage regulator and method using high density integrated inductors and capacitors for radio frequency suppression
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP2004343976A (ja) 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7195981B2 (en) 2004-08-23 2007-03-27 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7315463B2 (en) 2004-09-30 2008-01-01 Intel Corporation Apparatus and method for multi-phase transformers
US7436277B2 (en) 2005-06-01 2008-10-14 Intel Corporation Power transformer
US7566650B2 (en) * 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US7924131B2 (en) * 2006-05-19 2011-04-12 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
US7636242B2 (en) 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US8270137B2 (en) * 2007-10-15 2012-09-18 International Rectifier Corporation Interposer for an integrated DC-DC converter
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7750459B2 (en) 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8272741B2 (en) * 2009-01-07 2012-09-25 Abbas M Husain Cataract detection eye chart
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US9999129B2 (en) 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US9406738B2 (en) * 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US20030218235A1 (en) 2002-05-21 2003-11-27 Intel Corporation Surface mount solder method and apparatus for decoupling capacitance and process of making
US20050045986A1 (en) 2003-08-28 2005-03-03 Gct Semiconductor, Inc. Integrated circuit package having an inductance loop formed from a multi-loop configuration

Also Published As

Publication number Publication date
US20110108947A1 (en) 2011-05-12
US9999129B2 (en) 2018-06-12
TWI518865B (zh) 2016-01-21
TW201133765A (en) 2011-10-01
CN102725845A (zh) 2012-10-10
TWI594392B (zh) 2017-08-01
KR20130028702A (ko) 2013-03-19
TW201620112A (zh) 2016-06-01
WO2011059569A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
KR101392164B1 (ko) 마이크로전자장치 및 그 제조 방법
JP6561745B2 (ja) インダクタ部品、パッケージ部品およびスィッチングレギュレータ
US9478343B2 (en) Printed wiring board
KR101420543B1 (ko) 다층기판
JP5756958B2 (ja) 多層回路基板
US9928952B2 (en) Coil-embedded integrated circuit substrate and method of manufacturing the same
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
US9839132B2 (en) Component-embedded substrate
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
CN108293304B (zh) 电路基板以及制造电路基板的方法
KR101781446B1 (ko) Ｅｍｉ 보호 기능을 갖는 전자 모듈
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
US7456459B2 (en) Design of low inductance embedded capacitor layer connections
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
US10276482B2 (en) Method for reinforcing conductor tracks of a circuit board
CN114093592A (zh) 表面安装型无源部件
CN102725845B (zh) 微电子体器件及制造其的方法
CN220189403U (zh) 嵌入式电感封装结构
US11350520B2 (en) Component carrier and method of manufacturing the same
WO2003100852A1 (fr) Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil
CN100505978C (zh) 电路板
KR101926729B1 (ko) 인쇄회로기판
JP2013118298A (ja) 部品内蔵配線基板、及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6