CN220189403U - 嵌入式电感封装结构 - Google Patents
嵌入式电感封装结构 Download PDFInfo
- Publication number
- CN220189403U CN220189403U CN202320306155.2U CN202320306155U CN220189403U CN 220189403 U CN220189403 U CN 220189403U CN 202320306155 U CN202320306155 U CN 202320306155U CN 220189403 U CN220189403 U CN 220189403U
- Authority
- CN
- China
- Prior art keywords
- layer
- packaging structure
- inductance element
- material layer
- embedded inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001939 inductive effect Effects 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 4
- 239000011246 composite particle Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 135
- 239000002245 particle Substances 0.000 description 25
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 5
- 239000006249 magnetic particle Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型提供了一种嵌入式电感封装结构,包括:核心衬底,包括中间层和分别位于中间层上方和下方的第一金属层和第二金属层,第一金属层形成为第一电感元件;第一导磁材料层,包覆第一电感元件并且第一导磁材料层的上表面高于第一电感元件。本实用新型的目的在于提供一种电感封装结构,以至少实现减小电感封装结构的体积。
Description
技术领域
本实用新型涉及一种嵌入式电感封装结构。
背景技术
图2示出了现有的薄膜型电感(Film Inductor)10的俯视图,图1示出了沿图2的X-X线截取的截面图,图3示出了现有的芯片型电感(Chip Inductor)20,图4和图5分别示出了集成有薄膜型电感10和芯片型电感20的封装件,以铜线为导线的衬底嵌入式电感器。通过外力进行信号连接需要许多工艺步骤,例如基板空腔布线、磁性材料布线、树脂填充、激光钻孔和镀铜等。芯片型电感20的厚度过大,无法内埋形成薄型化的印刷电路板(PCB)或IC载板,薄膜型电感10的尺寸过大,并且无法直接上下导通以缩短连接线路长度,这是因为通孔31和通孔32需错开以避免钻孔时将导线34钻穿。因此,现有的芯片型电感20厚度过大,不能满足目前各应用日益缩小的需求,而薄膜型电感10的电路路径较长,电感特性【等效串联电阻(ESR)、电感值等】受限。
另外,现有的电感是将导线(例如导线34)进行缠绕再包覆磁性材料(例如磁性材料36)制成,由于导线在缠绕后的间距可能不平均,导致在钻孔时对位错位(磁性材料不透明无法辨识导线位置),且以激光钻孔时磁性材料会熔融。前述状况不利于加工钻孔与对位等制程工艺,造成良率损失。另外导线的体积较大与间距较大,将增加整体厚度,尤其在感值需求较高时,影响更加明显。
实用新型内容
针对相关技术中存在的问题,本实用新型的目的在于提供一种电感封装结构,以至少实现减小电感封装结构的体积。
为实现上述目的,本实用新型提供了一种嵌入式电感封装结构,包括:核心衬底,包括中间层和分别位于中间层上方和下方的第一金属层和第二金属层,第一金属层形成为第一电感元件;第一导磁材料层,包覆第一电感元件并且第一导磁材料层的上表面高于第一电感元件。
在一些实施例中,嵌入式电感封装结构还包括:第一介电层,覆盖第一导磁材料层;第一通孔,穿过第一介电层和第一导磁材料层并且连接第一电感元件。
在一些实施例中,嵌入式电感封装结构还包括:第一介电层,覆盖第一导磁材料层;绝缘层,位于第一电感元件和第一介电层之间;第一通孔,穿过绝缘层和第一介电层并且连接第一电感元件。
在一些实施例中,绝缘层和第一电感元件具有相同的图案。
在一些实施例中,第一电感元件包括多段相互隔开且相互平行的导电线段。
在一些实施例中,相邻的导电线段之间的间距相同。
在一些实施例中,第一导磁材料层填充相邻的导电线段之间的间隙。
在一些实施例中,第一导磁材料层接触导电线段的侧壁。
在一些实施例中,第一电感元件包括弯折延伸的导电线路。
在一些实施例中,第二金属层形成为第二电感元件。
在一些实施例中,第一电感元件和第二电感元件对称。
在一些实施例中,嵌入式电感封装结构还包括:导通孔,穿过中间层并且连接第一电感元件和第二电感元件。
在一些实施例中,嵌入式电感封装结构还包括:第二导磁材料层,包覆第二电感元件并且第二导磁材料层的下表面低于第二电感元件。
在一些实施例中,嵌入式电感封装结构还包括:第二介电层,位于第二导磁材料层下方;第二通孔,穿过第二介电层和第二导磁材料层并且连接第二电感元件。
在一些实施例中,嵌入式电感封装结构还包括:第二介电层,位于第二导磁材料层下方;第二绝缘层,位于第二电感元件和第二介电层之间;第二通孔,穿过第二绝缘层和第二介电层并且连接第二电感元件。
在一些实施例中,第一导磁材料层包括导磁颗粒以及包覆导磁颗粒的树脂。
在一些实施例中,第一导磁材料层由球状磁性复合体颗粒或片状磁性复合材料组成。
在一些实施例中,第一导磁材料层包括:第一层,覆盖第一电感元件和中间层,第一层包括球状导磁颗粒;第二层,覆盖第一层,第二层包括片状导磁颗粒。
在一些实施例中,第一层还包括包覆球状导磁颗粒的树脂,第二层还包括包覆片状导磁颗粒的树脂。
在一些实施例中,核心衬底是覆铜箔层压板,第一金属层和第二金属层是铜层。
本实用新型的有益技术效果在于:
本申请的实施例通过将核心衬底表面处的第一金属层形成为第一电感元件,以得到薄化的电感元件,有利于减小嵌入式电感封装结构的尺寸。
附图说明
图2示出了现有的薄膜型电感(Film Inductor)的俯视图,图1示出了沿图2的X-X线截取的截面图,图3示出了现有的芯片型电感(Chip Inductor),图4和图5分别示出了集成有薄膜型电感和芯片型电感的封装件。
图6示出了提供核心衬底。
图7示出了形成第一电感元件和第二电感元件。
图8示出了形成第一导磁材料层和第二导磁材料层。
图9示出导磁颗粒是片状导磁颗粒的实施例。
图10示出了第一导磁材料层与图8、图9不同的实施例。
图11至图14示出了图10中A区域的不同实施例的俯视图。
图15和图16示出了形成第一开孔和第二开孔,图15对应于图8所示的实施例,图16对应于图9所示的实施例。
图17和图18示出了形成第一通孔和第二通孔,图17对应于图8所示的实施例,图18对应于图9所示的实施例。
图19和图20示出了形成第三介电层和第一焊盘、第四介电层和第二焊盘,图19对应于图8所示的实施例,图20对应于图9所示的实施例。
图21至图23分别示出了不同于图7、图8、图15的实施例,其中,绝缘层形成在第一电感元件上。
具体实施方式
为更好的理解本申请实施例的精神,以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等不意欲描述对应组件。
图6至图20示出了根据本申请实施例的嵌入式电感封装结构2000的形成过程。
参见图6,提供核心衬底60,包括中间层62和分别位于中间层62上方和下方的第一金属层64和第二金属层66。在一些实施例中,核心衬底60是覆铜箔层压板(CCL),第一金属层64和第二金属层66是铜箔。
参见图7,图案化(例如通过蚀刻工艺)第一金属层64和第二金属层66,以形成第一电感元件70和第二电感元件72。
参见图8,通过层压工艺使第一导磁材料层80和第二导磁材料层82分别包覆第一电感元件70和第二电感元件72,并接着形成分别覆盖第一导磁材料层80和第二导磁材料层82的第一介电层84和第二介电层86。在一些实施例中,第一导磁材料层80和第二导磁材料层82是介电黏着层并且均包括导磁颗粒以及包覆导磁颗粒的可固化树脂【例如环氧树脂、味之素堆积膜(ABF)等】。在一些实施例中,磁性颗粒外面包覆均匀的树脂以避免后续与第一通孔171和第二通孔172接触导致电气特性损耗或被后续电镀的化学药液腐蚀。在图8所示的实施例中,导磁颗粒是球状导磁颗粒。在一些实施例中,图8所示的实施例的第一导磁材料层80和第二导磁材料层82使用如现有技术CN114868213A、CN112103027A、CN112601351A、CN104823324A、CN103459320B、CN114350109A所公开的球状导磁颗粒和树脂的组合物。
图9示出了与图8不同的实施例,在图9所示的实施例中,导磁颗粒是片状导磁颗粒。在一些实施例中,图9所示的实施例的第一导磁材料层80和第二导磁材料层82使用如现有技术CN112103027A、CN112601351A、CN104823324A、CN111724963A、CN114350109A所公开的盘/扁平/片状导磁颗粒和树脂的组合物。
图10示出了与图8、图9不同的实施例,在图10所示的实施例中,第一导磁材料层80包括:第一层91,覆盖第一电感元件70和中间层62,第一层91包括球状导磁颗粒和包覆球状导磁颗粒的树脂;第二层92,覆盖第一层91,第二层92包括片状导磁颗粒和包覆片状导磁颗粒的树脂。在一些实施例中,第二导磁材料层82与第一导磁材料层80对称。球状导磁颗粒相较于片状导磁颗粒易于填充于高低起伏大的表面,故较容易包覆第一电感元件70、第二电感元件72,片状导磁颗粒比球状导磁颗粒的感值高。
图11至图14示出了图10中A区域的不同实施例的俯视图,第一电感元件70的线路部份110可为例如图11所示的平行、例如图12所示的循环、例如图13和图14所示的之字等自由形状,且可以根据后续所需的电感特性所需而设计线宽、线高与线距,以达到目标电气特性。
图15和图16示出了形成(例如通过激光钻孔工艺)分别暴露第一电感元件70和第二电感元件72的第一开孔151和第二开孔152。图15对应于图8所示的实施例,图16对应于图9所示的实施例。
图17和图18示出了形成(例如通过电镀工艺和图案化工艺)位于图15和图16中的第一开孔151和第二开孔152中的第一通孔171和第二通孔172。图17对应于图8所示的实施例,图18对应于图9所示的实施例。
图19和图20示出了形成位于第一介电层84和第一通孔171上的第三介电层193和第一焊盘191、位于第二介电层86和第二通孔172上的第四介电层194和第二焊盘192。图19对应于图8所示的实施例,图20对应于图9所示的实施例。在一些实施例中,第一通孔171、第二通孔172、第一焊盘191、第二焊盘192的材料是铜。在一些实施例中,第一通孔171、第二通孔172、第一焊盘191、第二焊盘192用于导出第一电感元件70和第二电感元件72的讯号。至此,完成了根据本申请的实施例的嵌入式电感封装结构2000的制作。图6至图20示出了内埋双面电感器的封装结构及其形成过程的实施例,在其他实施例中,可以是仅内埋第一电感元件70或第二电感元件72的单面电感器的封装结构。
图21至图23分别示出了不同于图7、图8、图15的实施例,其中,绝缘层210形成在第一电感元件70上,并且在压合第一介电层84的步骤中接触第一介电层84,在形成第一开孔151的步骤时,绝缘层210将第一开孔151与第一导磁材料层80隔开。图15和图16所示的步骤中使用的第一导磁材料层80和第二导磁材料层82使用例如现有技术CN114350109A所公开的磁性糊料或现有技术CN112601351A所公开的磁性体层,可直接进行激光钻孔,不会被激光熔融;如果使用的导磁材料不可直接进行激光钻孔,则可以在钻孔路径上设置绝缘层210以避免暴露导磁材料。在一些实施例中,绝缘层210的材料是聚酰亚胺(polyimide,PI)。
参见图19和图20,本实用新型的实施例提供了一种嵌入式电感封装结构2000,包括:核心衬底60,包括中间层62和分别位于中间层62上方和下方的第一金属层64和第二金属层66,第一金属层64形成为第一电感元件70;第一导磁材料层80,包覆第一电感元件70并且第一导磁材料层80的上表面高于第一电感元件70。本申请的实施例通过将核心衬底60表面处的第一金属层64形成为第一电感元件70,以得到薄化的电感元件,有利于减小嵌入式电感封装结构2000的尺寸。
在一些实施例中,嵌入式电感封装结构2000还包括:第一介电层84,覆盖第一导磁材料层80;第一通孔171,穿过第一介电层84和第一导磁材料层80并且连接第一电感元件70。
在一些实施例中,嵌入式电感封装结构2000还包括:第一介电层84,覆盖第一导磁材料层80;绝缘层210,位于第一电感元件70和第一介电层84之间;第一通孔171,穿过绝缘层210和第一介电层84并且连接第一电感元件70。
在一些实施例中,绝缘层210和第一电感元件70具有相同的图案。
参见图11,在一些实施例中,第一电感元件70包括多段相互隔开且相互平行的导电线段/线路部份110。
在一些实施例中,相邻的导电线段110之间的间距相同。
在一些实施例中,第一导磁材料层80填充相邻的导电线段110之间的间隙。
在一些实施例中,第一导磁材料层80接触导电线段110的侧壁。
参见图12至图14,在一些实施例中,第一电感元件70包括弯折延伸的导电线路/线路部份110。
在一些实施例中,第二金属层66形成为第二电感元件72。
在一些实施例中,第一电感元件70和第二电感元件72对称。
在一些实施例中,嵌入式电感封装结构2000还包括:导通孔(PTH)202,穿过中间层62并且连接第一电感元件70和第二电感元件72。在一些实施例中,导通孔202用于支撑第一电感元件70和第二电感元件72。
在一些实施例中,嵌入式电感封装结构还包括:第二导磁材料层82,包覆第二电感元件72并且第二导磁材料层82的下表面低于第二电感元件72。
在一些实施例中,嵌入式电感封装结构2000还包括:第二介电层86,位于第二导磁材料层82下方;第二通孔172,穿过第二介电层86和第二导磁材料层82并且连接第二电感元件72。
在一些实施例中,嵌入式电感封装结构2000还包括:第二介电层86,位于第二导磁材料层82下方;第二绝缘层(未示出),位于第二电感元件72和第二介电层86之间;第二通孔,穿过第二绝缘层和第二介电层86并且连接第二电感元件72。
在一些实施例中,第一导磁材料层80是例如现有技术CN104823324A公开的磁性树脂层,由绝缘体(树脂)以及其中的导磁颗粒(球状、扁平或者粉碎的粉末)组成。
在一些实施例中,第一导磁材料层80由例如现有技术CN103459320B所公开的球状磁性复合体颗粒或例如现有技术CN111724963A所公开的片状磁性复合材料组成。
参见图10,在一些实施例中,第一导磁材料层80包括:第一层91,覆盖第一电感元件70和中间层62,第一层91由例如现有技术CN103459320B所公开的球状磁性复合体颗粒组成,其中包括球状导磁颗粒;第二层92,覆盖第一层91,第二层92例如现有技术CN111724963A所公开的片状磁性复合材料组成,其中包括片状导磁颗粒。
在一些实施例中,第一层91还包括包覆球状导磁颗粒的树脂,第二层92还包括包覆片状导磁颗粒的树脂。
在一些实施例中,核心衬底60是覆铜箔层压板(CCL),第一金属层64和第二金属层66是铜层。本申请的实施例使用CCL衬底进行蚀刻以形成高垂直度的铜线路图案,解决了现有技术的导线间距不一、垂直度不佳造成线与线之间偏移的问题。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种嵌入式电感封装结构,其特征在于,包括:
核心衬底,包括中间层和分别位于所述中间层上方和下方的第一金属层和第二金属层,所述第一金属层形成为第一电感元件;
第一导磁材料层,包覆所述第一电感元件并且所述第一导磁材料层的上表面高于所述第一电感元件。
2.根据权利要求1所述的嵌入式电感封装结构,其特征在于,还包括:
第一介电层,覆盖所述第一导磁材料层;
第一通孔,穿过所述第一介电层和所述第一导磁材料层并且连接所述第一电感元件。
3.根据权利要求1所述的嵌入式电感封装结构,其特征在于,还包括:
第一介电层,覆盖所述第一导磁材料层;
绝缘层,位于所述第一电感元件和所述第一介电层之间;
第一通孔,穿过所述绝缘层和所述第一介电层并且连接所述第一电感元件。
4.根据权利要求1所述的嵌入式电感封装结构,其特征在于,所述第一电感元件包括多段相互隔开且相互平行的导电线段。
5.根据权利要求4所述的嵌入式电感封装结构,其特征在于,所述第一导磁材料层填充相邻的所述导电线段之间的间隙。
6.根据权利要求5所述的嵌入式电感封装结构,其特征在于,所述第一导磁材料层接触所述导电线段的侧壁。
7.根据权利要求1所述的嵌入式电感封装结构,其特征在于,所述第二金属层形成为第二电感元件。
8.根据权利要求7所述的嵌入式电感封装结构,其特征在于,还包括:
导通孔,穿过所述中间层并且连接所述第一电感元件和所述第二电感元件。
9.根据权利要求7所述的嵌入式电感封装结构,其特征在于,还包括:
第二导磁材料层,包覆所述第二电感元件并且所述第二导磁材料层的下表面低于所述第二电感元件;
第二介电层,位于所述第二导磁材料层下方;
第二通孔,穿过所述第二介电层和所述第二导磁材料层并且连接所述第二电感元件。
10.根据权利要求1所述的嵌入式电感封装结构,其特征在于,所述第一导磁材料层由球状磁性复合体颗粒或片状磁性复合材料组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320306155.2U CN220189403U (zh) | 2023-02-24 | 2023-02-24 | 嵌入式电感封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320306155.2U CN220189403U (zh) | 2023-02-24 | 2023-02-24 | 嵌入式电感封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220189403U true CN220189403U (zh) | 2023-12-15 |
Family
ID=89104803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320306155.2U Active CN220189403U (zh) | 2023-02-24 | 2023-02-24 | 嵌入式电感封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220189403U (zh) |
-
2023
- 2023-02-24 CN CN202320306155.2U patent/CN220189403U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10332669B2 (en) | Electromagnetic component and fabrication method thereof | |
US9510453B2 (en) | Package carrier | |
US9443921B2 (en) | Semiconductor package structure and semiconductor manufacturing process | |
US7656013B2 (en) | Multilayer wiring substrate, method of manufacturing the same, and semiconductor device | |
US9972599B2 (en) | Package structure and method of manufacturing the same | |
US11335650B2 (en) | Package substrate, electronic device package and method for manufacturing the same | |
CN105228341A (zh) | 印刷电路板、封装基板及其制造方法 | |
CN106158774B (zh) | 半导体封装结构及其制造方法 | |
KR20160140184A (ko) | 패키지 기판 및 그 제조 방법 | |
KR101392164B1 (ko) | 마이크로전자장치 및 그 제조 방법 | |
US9852970B2 (en) | Wiring substrate | |
US9462704B1 (en) | Extended landing pad substrate package structure and method | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
US10483194B2 (en) | Interposer substrate and method of fabricating the same | |
US9674970B2 (en) | Module board and manufacturing method thereof | |
EP0598497A1 (en) | Metal-core-type multi-layer lead frame | |
KR20150137824A (ko) | 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법 | |
JP5791078B2 (ja) | 配線基板 | |
CN220189403U (zh) | 嵌入式电感封装结构 | |
US10334728B2 (en) | Reduced-dimension via-land structure and method of making the same | |
CN211531424U (zh) | 具有侧壁线路的线路板 | |
CN220189639U (zh) | 半导体封装结构 | |
US11735510B2 (en) | Printed circuit board and electronic component package | |
CN112908963B (zh) | 基板结构、制备方法及电子产品 | |
KR101103767B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |