CN102725845A - 微电子体器件及制造其的方法 - Google Patents

微电子体器件及制造其的方法 Download PDF

Info

Publication number
CN102725845A
CN102725845A CN2010800512847A CN201080051284A CN102725845A CN 102725845 A CN102725845 A CN 102725845A CN 2010800512847 A CN2010800512847 A CN 2010800512847A CN 201080051284 A CN201080051284 A CN 201080051284A CN 102725845 A CN102725845 A CN 102725845A
Authority
CN
China
Prior art keywords
substrate
conductive path
inductor
path
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800512847A
Other languages
English (en)
Other versions
CN102725845B (zh
Inventor
M.K.罗伊
B.M.罗伯茨
约翰·S·古泽克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102725845A publication Critical patent/CN102725845A/zh
Application granted granted Critical
Publication of CN102725845B publication Critical patent/CN102725845B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

一种微电子器件包括其中有第一导电路径(111)的第一衬底(110)和在第一衬底上方且其中具有第二导电路径(121)的第二衬底(120)，其中，第一导电路径和第二导电路径电连接到彼此并形成电感器(130)的电流回路(131)的一部分。

Description

微电子体器件及制造其的方法
技术领域
本发明的公开实施例一般涉及微电子器件封装，并且更具体地涉及微电子器件封装中的电感回路。
背景技术
集成电路管芯和其它微电子器件一般密封在封装内，所述封装除其它功能外，使得能够在管芯与插座（socket）、母板或另一下级组件之间进行电连接。由于管芯尺寸缩小和互连密度增大，此类电连接必须被缩放（scale）以便匹配一般在管芯存在的更小间距（pitch）和一般在下级组件存在的更大间距。
微电子封装内互连缩放的一种方案是使用多个衬底来处置来自管芯凸点（bump）间距的空间变换，其中，典型的间距值对于系统板级间距可以是150微米(micron或μm)，其中，典型的间距值可以是1000 μm，即，1.0毫米(mm)。此多衬底架构要求一个或多个衬底比典型服务器衬底更薄（例如，与800 μm芯（core）相比，具有400 μm芯），以便保持在最大高度要求内和提供用于高速输入/输出(I/O)信号的解决方案。
附图说明
通过阅读结合图形中的附图所做出的以下详细描述，将更好地理解公开的实施例，其中：
图1是根据本发明的一实施例的微电子器件的截面示图；
图2是根据本发明的一实施例的流程图，其示出制造微电子器件的方法；以及
图3是根据本发明的一实施例的图1的微电子器件的电流回路的概念化平面示图。
为了图示的简明和清晰，图形的图示出构建的一般方式，并且公知特征和技术的描述和细节可被省略以避免不必要地混淆本发明的所述实施例的讨论。另外，图形的图中的要素不一定按比例绘制。例如，图中一些要素的尺寸可能相对于其它要素被夸大，以帮助改善对本发明不同实施例的理解。不同图中的相同引用标号表示相同要素，而类似引用标号可能但不一定表示类似要素。
描述中的和权利要求中的术语“第一”、“第二”、“第三”、“第四”及诸如此类（如果有）用于在类似要素之间进行区分，并且不一定用于描述特定连续或时间顺序。要理解，如此使用的术语在适当情况下可互换，因此，本文中所述的本发明的实施例例如能够在与本文中所示或以其它方式所述的那些序列不同的序列中进行操作。类似地，如果方法在本文中描述为包括一系列步骤，则如本文中陈述的此类步骤的顺序不一定是此类步骤可被执行的唯一顺序，并且所述步骤的某个步骤可能可被省略和/或本文中未描述的某些其它步骤可能可被添加到该方法。此外，术语“包括（comprise）”、“包括（include）”、“具有”及其任何变型旨在覆盖非详尽的包含，因此，包括要素的列表的工艺、方法、物品或设备不一定限于那些要素，而是可包括未明确列出的或对于此类工艺、方法、物品或设备所固有的其它要素。
描述中的和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“之下”及诸如此类（如果有）用于描述目的，并且不一定用于描述永久性相对位置。要理解的是，如此使用的术语在适当情况下可互换，因此，本文中所述的本发明的实施例例如能够在与本文中所示的或以其它方式所述的那些定向不同的其它定向中进行操作。术语“耦合”在本文中使用时定义为在电或非电方式中直接或间接地被连接。本文中描述为“相邻于”彼此的对象在对于其中使用该短语的上下文适当时可处于与彼此的物理接触中、与彼此的紧密接近中或者与彼此在相同的一般区或区域中。本文中短语“在一个实施例中”的出现不一定全部指相同实施例。
具体实施方式
在本发明的一个实施例中，一种微电子器件包括其中具有第一导电路径的第一衬底和第一衬底上方的且其中具有第二导电路径的第二衬底，其中，第一导电路径和第二导电路径电连接到彼此并形成电感器的电流回路的一部分。
上面提及的是，提议的多衬底架构要求一个或多个衬底比典型的服务器衬底更薄，以便保持在最大高度要求内和提供用于高速I/O信号的解决方案。用于在后代产品上能够实现完全集成电压调节器(FIVR)的关键组件是微电子封装内包含的电感器。目前，最佳电感器结构使用带有大的镀通孔(PTH)的厚芯衬底，但高速I/O需求要求使用带有更小PTH的更薄衬底芯。成本压力也使趋势驱向更薄衬底芯。然而，使用更薄芯的需要指示电感器中电流回路区域减少，从而导致更低的电感器性能。
封装上电感对于能够实现FIVR和将来功率输送架构是至关重要的。本发明的实施例通过形成持续通过第一和第二衬底的电感器结构而解决了电感器性能顾虑。此架构有效地增大了电流回路的区域（例如，长度），从而导致更高的电感器性能。换而言之，本发明的实施例能够实现电感器线圈与背侧金属之间增大的分隔（z高度），这是在空芯电感器中提高电感器性能的关键参数。本发明的实施例因此提出并解决了将来衬底中在功率输送要求与信号完整性要求之间的固有冲突。
现在参考图形，图1是根据本发明的一实施例的微电子器件100的截面示图。如图1所示，微电子器件100包括其中具有导电路径111的衬底110。
衬底110可包括任何适合类型的封装衬底或其它管芯载体。在一个实施例中，衬底110包括多层衬底，含有金属化和介电材料的多个交替层。金属化的每个层包括多个导体（例如，迹线），并且这些导体可包括任何适合的传导材料，例如铜。此外，每个金属层通过介电层与相邻金属层分隔，并且相邻金属层可通过微通路（microvia）或其它传导通路（via）进行电互连。介电层可包括任何适合的绝缘材料（例如，聚合物，包括热塑和热硬化树脂或环氧树脂、陶瓷等），并且金属和介电材料的交替层可建立在介电材料的芯层（或可能是金属芯）上方。
作为一示例且如图1所示，导电路径111能够包括电连接衬底110的相邻内部层的一个或多个微通路。此类微通路能够以直线被布置在另一个之上，或者它们能够被交错，使得它们只部分重叠。另一可能的微通路布置是其中微通路根本不重叠、而是通过在它们之间延展的导电迹线来连接的一种布置。作为另一示例，导电路径111能够包括贯穿衬底110的整个广度（extent）伸展的镀通孔或诸如此类。
微电子器件100还包括位于衬底110上方并且其中具有导电路径121的衬底120和位于衬底120上方的管芯160。虽然导电路径示为通入管芯160，但其它（未示出的）实施例的对应导电路径可转而在管芯下方通过而不延伸到其中。微电子器件100可还包括管芯侧电容器170和/或另外的组件180，其例如能够是电阻器、电容器、电感器、有源器件、加硬件（stiffener）或诸如此类。
在一个实施例中，衬底120具有衬底芯，所述衬底芯具有不大于400 μm的厚度。作为一示例，导电路径121能够包括延伸通过衬底120的芯125的镀通孔或诸如此类。导电路径121随后可还包括通过在芯125周围的构造或类似层126的金属迹线或诸如此类。备选的是，衬底120可完全由此类构造或类似层形成，并且可没有芯，在此情况下，衬底120可具有大约200-500 μm范围中的总厚度。
无论其细节如何，导电路径121和111电连接到彼此并形成电感器130的电流回路131的一部分。在下述图3中平面示图中示出了电流回路131的概念化图示。
为了重述本文中更早谈及或在其它方面与当前讨论相关的概念，功率的精确调节是高密度、高性能微电子器件的日益重要的功能。包括FIVR的本地电压调节器是此工作的必要组件；包括电感器的高质量集成无源器件又是运转的电压调节器的重要组件。相应地，电感器130可在管理用于微电子器件100的功率调节方面有用。除其它之外，这意味着电感器130可以是管芯160中电压调节电路的组件，或者可以连接到管芯160中的电压调节电路。
本发明的实施例的电感器结构可通过在衬底的制造期间消除位于电感器芯区域内的衬底110的区中的金属（例如，铜）而体验到增加的性能。此工艺不要求任何特殊过程，并因此不在与衬底110的正常制造工艺相关联的那些成本上增加成本。相应地，在一个实施例中，电感器130具有芯135，该芯的特征在于不含金属。换而言之，在一个实施例中，电感器130表现得像空芯电感器一样。
在一个实施例中，微电子器件100可用作在管芯与相关联印刷电路板(PCB)之间实现间距转换的方式或诸如此类。为此，在PCB（在图1中由引用标号150示出）的系统级接口可由衬底110来处置，而管芯级接口可由衬底120来处置。在此（或另一）实施例的特定表示中，衬底110具有第一表面区域，并且包括具有第一间距的互连117的集合，衬底120具有第二表面区域，并且包括在其第一表面具有第二间距的互连127的集合和在其第二表面具有第三间距的互连128的集合。应注意的是，衬底120使用互连127耦合到衬底110，第一间距大于第二间距，第二间距又大于第三间距，以及第一表面区域大于第二表面区域。在此实施例中，互连117形成导电路径111的部分，并且互连127和128形成导电路径121的部分。
图2是根据本发明的一实施例的流程图，其示出制造微电子器件的方法200。作为一示例，方法200可促使形成类似于最先在图1中所示的微电子器件100的微电子器件。
方法200的步骤210是提供其中具有第一导电路径的第一衬底。作为一示例，第一衬底和第一导电路径能够分别类似于均在图1中示出的衬底110和导电路径111。在一个实施例中，方法210包括形成第一多个通路和其中的第一多个迹线。作为一示例，这些通路和迹线能够包括与图1中示出的那些组件类似的组件。
方法200的步骤220是提供其中具有第二导电路径的第二衬底。作为一示例，第二衬底和第二导电路径能够分别类似于均在图1中示出的衬底120和导电路径121。在一个实施例中，步骤220包括形成第二多个通路和其中的第二多个迹线。作为一示例，这些通路和迹线能够包括与图1中示出的那些组件类似的组件。
方法200的步骤230是将管芯连接到第二衬底。作为一示例，管芯能够类似于在图1中示出的管芯160。
方法200的步骤240是将第一衬底和第二衬底连接到彼此，使得第一导电路径和第二导电路径电连接到彼此并形成电感器的电流回路的一部分。作为一示例，电感器和电流回路能够分别类似于均在图1中示出的电感器130和电流回路131。在一个实施例中，步骤240包括布置第一和第二多个通路和第一和第二多个迹线，使得电流回路的该部分包括第一多个通路的第一通路、第二多个通路的第一通路、第二多个迹线的第一迹线、第二多个通路的第二通路、第一多个通路的第二通路及第一多个迹线的第一迹线。
在一个实施例中，方法200的步骤210、步骤220和/或另一步骤包括在电感器的芯中消除金属。作为一示例，这能够包括将防止金属在电感器芯中形成的掩膜应用到第一衬底和第二衬底的至少之一。
图3是根据本发明的一实施例的微电子器件100的电流回路131的平面示图。从其外观将容易明白，图3是高度概念化的图形，在本文中被包括以更多地用于其广义的结构概观而不是用于其细节的图示。如所示的，图3与图1有关，因为图1是沿图3中的线1-1所取的截面。
在图3中可看到的是如图1中介绍的导电路径121的顶部。在该顶部下方，且因此在图3中看不到的将是导电路径111以及导电路径121的平衡（balance）连同电流回路131的其它部分。图3中由导电路径121、迹线322和特征323表示的电流回路131的部分大致对应于在图1中可看到的电流回路131的部分。电流回路131以另外的导电特征继续，这些特征对应于上面提及的那些特征并且共同环绕充当电感器130的芯的空间。
虽然本发明已参照特定实施例描述，但本领域技术人员将理解的是，在不脱离本发明的精神或范围的情况下，可进行各种更改。相应地，本发明的实施例的公开旨在说明本发明的范围而并非旨在限制。本发明的范围意在将仅限于随附权利要求所要求的广度。例如，对于本领域技术人员，将容易明白的是，本文中讨论的微电子器件和相关结构及方法可在多种实施例中实现，并且这些实施例的某个实施例的以上讨论不一定表示所有可能实施例的完全描述。
另外，已相对于特定实施例描述了益处、其它优点及对问题的解决方案。然而，这些益处、优点、对问题的解决方案及可促使任何益处、优点、或解决方案发生或变得更明显的任何要素不可视为任何或所有权利要求的关键的、要求的或必要的特征或要素。
另外，如果本文公开的实施例和/或限制：(1)未在权利要求中被明确要求权利；以及(2)在等同原则下是或可能是权利要求中明确要素和/或限制的等同，则这些实施例和限制在奉献（dedication）的原则下不奉献于公众。

Claims (16)

1. 一种微电子器件，包括：
第一衬底，其中具有第一导电路径；以及
第二衬底，在所述第一衬底上方，所述第二衬底其中具有第二导电路径，
其中：
所述第一导电路径和所述第二导电路径电连接到彼此并形成电感器的电流回路的一部分。
2. 如权利要求1所述的微电子器件，其中：
所述电感器具有电感器芯，所述电感器芯的特征在于不含金属。
3. 如权利要求1所述的微电子器件，还包括：
包含电压调节电路的管芯，其中所述电感器连接到所述电压调节电路。
4. 如权利要求1所述的微电子器件，其中：
所述第二衬底包括衬底芯；以及
所述衬底芯的厚度不大于400微米。
5. 如权利要求1所述的微电子器件，其中：
所述第一衬底具有第一表面区域，并包括具有第一间距的互连的第一集合；以及
所述第二衬底具有第二表面区域，并包括在其第一表面具有第二间距的互连的第二集合和在其第二表面具有第三间距的互连的第三集合，
其中：
所述第二衬底使用互连的所述第二集合耦合到所述第一衬底；
所述第一间距大于所述第二间距；
所述第二间距大于所述第三间距；以及
所述第一表面区域大于所述第二表面区域。
6. 如权利要求5所述的微电子器件，其中：
互连的所述第一集合形成所述第一导电路径的部分；以及
互连的所述第二集合形成所述第二导电路径的部分。
7. 一种微电子器件，包括：
第一衬底，其中具有第一导电路径；
第二衬底，在所述第一衬底上方，所述第二衬底其中具有第二导电路径；以及
管芯，在所述第二衬底上方，
其中：
所述第一导电路径和所述第二导电路径电连接到彼此并形成电感器的电流回路的一部分。
8. 如权利要求7所述的微电子器件，其中：
所述电感器具有电感器芯，所述电感器芯的特征在于不含金属。
9. 如权利要求7所述的微电子器件，其中：
所述第二衬底包括衬底芯；以及
所述衬底芯的厚度不大于400微米。
10. 如权利要求7所述的微电子器件，其中：
所述第一衬底具有第一表面区域，并包括具有第一间距的互连的第一集合；以及
所述第二衬底具有第二表面区域，并包括在其第一表面具有第二间距的互连的第二集合和在其第二表面具有第三间距的互连的第三集合，
其中：
所述第二衬底使用互连的所述第二集合耦合到所述第一衬底；
所述第一间距大于所述第二间距；
所述第二间距大于所述第三间距；以及
所述第一表面区域大于所述第二表面区域。
11. 如权利要求10所述的微电子器件，其中：
互连的所述第一集合形成所述第一导电路径的部分；以及
互连的所述第二集合形成所述第二导电路径的部分。
12. 一种制造微电子器件的方法，所述方法包括：
提供其中具有第一导电路径的第一衬底；
提供其中具有第二导电路径的第二衬底；以及
将所述第一衬底和所述第二衬底连接到彼此，使得所述第一导电路径和所述第二导电路径电连接到彼此并形成电感器的电流回路的一部分。
13. 如权利要求12所述的方法，还包括：
将管芯连接到所述第二衬底。
14. 如权利要求13所述的方法，其中：
提供所述第一衬底包括形成第一多个通路和其中的第一多个迹线；
提供所述第二衬底包括形成第二多个通路和其中的第二多个迹线；以及
将所述第一衬底和所述第二衬底物理连接到彼此包括布置所述第一和第二多个通路和所述第一和第二多个迹线，使得所述电流回路的所述部分包括所述第一多个通路的第一通路、所述第二多个通路的第一通路、所述第二多个迹线的第一迹线、所述第二多个通路的第二通路、所述第一多个通路的第二通路以及所述第一多个迹线的第一迹线。
15. 如权利要求13所述的方法，还包括：
消除所述电感器的芯中的金属。
16. 如权利要求15所述的方法，其中：
消除所述电感器的芯中的金属包括将防止金属在所述芯中形成的掩膜应用到所述第一衬底和所述第二衬底的至少之一。
CN201080051284.7A 2009-11-12 2010-09-20 微电子体器件及制造其的方法 Expired - Fee Related CN102725845B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/590650 2009-11-12
US12/590,650 US9999129B2 (en) 2009-11-12 2009-11-12 Microelectronic device and method of manufacturing same
US12/590,650 2009-11-12
PCT/US2010/049521 WO2011059569A1 (en) 2009-11-12 2010-09-20 Microelectronic device and method of manufacturing same

Publications (2)

Publication Number Publication Date
CN102725845A true CN102725845A (zh) 2012-10-10
CN102725845B CN102725845B (zh) 2016-11-30

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179383A1 (en) * 2003-03-14 2004-09-16 Masaharu Edo Micro power converter with multiple outputs
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
US20070194427A1 (en) * 2006-02-23 2007-08-23 Choi Yun-Seok Semiconductor package including transformer or antenna
US20070268105A1 (en) * 2006-05-19 2007-11-22 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040179383A1 (en) * 2003-03-14 2004-09-16 Masaharu Edo Micro power converter with multiple outputs
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
US20070194427A1 (en) * 2006-02-23 2007-08-23 Choi Yun-Seok Semiconductor package including transformer or antenna
US20070268105A1 (en) * 2006-05-19 2007-11-22 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation

Also Published As

Publication number Publication date
TWI594392B (zh) 2017-08-01
WO2011059569A1 (en) 2011-05-19
KR20130028702A (ko) 2013-03-19
TWI518865B (zh) 2016-01-21
TW201133765A (en) 2011-10-01
US9999129B2 (en) 2018-06-12
KR101392164B1 (ko) 2014-05-08
TW201620112A (zh) 2016-06-01
US20110108947A1 (en) 2011-05-12

Similar Documents

Publication Publication Date Title
US11791256B2 (en) Package substrate and method of fabricating the same
CN103811955B (zh) 存储卡转接器
KR101392164B1 (ko) 마이크로전자장치 및 그 제조 방법
TWI236098B (en) Metal core substrate packaging
CN101455129B (zh) 屏蔽式过孔
US10595414B2 (en) Component carrier and manufacturing method
EP1761119A1 (en) Ceramic capacitor
CN203015273U (zh) 印制电路板
US20190141836A1 (en) Component Carrier With Two Component Carrier Portions and a Component Being Embedded in a Blind Opening of One of the Component Carrier Portions
CN111316434A (zh) 具有差分同轴通孔的电子衬底
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
US20100097770A1 (en) Printed circuit board and manufacturing method thereof
US10410963B1 (en) Deformed layer for short electric connection between structures of electric device
US20120206890A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN102573338A (zh) 多层布线基板的制造方法
CN101472403B (zh) 印刷线路板及其制作方法
CN108900216B (zh) 一种无线传输模组及制造方法
CN103052281A (zh) 嵌入式多层电路板及其制作方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
CN102725845B (zh) 微电子体器件及制造其的方法
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
CN208538860U (zh) 一种埋入式光感模组
CN215912283U (zh) 埋入式电子元件以及电压调节模块
CN113270327B (zh) 主被动器件垂直叠层嵌埋封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161130

Termination date: 20210920