KR102033317B1 - 다층 기판 - Google Patents

다층 기판 Download PDF

Info

Publication number
KR102033317B1
KR102033317B1 KR1020177006414A KR20177006414A KR102033317B1 KR 102033317 B1 KR102033317 B1 KR 102033317B1 KR 1020177006414 A KR1020177006414 A KR 1020177006414A KR 20177006414 A KR20177006414 A KR 20177006414A KR 102033317 B1 KR102033317 B1 KR 102033317B1
Authority
KR
South Korea
Prior art keywords
conductor
conductors
branch
communication
ceramic layer
Prior art date
Application number
KR1020177006414A
Other languages
English (en)
Other versions
KR20170039745A (ko
Inventor
타케시 코구레
아츠시 오노
히로유키 나가모리
타카노리 우에지마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170039745A publication Critical patent/KR20170039745A/ko
Application granted granted Critical
Publication of KR102033317B1 publication Critical patent/KR102033317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

다층 기판(10)은, 전자부품(2)과 접속되는 부품 실장 전극(121)과, 외부구조와 접속되는 외부 실장 전극(124)과, 부품 실장 전극(121)과 외부 실장 전극(124) 사이에 연결되며, 적층 방향으로 관통 도체(141,1421,1422,143)를 겹친 방열부(16)를 구비하고, 방열부(16)는 세라믹스층마다 1개의 관통 도체가 연결되는 연통부(161,162)와, 세라믹스층마다 복수의 관통 도체가 연통부(161,162)에 연결되는 분기부(163)를 구비하고, 연통부(161,162)의 관통 도체와 분기부(163)의 관통 도체가 인접하는 위치에서는 각각의 관통 도체의 적층 방향으로부터 본 중심의 위치가 떨어져 있다.

Description

다층 기판{MULTILAYER SUBSTRATE}
본 발명은 복수의 세라믹스층이 적층되고, 각 세라믹스층을 관통하는 관통 도체에 의해 방열부가 설치된 다층 기판에 관한 것이다.
다층 기판은 복수의 세라믹스층을 적층한 적층체와, 적층체의 표면 또는 내부에 배치되는 전자부품과, 각 세라믹스층에 설치된 평면 도체와, 각 세라믹스층을 관통하는 관통 도체를 구비해서 구성되는 일이 있다(예를 들면 특허문헌 1 및 2 참조).
상기 다층 기판의 제조시에는 관통 도체와 세라믹스층에서 수축량에 차가 발생하므로 기판 표면의 평탄성이 저하되는 일이 있다. 그래서, 특허문헌 1에는 전자부품의 실장 전극에 접하는 관통 도체를 소경인 것으로 설정하고, 이에 따라 전자부품의 실장 전극의 평탄성을 향상시키는 기술사항이 개시되어 있다.
또한, 특허문헌 2에는 다층 기판에 있어서 동작 주파수가 고속인 전자부품을 사용할 때의 신호전송로의 전송특성을 향상시키기 위해서, 전자부품의 실장 전극에 도통하는 관통 도체를 복수열로 분기시키는 기술사항이 개시되어 있다.
일본 특허공개 2006-41242호 공보 일본 특허공개 2002-267781호 공보
그런데, 다층 기판에 있어서는 전자부품으로부터의 방열성을 높이기 위해서 전자부품에 접하는 위치로부터 적층 방향으로 복수의 관통 도체를 연속적으로 배치하는 일이 있다. 이 경우에도, 역시 다층 기판의 표면의 평탄성이 저하되어 버리므로 그 개선이 요구되고 있다.
특허문헌 1의 구성은 방열성의 관점으로부터 보면, 전자부품의 실장 전극에 접하는 관통 도체가 통상보다 소경으로 구성되어 있으므로, 상기 관통 도체에서 열류량이 제한되어 버리므로 높은 방열성을 기대할 수 없다. 또한, 평탄성의 관점으로부터 봐도 관통 도체의 면내중심의 위치에서는 기판의 전체 길이(두께)에 걸쳐 복수의 관통 도체가 겹쳐져 있으므로 돌출량이 과대해질 우려가 강하여 충분한 평탄성을 기대할 수도 없다.
또한, 특허문헌 2의 구성은 방열성의 관점으로부터 보면, 분기 부분과 합류 부분 사이에 관통 도체 사이를 잇는 평면 도체가 개재되어 있고, 평면 도체에서 열류량이 크게 제한되어 버리므로, 역시, 높은 방열성을 기대할 수 없다.
그래서, 본 발명의 목적은 높은 방열성과 평탄성을 양립시킬 수 있는 다층 기판을 제공하는 것에 있다.
본 발명은 적층 방향으로 적층한 복수의 세라믹스층과 상기 세라믹스층의 표면에 설치되어 있는 복수의 평면 도체와 상기 세라믹스층을 관통하는 복수의 관통 도체를 구비하는 다층 기판으로서, 전자부품과 접속되는 부품 접속부와, 외부구조와 접속되는 외부 접속부와, 상기 적층 방향에 있어서 복수의 상기 관통 도체끼리를 일부에서 겹치게 해서 상기 부품 접속부와 상기 외부 접속부 사이에 전기적으로 도통하도록 연결된 방열부를 구비하고, 상기 방열부는 상기 세라믹스층마다 1개의 상기 관통 도체를 상기 부품 접속부에 연결한 제 1 연통부와, 상기 세라믹스층마다 1개의 상기 관통 도체를 상기 외부 접속부에 연결한 제 2 연통부와, 세라믹스층마다 복수의 상기 관통 도체를 상기 제 1 연통부와 상기 제 2 연통부 사이에 연결한 분기부를 구비하고, 상기 제 1 연통부 또는 상기 제 2 연통부의 상기 관통 도체와 상기 분기부의 상기 관통 도체가 상기 적층 방향으로 인접하는 위치에서는 각각의 상기 관통 도체의 상기 적층 방향으로부터 본 중심의 위치가 떨어져 있다.
이 구성에서는, 연통부와 분기부의 경계부분에 있어서 세라믹스층에 대한 수축량의 차가 가장 커지는 각 관통 도체의 중심부분이 적층 방향으로 겹치지 않고 평면 방향으로 떨어지므로, 수축량의 차가 적층 방향으로 누적되어서 과대해지는 것을 막을 수 있다. 또한, 관통 도체간에서 중심부분이 평면 방향으로 떨어지면 열류량이 작아질 우려가 있지만, 분기부에 복수의 관통 도체를 설치해서 상기 복수의 관통 도체를 제 1 연통부와 제 2 연통부 사이에 연결함으로써 방열 경로를 다중화해서 높은 방열성을 유지할 수 있다. 따라서, 높은 평탄성과 높은 방열성을 갖는 다층 기판을 실현할 수 있고, 다층 기판에 실장되는 전자부품을 외부기판에 대하여 대략 평행하게 지지하는 것이 용이해지고, 전자부품의 온도상승도 막을(억제할) 수 있다.
상기 제 1 연통부, 상기 제 2 연통부, 및 상기 분기부의 각각에 있어서 상기 적층 방향으로 인접하는 상기 관통 도체는 상기 적층 방향으로부터 본 중심의 위치가 일치하고 있는 것이 바람직하다. 이 구성에서는, 상기 제 1 연통부, 상기 제 2 연통부, 및 상기 분기부의 각각에 있어서 관통 도체간에서의 열류량이 작아지는 것을 막을(억제할) 수 있다.
상기 제 1 연통부 또는 상기 제 2 연통부의 상기 관통 도체와 상기 분기부의 상기 관통 도체가 인접하는 위치에서는 상기 적층 방향으로부터 볼 때 한쪽의 상기 관통 도체의 중심의 위치로부터 다른쪽의 상기 관통 도체의 중심의 위치가 모두 떨어지는 것이 바람직하다. 이 구성에서는, 한쪽의 관통 도체의 중심위치에 있어서의 변형이 대향하는 위치의 세라믹스층에 제조 단계에서 흡수되므로, 한쪽의 관통 도체의 중심위치에 있어서의 변형량을 대폭 억제할 수 있다.
상기 분기부는 상기 복수의 세라믹스층에 걸쳐서 설치되어 있는 것이 바람직하다. 이에 따라 제 1 연통부나 제 2 연통부의 적층 방향의 길이를 억제할 수 있고, 제 1 연통부나 제 2 연통부 주변의 변형량을 저감할 수 있다. 다층 기판의 표면 부근의 세라믹스층이 기판의 평탄성에 미치는 영향은 특히 크므로, 제 1 연통부나 제 2 연통부의 주변에 있어서의 변형량을 저감함으로써 기판의 평탄성을 효과적으로 개선할 수 있다. 또한, 분기부의 주변에서의 변형은 적층체의 표면 부근의 세라믹스층에 제조 단계에서 흡수되기 쉬워 다층 기판의 평탄성을 크게 손상시키는 일이 없다.
상기 제 1 연통부가 설치되어 있는 상기 세라믹스층의 층수는 상기 제 2 연통부가 설치되어 있는 상기 세라믹스층의 층수보다 적은 것이 바람직하다. 이에 따라, 높은 평탄성이 요구되는 전자부품의 접속면에서 높은 평탄성을 실현할 수 있다.
상기 방열부는 상기 제 1 연통부를 통해 상기 부품 접속부에 연결된 제 1 상기 분기부와, 상기 제 2 연통부를 통해 상기 외부 접속부에 연결된 제 2 상기 분기부와, 세라믹스층마다 1개의 관통 도체가 상기 제 1 분기부와 상기 제 2 분기부 사이에 연결된 제 3 연통부를 구비하는 것이 바람직하다. 이에 따라, 제 1 분기부와 제 2 분기부의 적층 방향의 길이를 억제할 수 있고, 제 1 분기부와 제 2 분기부의 주변에서의 변형량을 저감할 수 있다. 또한, 제 1 분기부에 의해 부품 접속부의 평탄성을 조정하고, 제 2 분기부에 의해 외부 접속부의 평탄성을 조정할 수 있다.
상기 세라믹스층은 상기 관통 도체가 빈틈없이 배치된 밀부(密部)와, 상기 관통 도체가 드문드문 배치된 소부(疏部)를 갖고, 상기 밀부의 관통 도체를 연결한 제 1 상기 방열부와, 상기 소부의 관통 도체를 연결한 제 2 상기 방열부를 갖고, 상기 제 1 연통부는 상기 제 2 방열부보다 상기 제 1 방열부에서 보다 짧은 것이 바람직하다. 이 구성에 있어서는, 밀부의 표면은 소부의 표면보다 돌출되기 쉬운 경향을 갖게 된다. 그래서, 밀부와 소부의 각각에 설치하는 방열부에 있어서 제 1 연통부나 분기부의 길이를 조정함으로써, 구체적으로는, 밀부에 있어서 소부보다 제 1 연통부를 보다 짧게 함으로써, 밀부와 소부에서 표면의 돌출량을 균일화할 수 있다. 이에 따라, 밀부와 소부에 걸쳐 전자부품이 실장되는 경우에도, 전자부품에 기울기가 발생하는 것을 막을(억제할) 수 있다.
상기 세라믹스층은 상기 관통 도체가 빈틈없이 배치된 밀부와, 상기 관통 도체가 드문드문 배치된 소부를 갖고, 상기 분기부는 상기 적층 방향으로부터 볼 때 상기 밀부측에 배치된 제 1 관통 도체와, 상기 소부측에 배치된 제 2 관통 도체를 갖고, 상기 제 1 관통 도체의 상기 적층 방향으로부터 본 단면적은 상기 제 2 관통 도체의 상기 적층 방향으로부터 본 단면적보다 작은 것이 바람직하다. 이 구성에서는, 분기부에 있어서 밀부측에 설치되는 관통 도체와, 소부측에 설치되는 관통 도체의 단면적을 조정함으로써, 구체적으로는, 밀부측의 관통 도체에 있어서 소부측의 관통 도체보다 단면적을 작게 함으로써 밀부와 소부에서 표면의 돌출량을 균일화할 수 있다. 이에 따라, 밀부와 소부에 걸쳐서 전자부품이 실장되는 경우에도 전자부품에 기울기가 발생하는 것을 막을(억제할) 수 있다.
상기 분기부는 상기 복수의 관통 도체가 대칭으로 설치되어 있어도 좋다. 이 경우에는, 분기부에 대향하는 위치에 부품 접속 도체가 설치되어 있으면 부품 접속 도체를 보다 평탄하게 할 수 있다.
(발명의 효과)
본 발명에 의하면, 방열부에 의해, 다층 기판에 실장되는 전자부품을 높은 방열성으로 방열시킬 수 있는 데다가, 방열부를 설치하고 있어도 기판의 높은 평탄성을 얻을 수 있다. 따라서, 다층 기판에 실장되는 전자부품에 기울기가 발생하는 것을 막을(억제할) 수 있다.
도 1은 제 1 실시형태에 따른 다층 기판을 구비하는 기판 모듈의 측면 단면도이다.
도 2는 제 1 실시형태에 따른 다층 기판의 평면도이다.
도 3은 다층 기판의 표면형상에 대해서 설명하는 도면이다.
도 4는 제 2 실시형태에 따른 다층 기판을 구비하는 기판 모듈의 측면 단면도이다.
도 5는 제 3 실시형태에 따른 다층 기판을 구비하는 기판 모듈의 측면 단면도이다.
도 6은 제 4 실시형태에 따른 다층 기판을 구비하는 기판 모듈의 측면 단면도이다.
도 7은 제 5 실시형태에 따른 다층 기판을 구비하는 기판 모듈의 측면 단면도이다.
도 8은 제 5 실시형태에 따른 다층 기판의 제조과정에서의 상태를 예시하는 도면이다.
도 9는 제 6 실시형태에 따른 다층 기판의 측면 단면도이다.
도 10은 제 7 실시형태에 따른 다층 기판의 측면 단면도이다.
이하, 본 발명의 실시형태에 대해서 도 1∼7을 참조해서 설명한다. 각 도면에서는 도전성을 갖는 부재를 실직선에 의한 해칭으로 나타내고, 절연성을 갖는 부재를 비실직선에 의한 해칭으로 나타낸다.
≪제 1 실시형태≫
이하, 본 발명의 제 1 실시형태에 따른 다층 기판을 설명한다. 도 1은 제 1 실시형태에 따른 다층 기판(10)을 구비하는 기판 모듈(1)의 측면 단면도이다.
기판 모듈(1)은 다층 기판(10)과, 전자부품(2)과, 땜납 필렛(3)을 구비하고 있다. 여기에서는, 전자부품(2)은 콘덴서나 코일, 저항칩 등의 수동부품이며, 땜납 필렛(3)을 통해 다층 기판(10)의 표면에 땜납 실장되어 있다. 또, 전자부품(2)으로서는, 수동부품 외에, BGA(Ball Grid Allay)나 SOP(Small Out line PACKAGE)형 등의 능동부품(IC칩 등)을 채용할 수도 있다. 또한, 전자부품(2)은 다층 기판(10)의 내부에 설치되는 내장 부품이어도 좋고, 밀봉수지로 다층 기판에 밀봉되는 구성이어도 좋다. 전자부품(2)의 예로서는 파워앰프(PA)나, 탄성파 필터 등이 있다.
다층 기판(10)은 적층체(11)와, 부품 실장 전극(121,131)과, 외부 실장 전극(124,134)과, 내부 평면 도체(132,133)와, 관통 도체(141,1421,1422,143,151,152,153)를 구비하고 있다.
적층체(11)는 복수의 세라믹스층(111,112,113)을 구비하고, 한쪽 주면측으로부터 다른쪽 주면측에 걸쳐서 세라믹스층(111,112,113)을 이 순서대로 적층해서 구성되어 있다.
부품 실장 전극(121,131)은 세라믹스층(111)의 한쪽 주면측의 표면, 즉 적층체(11)의 한쪽 주면에 설치된 평면 도체로 이루어지고, 전자부품(2)이 땜납 필렛(3)을 통해 접합되어 있다. 관통 도체(141,151)는 복수의 세라믹스층의 일부인 한쪽 주면측에 있는 세라믹스층(111)을 관통해서 설치되어 있고, 부품 실장 전극(121,131)에 한쪽 주면측의 단부에서 도통되어 있다.
내부 평면 도체(132)는 적층체(11)의 내부에 위치하고, 세라믹스층(112)의 한쪽 주면측의 표면, 즉 세라믹스층(111)과 세라믹스층(112)의 계면에 설치된 평면 도체로 이루어지고, 세라믹스층(111)에 설치된 관통 도체(151)의 다른쪽 주면측의 단부가 도통하고 있다. 관통 도체(1421,1422,152)는 세라믹스층(112)을 관통해서 설치되어 있고, 관통 도체(1421,1422)는 관통 도체(141)에, 관통 도체(152)는 내부 평면 도체(132)에, 한쪽 주면측의 단부에서 도통하고 있다.
내부 평면 도체(133)는 적층체(11)의 내부에 위치하고, 세라믹스층(113)의 한쪽 주면측의 표면, 즉 세라믹스층(112)과 세라믹스층(113)의 계면에 설치된 평면 도체로 이루어지고, 세라믹스층(112)에 설치된 관통 도체(152)의 다른쪽 주면측의 단부가 도통하고 있다. 관통 도체(143,153)는 세라믹스층(113)을 관통해서 설치되어 있고, 관통 도체(143)는 관통 도체(1421,1422)에, 관통 도체(153)는 내부 평면 도체(133)에, 한쪽 주면측의 단부에서 도통하고 있다. 외부 실장 전극(124,134)은 세라믹스층(113)의 다른쪽 주면측의 표면, 즉 적층체(11)의 한편 주면에 설치된 평면 도체로 이루어지고, 관통 도체(143,153)의 다른쪽 주면측의 단부가 도통하고 있다.
따라서, 관통 도체(141,1421,1422,143)는 부품 실장 전극(121)과 외부 실장 전극(124) 사이에 연결되어 부품 실장 전극(121)과 외부 실장 전극(124) 사이를 전기적으로 접속하고 있다. 또한, 관통 도체(151,152,153) 및 내부 평면 도체(132,133)는 부품 실장 전극(131)과 외부 실장 전극(134)사이에 연결되어 부품 실장 전극(131)과 외부 실장 전극(134) 사이를 전기적으로 접속하고 있다.
여기에서, 관통 도체(141,1421,1422,143)는 적층 방향으로 인접하는 것끼리, 평면으로 볼 때 겹치도록 설치되어 있다. 따라서, 관통 도체(141,1421,1422,143)는 인접하는 것끼리의 사이에서 큰 열류량을 얻을 수 있고, 전자부품(2)에서 발생하는 열을 부품 실장 전극(121)으로부터 외부 실장 전극(124)으로 안내해서 외부구조로 방열하는 기능을 갖고 있다. 외부구조의 예로서는 다층 기판을 실장하는 회로기판이 있다.
이 때문에, 관통 도체(141,1421,1422,143)는 특허 청구범위에 기재된 「방열부」(16)를 구성하고, 부품 실장 전극(121)은 특허 청구범위에 기재된 「부품 접속부」에 상당하고, 외부 실장 전극(124)은 특허 청구범위에 기재된 「외부 접속부」에 상당하고 있다.
방열부(16)에 있어서 관통 도체(141)가 설치되어 있는 부분은 세라믹스층마다 1개의 관통 도체가 부품 실장 전극(121)에 연결되어 있고, 특허 청구범위에 기재된 「제 1 연통부」(161)를 구성하고 있다. 또한, 관통 도체(143)가 설치되어 있는 부분은 세라믹스층마다 1개의 관통 도체가 외부 실장 전극(124)에 연결되어 있고, 특허 청구범위에 기재된 「제 2 연통부」(162)를 구성하고 있다. 또한, 관통 도체(1421,1422)가 설치되어 있는 부분은 세라믹스층마다 복수의 관통 도체가 제 1 연통부(161)와 제 2 연통부(162) 사이에 연결되어 있고, 특허 청구범위에 기재된 「분기부」(163)를 구성하고 있다.
도 2는 다층 기판(10)의 한쪽 주면측에서 본 평면도이다. 제 1 연통부(161)와 제 2 연통부(162)를 구성하는 복수의 관통 도체(141,143)는 각각의 전체형상이 같은 원기둥형상이며, 평면방향의 배치 위치도 겹쳐져 있다. 한편, 분기부(163)를 구성하는 관통 도체(1421,1422)는 다층 기판(10)의 한쪽 주면측으로부터 볼 때, 제 1 연통부(161)와 제 2 연통부(162)를 구성하는 관통 도체(141,143)는 적층 방향으로부터 본 중심의 위치가 떨어져 있다. 중심은 적층 방향으로부터 본 관통 도체의 도심이다. 그리고, 다층 기판(10)의 한쪽 주면측으로부터 볼 때 제 1 연통부(161)와 제 2 연통부(162)를 구성하는 관통 도체(141,143)의 중심위치로부터 분기부(163)를 구성하는 관통 도체(1421,1422)의 중심위치가 모두 떨어져 있다. 여기에서는, 분기부(163)의 관통 도체(1421,1422)는 서로 같은 평면형상이며 제 1 연통부와 제 2 연통부를 구성하는 관통 도체(141,143)의 중심위치에 대하여 점대칭으로 배치되어 있고, 또한, 제 1 연통부(161)및 제 2 연통부(162)를 구성하는 관통 도체(141,143)와 일부 겹쳐서 배치되어 있다.
이와 같이 구성되어 있는 다층 기판(10)에 있어서는 제 1 연통부(161)와 분기부(163)에서 인접하는 관통 도체(141,1421 또는 141,1422)에 있어서는 적층 방향으로부터 본 중심의 위치가 떨어져 있으므로, 이들의 관통 도체(141,1421 또는 141,1422)의 접속부 단면적은 비교적 작고, 이들의 관통 도체(141,1421 또는 141,1422) 사이에 있어서는 큰 열류량을 확보하는 것이 어렵다. 그래서, 분기부(163)에서는 단일의 세라믹스층(112)에 복수의 관통 도체(1421,1422F)를 설치하고, 이들의 관통 도체(1421,1422)를 제 1 연통부(161)의 관통 도체(141)에 연결함으로써 분기부(163)와 제 1 연통부(161)의 접속부 단면적을 크게 해서 분기부(163)와 제 1 연통부(161) 사이에서 큰 열류량을 확보할 수 있게 하고 있다. 또한, 분기부(163)의 복수의 관통 도체(1421,1422)는 제 2 연통부(162)의 관통 도체(143)에도 연결되어 있고, 이에 따라, 분기부(163)와 제 2 연통부(162)의 접속부 단면적을 크게 해서 분기부(163)와 제 2 연통부(162) 사이에서도 큰 열류량을 확보할 수 있게 하고 있다. 따라서, 다층 기판(10)은 높은 방열성을 얻을 수 있고, 다층 기판(10)에 설치되는 전자부품(2)의 온도상승을 막을(억제할) 수 있다.
이러한 구성의 다층 기판(10)은 제조시에 다음과 같은 공정을 거쳐 제조된다. 우선, 세라믹스의 분체에 바인더 재료 및 용제를 혼합한 페이스트로부터 세라믹스 그린 시트를 준비한다. 다음에 세라믹스 그린 시트에 관통공 등이 형성된다. 그리고, 도전재료의 분체에 바인더 재료 및 용제를 혼합한 도전성 페이스트 세라믹스 그린 시트에 인쇄 혹은 관통공에 충전함으로써 평면 도체 및 관통 도체가 형성된다. 그 후에 복수의 세라믹스 그린 시트를 가압 적층하고, 1000℃ 전후에서 소성함으로써 세라믹스 그린 시트를 소결시킨다. 이렇게 해서, 세라믹스층(111,112,113)을 적층한 적층체(11) 및 다층 기판(10)이 형성된다.
이러한 제조 방법이기 때문에, 세라믹스 그린 시트나 도전성 페이스트를 열처리할 때에는 용제성분의 휘산이나 바인더 성분의 소실이 발생한다. 이에 따라, 각 세라믹스층(111,112,113)이나 관통 도체(141,1421,1422,143,151,152,153)에는 열처리에 따라 수축이 생긴다. 그리고, 세라믹스층(111,112,113)과 관통 도체(141,1421,1422,143,151,152,153)에서는 수축량에 차가 있으므로, 다층 기판(10)의 표면형상에는 적층 방향으로 미소한 요철이 생기게 된다.
여기에서, 본 발명의 실시예와 비교예에 있어서, 다층 기판의 방열부 주변에서 생기는 표면형상의 요철을 나타낸다. 도 3(A)는 비교예에 따른 구성의 다층 기판(10A)의 표면형상을 모식적으로 나타내는 측면 단면도이다. 도 3(B)는 실시예에 따른 구성의 다층 기판(10)의 표면형상을 모식적으로 나타내는 측면 단면도이다. 또, 도 3중에서는 표면형상의 요철을 과장해서 표현하고 있다.
비교예에 따른 다층 기판(10A)은 방열부(16A)를 구성하는 관통 도체(161A,162A,163A)가 모두 적층 방향으로 거의 겹치는 형상이며, 각각의 중심위치도 적층 방향에 거의 일치하는 구성이다. 한편, 실시예에 따른 다층 기판(10)은 방열부(16)에 제 1 연통부(161)와 제 2 연통부(162)와 분기부(163)를 구비하고, 분기부(163)에 있어서의 관통 도체의 중심위치가 제 1 연통부(161)나 제 2 연통부(162)에 있어서의 관통 도체의 중심위치로부터 떨어져 있는 구성이다.
비교예에 따른 다층 기판(10A)에서는 제조시의 수축량의 차로부터 각 세라믹스층에 있어서 각 관통 도체의 중심부분이 가장 두꺼워지고, 모든 관통 도체(161A,162A,163A)의 중심위치(도 3중에 일점쇄선으로 나타낸다.)가 적층 방향으로 겹쳐져 있기 때문에, 상기 중심위치에서는 모든 관통 도체(161A,162A,163A)의 두께 변동량이 최대값으로 누적되어 다층 기판(10A)의 표면의 돌출량이 과대하게 된다.
한편, 실시예에 따른 다층 기판(10)에서는 각 세라믹스층에 있어서 관통 도체의 중심부분이 가장 두꺼워지는 점은 같지만, 관통 도체의 중심부분이 분기부(163)와 연통부(161,162)에서 평면 방향으로 떨어져 있기 때문에, 제 1 연통부(161)나 제 2 연통부(162)에 있어서의 관통 도체의 중심위치(도 3중에 일점쇄선으로 나타낸다.)에서의 표면의 돌출량이 억제되게 된다.
이와 같이, 본 실시형태에 따른 다층 기판(10)에 있어서는 방열부(16)에 분기부(163)를 구비함으로써 방열부(16)에 대향하는 한쪽 주면 및 다른쪽 주면의 돌출량을 억제할 수 있고, 방열부(16)에 대향하는 위치에 설치되는 부품 실장 전극(121) 및 외부 실장 전극(124)의 평탄성을 높일 수 있다.
≪제 2 실시형태≫
다음에 본 발명의 제 2 실시형태에 따른 다층 기판에 관하여 설명한다. 도 4는 제 2 실시형태에 따른 다층 기판(10B)을 구비하는 기판 모듈(1B)의 측면 단면도이다.
다층 기판(10B)은 적층체(11B)와, 부품 실장 전극(121B,131B)과, 외부 실장 전극(124B,134B)과, 내부 평면 도체(13B)과, 관통 도체(14B)를 구비하고 있다.
또한, 이 다층 기판(10B)은 부품 실장 전극(121B,131B)과 외부 실장 전극(124B,134B) 사이에 연결되는 관통 도체(14B)와는 별도로, 부품 접속 도체(171B)와, 외부 접속 도체(174B)와, 방열부(16B)를 구비하고 있다. 부품 접속 도체(171B)와, 외부 접속 도체(174B)와, 방열부(16B)는 전자부품(2)의 단자 전극과는 도통하고 있지 않고, 전자부품(2)으로부터 전기적으로 독립하고 있어서 전자부품(2)으로부터의 방열의 기능만을 갖고 있다.
본 발명에 따른 다층 기판은 이렇게 구성되어 있어도 좋다.
≪제 3 실시형태≫
다음에 본 발명의 제 3 실시형태에 따른 다층 기판에 관하여 설명한다. 도 5는 제 3 실시형태에 따른 다층 기판(10C)을 구비하는 기판 모듈(1C)의 측면 단면도이다.
다층 기판(10C)은 적층체(11C)와, 부품 실장 전극(121C,131C)과, 외부 실장 전극(127C,137C)과, 내부 평면 도체(13C)와, 관통 도체(15C,141C,142C,1431C,1432C,1441C,1442C,145C,146C)를 구비하고 있다.
적층체(11C)는 세라믹스층(111C,112C,113C,114C,115C,116C)을 구비하고, 한쪽 주면측으로부터 다른쪽 주면측에 걸쳐서 세라믹스층(111C,112C,113C,114C,115C,116C)을 이 순서로 적층해서 구성되어 있다.
그리고, 본 실시형태에 있어서는 관통 도체(141C,142C,1431C,1432C,1441C,1442C,145C,146C)는 적층 방향으로 인접하는 것끼리, 평면으로 볼 때 겹쳐지도록 설치되어 있고, 특허 청구범위에 기재된 「방열부」(16C)를 구성하고 있다. 관통 도체(141C,142C)는 세라믹스층(111C,112C)에 각각 1개 설치되어 부품 실장 전극(121C)에 연결되어 있고, 특허 청구범위에 기재된 「제 1 연통부」(161C)를 구성하고 있다. 관통 도체(145C,146C)는 세라믹스층(115C,116C)에 각각 1개 설치되어 외부 실장 전극(126C)에 연결되어 있고, 특허 청구범위에 기재된 「제 2 연통부」(162C)를 구성하고 있다. 또한, 관통 도체(1431C,1432C,1441C,1442C)는 세라믹스층(113C,114C)에 각각 2개 설치되어 있고, 제 1 연통부(161C)와 제 2 연통부(162C) 사이에 연결되어 있고, 특허 청구범위에 기재된 「분기부」(163C)를 구성하고 있다.
이와 같이 본 실시형태에 있어서는, 제 1 연통부(161C)와, 제 2 연통부(162C)와, 분기부(163C)를 각각 복수의 세라믹스층에 걸쳐 설치하고 있다. 그리고, 제 1 연통부(161C)와, 제 2 연통부(162C)와, 분기부(163C)의 각각에 있어서 인접하는 관통 도체끼리에서 적층 방향으로부터 본 중심의 위치를 일치시키고 있다. 이에 따라 제 1 연통부(161C)와, 제 2 연통부(162C)와, 분기부(163C)의 각각에 있어서는 큰 열류량을 확보할 수 있다.
또, 제 1 연통부(161C)나, 제 2 연통부(162C), 분기부(163C)의 각각에 있어서, 인접하는 관통 도체의 중심위치가 일치하는 것이 바람직하지만, 인접하는 관통 도체간에서 중심위치가 미소하게 어긋나도록 배치할 수도 있다.
≪제 4 실시형태≫
다음에 본 발명의 제 4 실시형태에 따른 다층 기판에 관하여 설명한다. 도 6은 제 4 실시형태에 따른 다층 기판(10D)을 구비하는 기판 모듈(1D)의 측면 단면도이다.
다층 기판(10D)은 적층체(11D)와, 부품 실장 전극(121D,131D)과, 외부 실장 전극(127D,137D)과, 내부 평면 도체(13D)와, 관통 도체(15D,141D,1421D,1422D,1431D,1432D,1441D,1442D,145D,146D)를 구비하고 있다.
본 실시형태는, 적층체(11D)에 있어서의 제 2 층째의 세라믹스층(112D)에 2개의 관통 도체(1421D,1422D)를 설치하고, 이들 관통 도체(1421D,1422D)도 분기부(163D)에 연결되어 있다. 이렇게 해서, 분기부(163D)가 구성되는 세라믹스층을 늘리고, 제 1 연통부(161D)가 구성되는 세라믹스층을 줄이고 있다. 이렇게 함으로써 제 1 연통부(161D)의 주변에 생기는 변형량을 저감할 수 있고, 제 1 연통부(161D)가 구성되는 세라믹스층(111D)의 한쪽 주면, 즉 다층 기판(10D)의 한쪽 주면에 있어서의 평탄성을 높이는 것이 용이하게 된다. 또한, 분기부(163D)가 구성되는 세라믹스층(112D∼114D)에 생기는 변형량은 커지지만, 세라믹스층(112D∼114D)에 발생하는 변형은 보다 표면측의 세라믹스층(111D)에서 흡수되기 쉽고, 다층 기판(10D)의 평탄성을 크게 손상하는 일이 없다.
또한, 본 실시형태에서는 제 1 연통부(161D)를 세라믹스층(111D)에 설치하고, 제 2 연통부(162D)를 세라믹스층(115D,116D)에 설치하고, 제 1 연통부(161D)가 구성되는 세라믹스층의 층수를 제 2 연통부(162D)가 구성되는 세라믹스층의 층수보다 적게 하고 있다. 이렇게 하면, 다층 기판(10D)의 한쪽 주면에 있어서의 평탄성을 다층 기판(10D)의 다른쪽 주면에 있어서의 평탄성보다 높일 수 있다. 이 때문에, 전자부품(2)을 높은 평탄성의 실장면에 실장할 수 있다.
≪제 5 실시형태≫
다음에 본 발명의 제 5 실시형태에 따른 다층 기판에 관하여 설명한다. 도 7은 제 5 실시형태에 따른 다층 기판(10E)을 구비하는 기판 모듈(1E)의 측면 단면도이다.
다층 기판(10E)은 적층체(11E)와, 부품 실장 전극(121E,131E)과, 외부 실장 전극(127E,137E)과, 내부 평면 도체(13E)와, 관통 도체(15E,141E,1421E,1422E,1431E,1432E,144E,1451E,1452E,146E)를 구비하고 있다.
본 실시형태는 적층체(11E)에 있어서의 제 2 층째의 세라믹스층(112E) 및 제 3층째의 세라믹스층(113E)에 2개씩 관통 도체(1421E,1422E)와 관통 도체(1431E,1432E)를 설치하고, 제 1 분기부(164E)를 형성하고 있다. 또한, 적층체(11E)에 있어서의 제 5 층째의 세라믹스층(115E)에 2개 관통 도체(1451E,1452E)를 설치하고, 제 2 분기부(165E)를 형성하고 있다. 그리고, 제 1 분기부(164E)와 제 2 분기부(165E) 사이에 끼워져 있는 위치, 즉 제 4 층째의 세라믹스층(114E)에 1개의 관통 도체(144E)를 설치하고, 제 3 연통부(163E)를 형성하고 있다.
이와 같이 함으로써 제 1 분기부(164E)와 제 2 분기부(165E)의 각각이 설치되는 세라믹스층의 층수를 저감할 수 있고, 제 1 분기부(164E)와 제 2 분기부(165E)의 각각의 주변에서의 변형량을 저감할 수 있다. 그리고, 제 1 분기부(164E)가 설치되어 있는 세라믹스층의 층수와, 제 2 분기부(165E)가 설치되어 있는 세라믹스층의 층수를 조정해서 예를 들면 상위시키도록 하면, 제 1 분기부(164E)에 의해 다층 기판(10E)의 한쪽 주면의 평탄성을 조정하고, 제 2 분기부(165E)에 의해 다층 기판(10E)의 다른쪽 주면의 평탄성을 조정한다라는 것처럼 다층 기판(10E)의 양 주면의 평탄성의 조정을 각각 독립적으로 행할 수 있다.
또, 도 8은 이러한 구성의 다층 기판(10E)의 제조 공정에서의 상태를 예시하는 도면이다. 도 8에 나타내듯이, 다층 기판(10E)의 제조 공정에서는 세라믹스층(111E)의 한쪽 주면측의 평탄성을 조정하면서, 다층 기판(10E)의 한쪽 주면측의 세라믹스층(111E,112E,113E)이 되는 세라믹 그린시트를 가압 적층하여 제 1 세라믹 그린시트의 적층체를 형성한다. 또한, 세라믹스층(111E)의 다른쪽 주면측의 평탄성을 조정하면서, 다층 기판(10E)의 다른쪽 주면측의 세라믹스층(114E,115E,116E)이 되는 세라믹 그린시트를 가압 적층하여 제 2 세라믹 그린시트의 적층체를 형성한다. 그리고, 제 1 세라믹 그린시트의 적층체와, 제 2 세라믹 그린시트의 적층체를 압착하고나서, 1000℃ 전후에서 소성해서 세라믹 그린시트를 소결하면, 다층 기판(10E)의 양 주면의 평탄성을 정밀하게 조정할 수 있어서 바람직하다.
≪제 6 실시형태≫
다음에 본 발명의 제 6 실시형태에 따른 다층 기판에 관하여 설명한다. 도 9는 제 6 실시형태에 따른 다층 기판(10F)의 측면 단면도이다.
다층 기판(10F)은 적층체(11F)와, 부품 실장 전극(121F,131F,171F)과, 외부 실장 전극(127F,137F,177F)과, 내부 평면 도체(13F)와, 관통 도체(15F,141F,1421F,1422F,1431F,1432F,1441F,1442F,145F,146F와, 181F,182F,1831F,1832F,184F,185F,186F)를 구비하고 있다.
본 실시형태는 부품 실장 전극(121F)과 외부 실장 전극(127F) 사이에 관통 도체(141F,1421F,1422F,1431F,1432F,1441F,1442F,145F,146F)를 연결하여 구성된 제 1 방열부(16F)와, 부품 실장 전극(171F)과 외부 실장 전극(177F) 사이에 관통 도체(181F,182F,1831F,1832F,184F,185F,186F)를 연결하여 구성된 제 2 방열부(19F)를 구비하고 있다.
제 1 방열부(16F)는 관통 도체(141F)로 이루어지는 제 1 연통부(161F)와, 관통 도체(1421F,1422F,1431F,1432F,1441F,1442F,1451F,1452F)로 이루어지는 분기부(163F)와, 관통 도체(146F)로 이루어지는 제 2 연통부(162F)를 갖고 있다. 또한, 제 2 방열부(19F)는 관통 도체(181F,182F)로 이루어지는 제 1 연통부(191F)와, 관통 도체(1831F,1832F)로 이루어지는 분기부(193F)와, 관통 도체(184F,185F,186F)로 이루어지는 제 2 연통부(192F)를 갖고 있다.
또한, 본 실시형태에 있어서, 적층체(111F)는 관통 도체가 빈틈없이 배치된 밀부(20F)와 관통 도체가 드문드문 배치된 소부(21F)로 구획할 수 있다. 밀부(20F)에는 제 1 방열부(16F)와, 부품 실장 전극(131F)과 외부 실장 전극(137F) 사이에 연결되는 관통 도체(15F)가 설치되어 있다. 소부(21F)에는 제 2 방열부(19F)가 설치되어 있다.
이러한 구성에서는 관통 도체가 빈틈없이 설치되어 있는 밀부(20F)의 표면은 관통 도체가 드문드문 설치되어 있는 소부(21F)의 표면보다 돌출하기 쉬운 경향을 갖는다. 그래서, 밀부(20F)와 소부(21F)의 각각에 설치하는 제 1 방열부(16F)와 제 2 방열부(19F)에 있어서 제 1 연통부(161F,191F)나 분기부(163F,193F)의 길이를 조정함으로써 밀부(20F)와 소부(21F)에 있어서 표면의 돌출량을 균일화할 수 있다.
예를 들면, 돌출량이 비교적 커지기 쉬운 밀부(20F)에 있어서 밀부(20F)에 설치하는 제 1 방열부(16F)를 분기부(163F)가 적층 방향으로 길게 제 1 연통부(161F)가 적층 방향으로 짧은 구성으로 함으로써, 밀부(20F)의 표면의 돌출량을 억제할 수 있다. 한편, 돌출량이 비교적 작아지기 쉬운 소부(21F)에 있어서 소부(21F)에 설치하는 제 2 방열부(19F)를 분기부(193F)가 적층 방향으로 짧고, 제 1 연통부(191F)가 적층 방향으로 긴 구성으로 함으로써, 소부(21F)의 표면의 돌출량을 반대로 크게 할 수 있다.
따라서, 밀부(20F)의 표면에 설치되는 부품 실장 전극(121F)과, 소부(21F)의 표면에 설치되는 부품 실장 전극(171F)의 돌출량을 균일화할 수 있고, 부품 실장 전극(121F)과 부품 실장 전극(171F)에 걸쳐 단일의 전자부품이 실장되는 경우에, 그 전자부품을 다층 기판(10F)의 한쪽 주면에 대하여 평행하게 배치할 수 있다. 이 때문에, 상기 전자부품의 단자 전극과 부품 실장 전극(121F,171F)의 접합 상태를 양호화할 수 있고, 전자부품의 접합 불량 등을 발생하기 어렵게 할 수 있다.
≪제 7 실시형태≫
다음에 본 발명의 제 7 실시형태에 따른 다층 기판에 관하여 설명한다. 도 10은 제 7 실시형태에 따른 다층 기판(10G)의 측면 단면도이다.
다층 기판(10G)은 적층체(11G)와, 부품 실장 전극(121G,131G,171G)과, 외부 실장 전극(123G,133G,173G)과, 내부 평면 도체(13G,17G)와, 관통 도체(15G,18G,141G,1421G,1422G,143G)를 구비하고 있다.
또한, 본 실시형태에 있어서, 적층체(111G)는 관통 도체가 빈틈없이 배치된 밀부(20G)와 관통 도체가 드문드문 배치된 소부(21G)로 구획할 수 있다. 밀부(20G)에는 방열부(16G)와, 부품 실장 전극(131G)과 외부 실장 전극(134G) 사이에 연결되는 관통 도체(15G)가 설치되어 있다. 소부(21G)에는 부품 실장 전극(171G)과 외부 실장 전극(174G) 사이에 연결된 관통 도체(18G)가 설치되어 있다. 이러한 구성에서는 관통 도체가 빈틈없이 설치되어 있는 밀부(20G)의 표면은 관통 도체가 드문드문 설치되어 있는 소부(21G)의 표면보다 돌출되기 쉬운 경향을 갖는다.
방열부(16G)에 있어서 분기부를 구성하는 관통 도체(1421G)와 관통 도체(1422G) 중 관통 도체(1421G)가 관통 도체(1422G)보다 밀부(20G)측에 배치되고, 관통 도체(1422G)가 관통 도체(1421G)보다 소부(21G)측에 배치되어 있는 것으로 하면 관통 도체(1421G)와 관통 도체(1422G)의 한쪽 주면측으로부터 본 단면적을 조정함으로써 밀부(20G)와 소부(21G)에 있어서 표면의 돌출량을 균일화할 수 있다.
예를 들면 돌출량이 비교적 커지기 쉬운 밀부(20G)에 있어서는 밀부(20G)측에 설치하는 관통 도체(1421G)의 영향이 크므로, 관통 도체(1421G)의 단면적을 작게 하면 밀부(20G)의 표면의 돌출량을 억제할 수 있다. 한편, 돌출량이 비교적 작아지기 쉬운 소부(21G)에 있어서는 소부(21G)측에 설치하는 관통 도체(1422G)의 영향이 크므로, 관통 도체(1421G)의 단면적을 크게 하면 소부(21G)의 표면의 돌출량을 반대로 크게 할 수 있다.
따라서, 밀부(20G)의 표면에 설치되는 부품 실장 전극(121G)과, 소부(21G)의 표면에 설치되는 부품 실장 전극(171G)의 돌출량을 균일화할 수 있고, 부품 실장 전극(121G)과 부품 실장 전극(171G)에 걸쳐 단일의 전자부품이 실장되는 경우에, 그 전자부품을 다층 기판(10G)의 한쪽 주면에 대하여 평행하게 배치할 수 있다. 이 때문에, 상기 전자부품의 단자 전극과 부품 실장 전극(121G,171G)의 접합 상태를 양호화할 수 있고, 전자부품의 접합 불량 등을 발생하기 어렵게 할 수 있다.
이상의 각 실시형태에 나타내듯이, 본 발명의 다층 기판은 실시할 수 있다. 또, 본 발명은 이상으로 나타낸 각 실시형태 이외에도, 특허 청구범위의 기재에 해당하는 형태이면, 다양한 형태로 실시할 수 있다. 예를 들면 방열부는 관통 도체로만 구성하는 것 이외에, 관통 도체와 평면 도체를 포함하는 구성이어도 좋다. 그 경우에도, 적층 방향으로 인접하는 관통 도체끼리가 적어도 일부에서 적층 방향으로 겹쳐져 있으면 본 발명은 바람직하게 실시할 수 있다.
1…기판 모듈
2…전자부품
3…필렛
10…다층 기판
11…적층체
16…방열부
111,112,113…세라믹스층
121,131…부품 실장 전극
124,134…외부 실장 전극
132,133…내부 평면 도체
141,1421,1422,143,151,152,153…관통 도체
161… 제 1 연통부
162… 제 2 연통부
163…분기부

Claims (9)

  1. 적층 방향으로 적층한 복수의 세라믹스층과,
    상기 세라믹스층의 표면에 설치되어 있는 복수의 평면 도체와,
    상기 세라믹스층을 관통하는 복수의 관통 도체를 구비하는 다층 기판으로서,
    전자부품과 접속되는 부품 접속부와,
    외부구조와 접속되는 외부 접속부와,
    상기 적층 방향에 있어서 복수의 상기 관통 도체끼리를 일부에서 겹치게 해서 상기 부품 접속부와 상기 외부 접속부 사이에 전기적으로 도통하도록 연결된 방열부를 구비하고,
    상기 방열부는,
    상기 세라믹스층마다 1개의 상기 관통 도체를 상기 부품 접속부에 연결한 제 1 연통부와,
    상기 세라믹스층마다 1개의 상기 관통 도체를 상기 외부 접속부에 연결한 제 2 연통부와,
    상기 세라믹스층마다 복수의 상기 관통 도체를 상기 제 1 연통부와 상기 제 2 연통부 사이에 연결한 분기부를 구비하고,
    상기 제 1 연통부 또는 상기 제 2 연통부의 상기 관통 도체와 상기 분기부의 상기 관통 도체가 상기 적층 방향으로 인접하는 위치에서는 각각의 상기 관통 도체의 상기 적층 방향으로부터 본 중심의 위치가 떨어져 있고,
    상기 제 1 연통부의 제 1 면의 직경은 상기 제 1 연통부의 제 2 면의 직경보다 크며, 상기 제 1 연통부의 제 1 면은 상기 분기부와 연결되는 면이며, 상기 제 1 연통부의 제 2 면은 상기 부품 접속부에 연결되는 면이며,
    상기 제 2 연통부의 제 1 면의 직경은 상기 제 2 연통부의 제 2 면의 직경보다 크며, 상기 제 2 연통부의 제 1 면은 상기 분기부와 연결되는 면이며, 상기 제 2 연통부의 제 2 면은 상기 외부 접속부에 연결되는 면인 다층 기판.
  2. 제 1 항에 있어서,
    상기 제 1 연통부, 상기 제 2 연통부, 및 상기 분기부의 각각에 있어서 상기 적층 방향으로 인접하는 상기 관통 도체는 상기 적층 방향으로부터 본 중심의 위치가 일치하고 있는 다층 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 연통부 또는 상기 제 2 연통부의 상기 관통 도체와 상기 분기부의 상기 관통 도체가 상기 적층 방향으로 인접하는 위치에서는 상기 적층 방향으로부터 볼 때 한쪽의 상기 관통 도체의 중심의 위치로부터 다른쪽의 상기 관통 도체의 중심의 위치가 모두 떨어져 있는 다층 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 분기부는 상기 복수의 세라믹스층에 걸쳐서 설치되어 있는 다층 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 연통부가 설치되어 있는 상기 세라믹스층의 층수는 상기 제 2 연통부가 설치되어 있는 상기 세라믹스층의 층수보다 적은 다층 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 방열부는,
    상기 제 1 연통부를 통해 상기 부품 접속부에 연결된 제 1 분기부와,
    상기 제 2 연통부를 통해 상기 외부 접속부에 연결된 제 2 분기부와,
    세라믹스층마다 1개의 관통 도체를 상기 제 1 분기부와 상기 제 2 분기부 사이에 연결한 제 3 연통부를 구비하는 다층 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹스층은,
    상기 관통 도체가 빈틈없이 배치된 밀부와,
    상기 관통 도체가 드문드문 배치된 소부를 갖고,
    상기 밀부의 관통 도체를 연결한 제 1 방열부와,
    상기 소부의 관통 도체를 연결한 제 2 방열부를 더 구비하고,
    상기 제 1 연통부는 상기 제 2 방열부보다 상기 제 1 방열부에서 보다 짧은 다층 기판.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹스층은,
    상기 관통 도체가 빈틈없이 배치된 밀부와,
    상기 관통 도체가 드문드문 배치된 소부를 갖고,
    상기 분기부는 상기 적층 방향으로부터 볼 때,
    상기 밀부측에 배치된 제 1 관통 도체와,
    상기 소부측에 배치된 제 2 관통 도체를 갖고,
    상기 제 1 관통 도체의 상기 적층 방향으로부터 본 단면적은 상기 제 2 관통 도체의 상기 적층 방향으로부터 본 단면적보다 작은 다층 기판.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 분기부는 상기 적층 방향으로부터 볼 때 상기 복수의 관통 도체가 대칭으로 설치되어 있는 다층 기판.
KR1020177006414A 2014-09-30 2015-09-24 다층 기판 KR102033317B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014200123 2014-09-30
JPJP-P-2014-200123 2014-09-30
PCT/JP2015/076837 WO2016052284A1 (ja) 2014-09-30 2015-09-24 多層基板

Publications (2)

Publication Number Publication Date
KR20170039745A KR20170039745A (ko) 2017-04-11
KR102033317B1 true KR102033317B1 (ko) 2019-11-08

Family

ID=55630324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006414A KR102033317B1 (ko) 2014-09-30 2015-09-24 다층 기판

Country Status (5)

Country Link
US (1) US10187970B2 (ko)
JP (1) JP6380547B2 (ko)
KR (1) KR102033317B1 (ko)
CN (1) CN107079592B (ko)
WO (1) WO2016052284A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6730960B2 (ja) * 2017-05-24 2020-07-29 日本特殊陶業株式会社 配線基板
JP6869209B2 (ja) 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
JP7099345B2 (ja) * 2019-02-04 2022-07-12 株式会社村田製作所 コイル部品
KR102245085B1 (ko) * 2020-10-27 2021-04-28 (주)샘씨엔에스 반도체 소자 테스트를 위한 공간 변환기

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797705B2 (ja) * 1989-07-17 1995-10-18 日本電気株式会社 多層セラミツク基板
JPH0631174U (ja) * 1992-09-25 1994-04-22 沖電気工業株式会社 厚膜セラミック多層基板のｖｉａ構造
US6136419A (en) * 1999-05-26 2000-10-24 International Business Machines Corporation Ceramic substrate having a sealed layer
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
JP2002267781A (ja) * 2001-03-14 2002-09-18 Horiba Ltd サンプル保持装置
EP1471041A1 (en) * 2003-04-22 2004-10-27 Yageo Corporation Multilayer ceramic composition
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
WO2005071742A1 (ja) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP4265607B2 (ja) * 2004-01-27 2009-05-20 株式会社村田製作所 積層型電子部品および積層型電子部品の実装構造
JP4535801B2 (ja) * 2004-07-28 2010-09-01 京セラ株式会社 セラミック配線基板
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法
WO2006051821A1 (ja) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. セラミック多層基板およびその製造方法
WO2006120826A1 (ja) * 2005-05-12 2006-11-16 Murata Manufacturing Co., Ltd. セラミック多層基板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
EP1921904B1 (en) * 2005-08-29 2013-06-12 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
JP2008251850A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5293605B2 (ja) * 2007-09-10 2013-09-18 株式会社村田製作所 セラミック多層基板及びその製造方法
KR100997989B1 (ko) * 2008-08-28 2010-12-03 삼성전기주식회사 다층 세라믹 기판
US7749900B2 (en) * 2008-09-30 2010-07-06 Intel Corporation Method and core materials for semiconductor packaging
JP4973761B2 (ja) 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
US9999129B2 (en) * 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
JP5741975B2 (ja) * 2011-03-17 2015-07-01 株式会社村田製作所 樹脂多層基板
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
JP5644945B2 (ja) * 2011-06-29 2014-12-24 株式会社村田製作所 多層セラミック基板およびその製造方法
WO2013058351A1 (ja) * 2011-10-21 2013-04-25 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
WO2013111767A1 (ja) * 2012-01-27 2013-08-01 株式会社村田製作所 多層配線基板
JP5958558B2 (ja) * 2012-12-18 2016-08-02 株式会社村田製作所 樹脂多層基板
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
WO2016052284A1 (ja) 2016-04-07
JPWO2016052284A1 (ja) 2017-06-22
CN107079592B (zh) 2019-06-18
KR20170039745A (ko) 2017-04-11
US10187970B2 (en) 2019-01-22
US20170208677A1 (en) 2017-07-20
JP6380547B2 (ja) 2018-08-29
CN107079592A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
KR102033317B1 (ko) 다층 기판
US11817252B2 (en) Multilayer coil component
US10135416B2 (en) Composite electronic component and board having the same
US20120306607A1 (en) Chip-type coil component
US10264676B2 (en) Passive element array and printed wiring board
WO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
JP5459368B2 (ja) チップ部品構造体
JP2017216288A (ja) 積層コイル部品
US10122339B2 (en) Composite electronic component and board having the same
US20190014655A1 (en) Composite component-embedded circuit board and composite component
US9220164B2 (en) High frequency module
KR20190121198A (ko) 적층 세라믹 전자부품 집합체
US10869382B2 (en) Interposer and electronic apparatus
JP2017216290A (ja) 積層コイル部品
JP2017216289A (ja) 積層コイル部品
JP6954441B2 (ja) 積層コイル部品
JP6980891B2 (ja) 積層コイル部品
JP6664257B2 (ja) ローパスフィルター
US9912315B2 (en) Composite electronic component and board having the same
KR102048102B1 (ko) 적층 세라믹 전자부품
JP2022010333A (ja) 積層コイル部品
JP2009272510A (ja) Ｉｃパッケージの実装構造、その製造方法およびそのためのシートキャパシタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right