JP6730960B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6730960B2 JP6730960B2 JP2017102656A JP2017102656A JP6730960B2 JP 6730960 B2 JP6730960 B2 JP 6730960B2 JP 2017102656 A JP2017102656 A JP 2017102656A JP 2017102656 A JP2017102656 A JP 2017102656A JP 6730960 B2 JP6730960 B2 JP 6730960B2
- Authority
- JP
- Japan
- Prior art keywords
- via conductors
- pads
- view
- plan
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 179
- 239000000758 substrate Substances 0.000 claims description 64
- 239000010410 layer Substances 0.000 description 157
- 239000000919 ceramic Substances 0.000 description 45
- 230000000149 penetrating effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記多層回路基板とその製造方法によれば、前記多層絶縁基板の層間における短絡不良や、配線パターンとビア電極との短絡不良が改善され、微細なサイズのビア電極間の電気的特性を高めた多層回路基板が提供可能となる。
即ち、本発明による第1の配線基板(請求項1)は、単数あるいは複数の絶縁層からなり、且つ対向する表面および裏面を有する基板本体と、該基板本体の表面、裏面、および内層面の少なくとも何れかの面に形成された複数のパッドと、上記基板本体における上記複数のパッドごとに接続され、且つ上記基板本体の厚みに沿って並列に形成された複数本のビア導体と、を備えた配線基板であって、上記基板本体において、平面視で同一の上記面上において隣接する上記複数のパッドには、それぞれ複数本のビア導体が接続されており、該複数本のビア導体の配置は、平面視で同一の上記面上で隣接するパッド同士の間において互いに相違していると共に、上記複数のパッドのそれぞれに接続される上記複数本のビア導体は、2本のビア導体からなり、平面視で同一の上記面上で互いに隣接する上記複数のパッドに接続する上記複数本のビア導体は、平面視における回転方向において、上記隣接する複数のパッドのうちの1つのパッドにおける上記複数本のビア導体の配置を基準として、少なくとも30度以上ずれて配置されている、ことを特徴とする。
(1)前記複数のパッドには、それぞれ複数本のビア導体(即ち、ビア群)が接続され、該複数本のビア導体の配置(即ち、1つのパッドに対して複数本のビア導体が配置されている位置)が、平面視で同一の前記表面、裏面、あるいは内層面上で隣接するパッド同士の間において互いに相違している。そのため、前記何れかの面に沿って隣接するパッドごとに接続された複数本ずつのビア導体は、平面視で直線状に整列しにくくなるので、絶縁層との熱膨張係数の差による応力を生じても、該応力により前記基板にクラックが発生する事態を抑制できる。しかも、前記何れかの面に沿って隣接するパッドごとに接続された2本ずつのビア導体からなる複数本のビア導体の配置は、互いに平面視で直線状に整列しにくくなるので、前記効果を確実に奏することが可能となる。従って、形状および寸法精度が高いと共に、電気的特性が安定した配線基板にできる。
また、前記パッドは、前記基板本体の厚み方向で隣接する絶縁層ごとに形成された複数本ずつのビア導体同士の間に挟まれるビアカバーを含んでいる。
更に、前記パッドは、前記基板本体の表面における表面パッド、あるいは前記基板本体の裏面における裏面パッドともなる。
また、前記パッドは、複数の絶縁層の層間に形成され、且つ平面視で所要パターンを呈する内層配線の一部に形成されていても良い。
更に、前記パッドは、平面視で円形状、正方形状、三角形状、六角形状、あるいは星形状などを呈する。
また、前記内層面は、上下に隣接する絶縁層同士の間を区分する層間である。
更に、前記「配置」は、所定の配列模様(パターン)を含むものである。
加えて、前記複数本のビア導体が前記基板本体の表面側と裏面側とのパッド間に並列に形成する導電路は、主に電源用あるいは接地用電流の通電に活用される。
また、前記表面側のパッドと裏面側のパッドとの間を接続する複数本のビア導体が2本のビア導体の群である場合、平面視で隣接し合う2本ずつのビア導体の組は、例えば、互いに45度ずつ、あるいは90度ずつずれている。
これによれば、前記何れかの面に沿って隣接するパッドごとに接続された3本以上ずつのビア導体からなる複数本のビア導体の配置は、互いに平面視で直線状に整列しにくくなるので、前記効果(1)を確実に奏することが可能となる。
また、前記表面側のパッドごとと裏面側のパッドごととの間を接続する複数本のビア導体が3本のビア導体の群で且つ平面視で正三角形の角部側(即ち、正多角形の角部付近ごとの位置)に形成されている場合、平面視で隣接し合う3本ずつのビア導体の組(複数本のビア導体の組)は、例えば、互いに60度ずつずれている。
更に、前記表面側のパッドと裏面側のパッドとの間を接続する複数のビア導体が4本のビア導体の群で、且つ平面視で正方形の角部側ごとに形成されている場合、平面視で隣接し合う4本ずつのビア導体の組は、例えば、互いに45度ずつずれている。
加えて、上述した「回転方向のずれ」とは、前記パッドの図心を回転中心として、回転角が30度以上発生している状態を指している。
これによれば、前記面上で互いに隣接する前記パッド同士に接続されている複数本のビア導体同士の数が互いに異なっているので、前記内層面の平面方向に沿って、複数本のビア導体が直線状に整列する事態を容易に阻止できる。従って、前記効果(1)をより確実に得ることが可能となる。
これによれば、前記効果(1)に加えて、以下の効果(2)が更に得られる。
(2)前記基板本体の厚み方向において隣接する上下2層以上の絶縁層の層間ごとにおける前記内層面上に、前記パッドが複数個形成され、上層側の絶縁層を貫通し、前記パッドごとに接続される複数本のビア導体と、下層側の絶縁層を貫通し、前記パッドごとに接続される複数本のビア導体との平面視おける配置が互いに相違している。そのため、上記基板本体の厚み方向に沿って隣接するパッドごとに接続された複数本のビア導体も、平面視で直線状に整列しにくくなるので、上記内層面に沿った平面方向および基板本体の厚み方向の双方に沿ってクラックが発生しにくくなる。従って、形状および寸法精度が一層高く、且つ電気的特性が更に安定した配線基板とすることができる。
これによれば、前記基板本体の厚み方向において隣接する上下2層以上の絶縁層の層間ごとにおける前記内層面上に、前記パッドが複数個形成され、該パッドごとを挟んだ上層側の絶縁層を貫通し、前記パッドごとに接続される複数本のビア導体の数と、下層側の絶縁層を貫通し、前記パッドごとに接続される複数本のビア導体の数とが互いに相違している。従って、前記効果(2)を容易に得ることが可能となる。
図1は、本発明による一形態の配線基板1を示す垂直断面図である。
かかる配線基板1は、図1に示すように、複数のセラミック層(絶縁層)c1〜c5を積層してなり、対向する表面3および裏面4を有する基板本体2と、該基板本体2の表面3、裏面4、および複数の内層面9ごとに個別に且つ平面視で縦横に格子状に形成された複数ずつの表面パッド5、裏面パッド7、および内層パッド6と、上記基板本体2の厚み方向に沿って隣接する表面パッド5と内層パッド6との間、内層パッド6同士の間、および内層パッド6と裏面パッド7との間を個別に接続する複数本ずつのビア導体8と、を備えている。
尚、前記セラミック層c1〜c5は、例えば、アルミナからなり、前記パッド5〜7やビア導体8は、主にタングステン(以下、単にWと称する)あるいはモリブデン(以下、単にMoと称する)からなる。また、内層パッド6は、平面視で円形状を呈し、表面パッド5および裏面パッド7は、平面視で円形状のほか、例えば、矩形(正方形または長方形)状などの任意の形状を呈していても良い。
例えば、セラミック層c1,c2間およびセラミック層c2,c3間の内層面9同士の間に形成された内層パッド6同士間ごとを接続する2本ずつのビア導体8は、図2(A)に示すように、上記内層面9に沿った平面(縦・横・斜め方向)方向において、互いに隣接するパッド6ごとに接続された2本ずつのビア導体8の配置は、平面視における回転方向において、隣接する複数のパッド6のうちの何れか1つの上記パッド6における2本のビア導体8の配置を基準として、基準としたパッド6と隣のパッド6とに接続される2本のビア導体8の配置が90度ずつずれている。その結果、上記複数のパッド6ごとに接続される2本ずつのビア導体8の何れかが、平面視で縦・横・斜めの全方向において、直線状に整列していない。かかる形態では、隣接する複数のパッド6のうち、1つのパッド6に接続する2本のビア導体が、パッド6ごとに接続する複数本のビア導体8であり、1つのビア群でもある。
加えて、図1の上方に示すように、セラミック層c1,c2を個別に貫通して隣接する2本ずつのビア導体8も、平面視で互いに90度ずつずれている。
即ち、中層側のセラミック層c3を挟む上下一対の内層面9同士に形成された内層パッド6同士間ごとを接続する3本ずつのビア導体8は、図3(A)に示すように、上記内層面9に沿った平面(縦・横方向)方向において、互いに隣接するパッド6ごとに接続された3本ずつのビア導体8の配置は、平面視における回転方向において、何れか1つのパッド6における3本のビア導体8を基準として、30度ずつずれている。かかる形態では、隣接する複数のパッド6のうち、1つのパッド6に接続する3本のビア導体が、パッド6ごとに接続する複数本のビア導体8であり、1つのビア群でもある。
その結果、図3(A),(B)に示すように、上記複数のパッド6ごとに接続される3本ずつのビア導体8の何れかが、平面視で縦・横・斜めの全方向において、直線状に整列しにくいように配置されている。
上記内層パッド6同士の間ごと、および内層パッド6と裏面パッド7との間ごとを個別に接続する4本ずつのビア導体8は、図4(A)に示すように、内層面9に沿った平面(縦・横方向)方向において、隣接する複数のパッド6のうちの互いに隣接するパッド6ごとに接続された4本ずつのビア導体8の配置は、平面視における回転方向において、何れか1つのパッド6における4本のビア導体8の配置を基準として、基準としたパッド6と隣のパッド6とに接続される4本のビア導体8の配置が45度ずつずれている。
その結果、図4(A),(B)に示すように、上記複数のパッド6ごとに接続される4本ずつのビア導体8の何れかが、平面視で縦・横・斜めの全方向において、直線状に整列しにくいように配置されている。かかる形態では、隣接する複数のパッド6のうち、1つのパッド6に接続する4本のビア導体が、パッド6ごとに接続する複数本のビア導体8であり、1つのビア群でもある。
即ち、図5(A)に示すように、図示で左右方向に1つ置きの内層パッド6に接続される2本ずつのビア導体8は、平面視の回転方向で互いに90度ずつずれており、且つ図示の上下2列では斜め方向に1つずつずれて配列されている。
一方、図5(A)に示すように、図示で左右方向に1つ置きの内層パッド6に接続される3本ずつのビア導体8は、上下2列内ごとでは同じ配置であるが、上下の2列では、斜め方向に1つずつずれていると共に、平面視の回転方向で互いに180度ずつずれている。
即ち、図5(B)に示すように、図示で左右方向に1つ置きの内層パッド6に接続される3本ずつのビア導体8は、平面視の回転方向で互いに180度ずつずれており、且つ図示の上下2列では斜め方向に1つずつずれていると共に、平面視の回転方向で互いに30度ずつずれている。
一方、図5(B)に示すように、左右方向で1つ置きの内層パッド6に接続される4本ずつのビア導体8は、上下2列内ごとでは同じ配置であるが、上下2列別では、斜め方向に1つずつずれている。
以上のように、前記内層面9などに沿った平面方向において、互いに隣接する内層パッド6などの接続される複数本ずつのビア導体8の配置が相違している配線基板1によれば、前記効果(1)を得られることが容易に理解される。
図6(A)に示すように、前記基板本体2における中層側のセラミック層c3と、下層側のセラミック層c4とには、これらを個別に隣接して挟む上下一対ずつの内層パッド6同士間ごとに、同じ4本ずつのビア導体8が配置されている。それらの配置は、図6(X1),(X2)に示すように、中層側のセラミック層c3を貫通する4本のビア導体8と、下層側のセラミック層c4を貫通する4つのビア導体8とは、平面視の回転方向で互いに45度ずつずれている。
以上のように、前記基板本体2の厚み方向に沿って、個々のセラミック層cxを個別に貫通する複数本ずつのビア導体8を、上記厚み方向に沿って直線状に整列させない形態を更に加えることにより、前記配線基板1に対して前記効果(2)も追加することが可能となる。
前記基板本体2における何れかのセラミック層cx(c1〜c5)を上下から挟む一対の内層面9の平面方向に沿って、平面視の外形が長円形状である複数のパッド6aを、それらの長軸が平面視で該パッド6aの図心を回転中心として交互に回転角度が90度ずつずれるように配置すると共に、上記セラミック層cxを挟んで対向する上下一対のパッド6a同士間に、2本のビア導体8を各パッド6aの長軸方向の両端側に配置したものである。
以上のように、複数のパッド6aを、内層面9の平面方向に沿って、平面視の回転方向で交互に回転角度を90度ずつずらすと共に、これらの両端ごとに個別に接続される2本のビア導体8も平面視の回転方向で交互に回転角度を90度ずつずらすことで、前記基板本体2の内部におけるクラックの発生を一層確実に阻止することが可能となる。
前記基板本体2における何れかのセラミック層cxを上下から挟む一対の内層面9の平面方向に沿って、平面視の外形が正三角形状である複数のパッド6bを、それらが平面視で該パッド6bの図心を回転中心として交互に回転角度が30度ずつ、あるいは90度ずつずれるように配置すると共に、上記セラミック層cxを挟んで対向する上下一対のパッド6b同士間に、3本ずつのビア導体8を各パッド6bの角部側ごとに配置したものである。
以上のように、複数のパッド6bを、内層面9の平面方向に沿って、平面視の回転方向で交互に回転角度を30度ずつ、あるいは90度ずつずらし、且つこれらの角部ごとに個別に接続される3本のビア導体8を、平面視の回転方向で交互に回転角度を30度ずつ、あるいは90度ずつずらすことで、前記基板本体2の内部におけるクラックの発生をより確実に阻止することが可能となる。
前記基板本体2における何れかのセラミック層cxを上下から挟む一対の内層面9の平面方向に沿って、平面視の外形が正方形状である複数のパッド6cを、それらが平面視で該パッド6cの図心を回転中心として交互に回転角度が45度ずつずれるように配置すると共に、上記セラミック層cxを挟んで対向する上下一対のパッド6c同士間に、4本のビア導体8を各パッド6cの角部側ごとに位置したものである。8
以上のように、複数のパッド6cを、内層面9の平面方向に沿って、平面視の回転方向で交互に回転角度を45度ずつずらし、且つこれらの角部側ごとに個別に接続される4本のビア導体8も平面視の回転方向で交互に回転角度を45度ずつずらすことによって、前記基板本体2の内部におけるクラックの発生を一層確実に阻止することが可能となる。
前記基板本体2における何れかのセラミック層cxを上下から挟む一対の内層面9の平面方向に沿って、平面視の外形が正六方形状である複数のパッド6dを、それらが平面視で該パッド6dの図心を回転中心として交互に回転角度が30度ずつずれるように配置すると共に、上記セラミック層cxを挟んで対向する上下一対のパッド6d同士間に、7本のビア導体8をパッド6dごとの各角部側ごと、および中心部に個別に配置したものである。
以上のように、複数のパッド6dを、内層面9の平面方向に沿って、平面視の回転方向で交互に回転角度を30度ずつずらし、且つこれらの角部側ごとと中心部とに個別に接続される7本のビア導体8も平面視の回転方向で交互に回転角度を30度ずつずらすことによって、前記基板本体2の内部におけるクラックの発生を一層確実に阻止することが可能となる。
尚、上記パッド6dごとに接続するビア導体8の総数は、前記パッド6dごとの中心部を除いて、各角部側ごとに接続する6本ずつの形態としても良い。
例えば、前記基板本体を構成する絶縁層は、前記アルミナに限らず、ムライトや窒化アルミニウムなどの高温焼成セラミック、ガラス−セラミックなどの低温焼成セラミック、あるいは、例えば、エポキシ系などの樹脂からなるものであっても良い。上記絶縁層が低温焼成セラミックや樹脂からなる場合、前記パッド5〜7やビア導体8などの導体の材料には、主に銅あるいは銀が用いられる。
また、前記基板本体を構成する絶縁層は、単層からなるものとし、例えば、中継基板を構成しても良いし、あるいは、2層以上である何れか複数の絶縁層を積層した形態としても良い。この場合、例えば、セラミックからなるコア基板(絶縁層)の片面あるいは両面に樹脂の絶縁層を任意の層数で積層しても良い。
また、前記基板本体2は、平面視で前記表面3の中央側に開口するキャビティを有し、且つ該キャビティの底面に複数の前記表面パッド5が形成されている形態としても良い。
加えて、前記表面パッド5や裏面パッド7は、前記基板本体2の内層面9に形成された2つ(複数)以上の内層パッド6ごとに並列して接続された複数本ずつのビア導体8の全てと接続できる配置を有する形態としても良い。
また、前記の各形態で隣接する複数のパッド6,7と、該パッド6,7ごとに接続される複数本のビア導体8との配置は、配線基板1の基板本体2における一部の領域に備えていても良いし、前記基板本体2の全体にわたって備えていても良い。即ち、複数の絶縁層(例えば、5層のセラミック層c1〜c5)を積層した基板本体2を備える配線基板1において、表面3側の2層であるセラミック層c1,c2を個別に貫通し、該セラミック層c1,c2間に形成された複数のパッド6と接続する複数本のビア導体8の配置のみを前述した形態としても良い。
更に、前記基板本体2における裏面4側の2層であるセラミック層c4,c5を個別に貫通し、該セラミック層c4,c5間に形成された複数のパッド6と接続する複数本のビア導体8の配置のみを前述した形態としても良い。
また、配線基板1の平面視における何れか一部の領域のみに、前述した何れかの形態による複数本のビア導体8の配置をしても良い。
更に、平面視で格子状に配置された複数のパッド6,7ごとに接続される複数本のビア導体8の材料、体積、または本数は、同一であることが前記応力緩和の観点や生産性観点から好ましい。
加えて、複数のパッド6,7は、本発明の趣旨を逸脱しない範囲において、平面視で千鳥状の位置ごとに配置し、該パッド6,7ごとに複数本のビア導体8を接続した形態としても良い。
2…………………基板本体
3…………………表面(面)
4…………………裏面(面)
5…………………表面パッド(パッド)
6,6a〜6d…内層パッド(パッド)
7…………………裏面パッド(パッド)
8…………………ビア導体
9…………………内層面(面)
c1〜c5………セラミック層(絶縁層)
Claims (5)
- 単数あるいは複数の絶縁層からなり、且つ対向する表面および裏面を有する基板本体と、
上記基板本体の表面、裏面、および内層面の少なくとも何れかの面に形成された複数のパッドと、
上記基板本体における上記複数のパッドごとに接続され、且つ上記基板本体の厚みに沿って並列に形成された複数本のビア導体と、を備えた配線基板であって、
上記基板本体において、平面視で同一の上記面上において隣接する上記複数のパッドには、それぞれ複数本のビア導体が接続されており、
上記複数本のビア導体の配置は、平面視で同一の上記面上で隣接するパッド同士の間において互いに相違していると共に、
上記複数のパッドのそれぞれに接続される上記複数本のビア導体は、2本のビア導体からなり、
平面視で同一の上記面上で互いに隣接する上記複数のパッドに接続する上記複数本のビア導体は、平面視における回転方向において、上記隣接する複数のパッドのうちの1つのパッドにおける上記複数本のビア導体の配置を基準として、少なくとも30度以上ずれて配置されている、
ことを特徴とする配線基板。 - 単数あるいは複数の絶縁層からなり、且つ対向する表面および裏面を有する基板本体と、
上記基板本体の表面、裏面、および内層面の少なくとも何れかの面に形成された複数のパッドと、
上記基板本体における上記複数のパッドごとに接続され、且つ上記基板本体の厚みに沿って並列に形成された複数本のビア導体と、を備えた配線基板であって、
上記基板本体において、平面視で同一の上記面上において隣接する上記複数のパッドには、それぞれ複数本のビア導体が接続されており、
上記複数本のビア導体の配置は、平面視で同一の上記面上で隣接するパッド同士の間において互いに相違していると共に、
上記複数のパッドのそれぞれに接続される上記複数本のビア導体は、3本以上のビア導体からなり、
上記複数本のビア導体は、平面視で正三角形以上の正多角形の角部側に個別に配置されており、
平面視で同一の上記面上において互いに隣接する上記複数のパッドに接続する上記複数本のビア導体は、平面視における回転方向において、上記隣接する複数のパッドのうちの1つのパッドにおける上記複数本のビア導体の配置を基準として、少なくとも30度以上ずれて配置されている、
ことを特徴とする配線基板。 - 前記複数のパッドにおける平面視で同一の前記面上で互いに隣接する前記パッド同士にそれぞれ接続されている前記複数本のビア導体の数は、互いに異なっている、
ことを特徴とする請求項2に記載の配線基板。 - 前記基板本体は、複数の絶縁層からなり、前記表面側と裏面側との厚み方向において隣接する上下2層以上の絶縁層の層間ごとにおける前記内層面上に、前記パッドが複数個形成され、上層側の絶縁層を貫通し、前記パッドごとに接続される前記複数本のビア導体と、下層側の絶縁層を貫通し、前記パッドごとに接続される前記複数本のビア導体との平面視における配置が互いに相違している、
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 - 前記上層側の絶縁層を貫通する前記複数本のビア導体の数と、下層側の絶縁層を貫通する前記複数本のビア導体の数とが、互いに相違している、
ことを特徴とする請求項4に記載の配線基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017102656A JP6730960B2 (ja) | 2017-05-24 | 2017-05-24 | 配線基板 |
EP18806598.1A EP3634093A4 (en) | 2017-05-24 | 2018-05-11 | CONNECTION TABLE |
US16/478,164 US10905008B2 (en) | 2017-05-24 | 2018-05-11 | Wiring board |
PCT/JP2018/018291 WO2018216505A1 (ja) | 2017-05-24 | 2018-05-11 | 配線基板 |
CN201880033232.3A CN110663292B (zh) | 2017-05-24 | 2018-05-11 | 布线基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017102656A JP6730960B2 (ja) | 2017-05-24 | 2017-05-24 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018198271A JP2018198271A (ja) | 2018-12-13 |
JP6730960B2 true JP6730960B2 (ja) | 2020-07-29 |
Family
ID=64395541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017102656A Active JP6730960B2 (ja) | 2017-05-24 | 2017-05-24 | 配線基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10905008B2 (ja) |
EP (1) | EP3634093A4 (ja) |
JP (1) | JP6730960B2 (ja) |
CN (1) | CN110663292B (ja) |
WO (1) | WO2018216505A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6869209B2 (ja) | 2018-07-20 | 2021-05-12 | 日本特殊陶業株式会社 | 配線基板 |
JP7076347B2 (ja) * | 2018-09-18 | 2022-05-27 | 日本特殊陶業株式会社 | 導波管 |
WO2020137878A1 (ja) * | 2018-12-25 | 2020-07-02 | 京セラ株式会社 | 電子部品実装用基板および電子装置 |
JP2020150000A (ja) * | 2019-03-11 | 2020-09-17 | 日立金属株式会社 | セラミックス基板 |
US11596055B2 (en) * | 2019-12-27 | 2023-02-28 | Intel Corporation | Apparatus and system of a printed circuit board (PCB) including a radio frequency (RF) transition |
US11776899B2 (en) * | 2020-05-11 | 2023-10-03 | Mediatek Inc. | Via array design for multi-layer redistribution circuit structure |
DE102022104156A1 (de) | 2022-02-22 | 2023-08-24 | Rogers Germany Gmbh | Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats |
JP7448060B1 (ja) | 2023-03-27 | 2024-03-12 | Toto株式会社 | 静電チャック |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2503725B2 (ja) | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
JPH06326471A (ja) * | 1993-05-17 | 1994-11-25 | Sony Corp | 多層配線基板 |
AU2003276277A1 (en) * | 2002-05-23 | 2004-03-03 | International Business Machines Corporation | Improved structure of stacked vias in multiple layer electronic device carriers |
US7215007B2 (en) * | 2003-06-09 | 2007-05-08 | Wemtec, Inc. | Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards |
US7239526B1 (en) * | 2004-03-02 | 2007-07-03 | Xilinx, Inc. | Printed circuit board and method of reducing crosstalk in a printed circuit board |
US7999192B2 (en) * | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
TWI356480B (en) | 2007-05-07 | 2012-01-11 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
JP5853351B2 (ja) * | 2010-03-25 | 2016-02-09 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
KR101161971B1 (ko) * | 2010-07-21 | 2012-07-04 | 삼성전기주식회사 | 다층 회로 기판 및 다층 회로 기판의 제조 방법 |
WO2013052067A1 (en) * | 2011-10-07 | 2013-04-11 | Intel Corporation | Formation of dram capacitor among metal interconnect |
US9269593B2 (en) * | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
KR20150046615A (ko) * | 2013-10-22 | 2015-04-30 | 삼성전기주식회사 | 다층 인쇄회로기판 |
JP2015126053A (ja) * | 2013-12-26 | 2015-07-06 | 富士通株式会社 | 配線基板、配線基板の製造方法及び電子装置 |
JP6380547B2 (ja) * | 2014-09-30 | 2018-08-29 | 株式会社村田製作所 | 多層基板 |
JP6818534B2 (ja) | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
-
2017
- 2017-05-24 JP JP2017102656A patent/JP6730960B2/ja active Active
-
2018
- 2018-05-11 EP EP18806598.1A patent/EP3634093A4/en active Pending
- 2018-05-11 US US16/478,164 patent/US10905008B2/en active Active
- 2018-05-11 CN CN201880033232.3A patent/CN110663292B/zh active Active
- 2018-05-11 WO PCT/JP2018/018291 patent/WO2018216505A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
US10905008B2 (en) | 2021-01-26 |
CN110663292B (zh) | 2022-12-16 |
WO2018216505A1 (ja) | 2018-11-29 |
EP3634093A4 (en) | 2021-03-10 |
CN110663292A (zh) | 2020-01-07 |
US20190373727A1 (en) | 2019-12-05 |
EP3634093A1 (en) | 2020-04-08 |
JP2018198271A (ja) | 2018-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6730960B2 (ja) | 配線基板 | |
JP6869209B2 (ja) | 配線基板 | |
US7872852B2 (en) | Conductive structure having capacitor | |
JP6528592B2 (ja) | 半導体装置 | |
JP7232305B2 (ja) | ウェーハテスト用プローブカード | |
TW200534309A (en) | Multilayer capacitor | |
JP2014138172A (ja) | 積層型電子部品および電子部品内蔵配線板 | |
JP2009027172A5 (ja) | ||
US10231331B2 (en) | Multilayer wiring board and probe card having the same | |
TWI432732B (zh) | 用於電子組件檢驗裝置之配線基板 | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
JP2012511820A (ja) | 多層式電気部品及び多層式電気部品を備えた回路 | |
KR100826071B1 (ko) | 적층 전자부품 | |
JP6111681B2 (ja) | 積層コイル部品 | |
JP6938278B2 (ja) | 配線基板 | |
JP5400993B2 (ja) | 多層セラミック配線基板およびその製造方法 | |
JP7382279B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2009194000A (ja) | 多数個取り配線基板 | |
JP6817906B2 (ja) | 配線基板 | |
JP2019029429A (ja) | プローブカード用配線基板 | |
CN112968230A (zh) | 电池包 | |
JP2022144852A (ja) | 積層コイル部品 | |
JP2019149393A (ja) | 配線基板及び電子装置 | |
JP2006294944A (ja) | 回路基板 | |
TW200908040A (en) | Capacitor and electronic assembly having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190807 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6730960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |