JP6817906B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6817906B2
JP6817906B2 JP2017145280A JP2017145280A JP6817906B2 JP 6817906 B2 JP6817906 B2 JP 6817906B2 JP 2017145280 A JP2017145280 A JP 2017145280A JP 2017145280 A JP2017145280 A JP 2017145280A JP 6817906 B2 JP6817906 B2 JP 6817906B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
wiring
conductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017145280A
Other languages
English (en)
Other versions
JP2019029430A (ja
Inventor
太佳倫 酒井
太佳倫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017145280A priority Critical patent/JP6817906B2/ja
Publication of JP2019029430A publication Critical patent/JP2019029430A/ja
Application granted granted Critical
Publication of JP6817906B2 publication Critical patent/JP6817906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

この発明は、配線基板に関する。
配線基板には、信号の伝送や電力供給に係る配線層が複数積層された積層基板がある。複数の配線層間は、絶縁層で分離され、当該絶縁層を貫く貫通導体により必要な箇所で接続される。このタイプの配線基板では、配線と貫通導体の接合箇所などにおけるインピーダンスの整合を図り、また、抵抗値やインダクタンスを低減して、信号の減衰や電圧の変化(低下)を抑制する種々の技術が提案されている(特許文献1、特許文献2)。
特開平6−318668号公報 特開2008−60208号公報
しかしながら、電源電圧や接地電圧などの供給に係る広い電源プレーンに接続される貫通導体などの断面積の狭い部分が長くなると、抵抗値やインダクタンスが大きくなり、安定かつ適正な電力供給に影響するなどの課題がある。
この発明の目的は、より安定かつ適正に電力供給を行うことのできる配線基板を提供することにある。
本発明は、上記目的を達成するため、請求項1記載の発明は、
第1の供給電圧の給電に係る第1の電圧面が設けられた第1の導体層と、第2の供給電圧の給電に係る第2の電圧面が設けられた第2の導体層と、を含む複数の導体層と、
積層された前記複数の導体層を隔てる絶縁層と、
前記絶縁層を貫いて前記導体層間を電気的に接続する貫通導体と、
を有し、
前記複数の導体層のうち最上層には、前記第1の電圧面に接続される複数の第1の電源端子と、前記第2の電圧面に接続される複数の第2の電源端子とを含む複数の外部接続端子が設けられ、
前記最上層の導体層と前記第2の導体層との間に設けられた前記第1の導体層は、2以上の所定数の前記第2の電源端子に接続され、かつ、前記所定数より多くの前記貫通導体を介して前記第2の電圧面に接続される小電圧面が周囲を前記第1の電圧面に取り囲まれて設けられている
ことを特徴とする配線基板である。
請求項2記載の発明は、請求項1記載の配線基板において、
前記第1の供給電圧は接地電圧であり、前記第1の電圧面は接地面であることを特徴としている。
請求項3記載の発明は、請求項1又は2記載の配線基板において、
複数の前記第1の導体層を備え、
前記小電圧面は、当該複数の第1の導体層のうち少なくとも前記最上層の導体層の直下の前記第1の導体層に設けられている
ことを特徴としている。
請求項4記載の発明は、請求項1〜3のいずれか一項に記載の配線基板において、
前記最上層の導体層において、前記複数の外部接続端子のうち信号の伝送に係る信号端子の配置範囲は、当該信号端子以外の端子の配置範囲により包囲され、
前記導体層の少なくとも一部には、信号の伝送に係る配線が設けられて、当該配線及び前記貫通導体により、前記信号端子と最下層の前記導体層に設けられた信号出力端子とが接続され、
前記小電圧面が設けられた前記第1の導体層では、前記配線は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲を横切って設けられ、
前記小電圧面は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲が前記配線によって分割される領域ごとに各々設けられる
ことを特徴としている。
請求項5記載の発明は、請求項1〜4のいずれか一項に記載の配線基板において、
前記第1の電圧面は、前記第1の導体層で一つながりに設けられている
ことを特徴としている。
請求項6記載の発明は、請求項1〜5のいずれか一項に記載の配線基板において、
前記小電圧面は、前記第1の電源端子から前記第1の電圧面への電源経路が少なくとも一つ内部を貫通していることを特徴としている。
本発明に従うと、配線基板においてより安定かつ適正に電力供給を行うことができるという効果がある。
本実施形態の配線基板の断面構造の一部を示す断面図である。 配線基板の平面図である。 配線基板の底面図である。 中間の配線層の配線及びプレーンの配置を説明する図である。 中間の配線層の配線及びプレーンの配置を説明する図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本実施形態の配線基板1の断面構造を示す断面図である。
この断面構造は、正方形の表面形状を有する配線基板1の上下表面に垂直な面で(積層方向に沿って)上下表面の対角線を含む断面におけるものである。
本実施形態の配線基板1は、一方の表面(上面)における中央の接続領域100(図2も参照)において、ソルダーレジスト層17から露出されたシグナルパッド111a(信号端子)、電源電圧パッド111b(第2の電源端子)及び接地パッド111c(図2参照;第1の電源端子)(複数の外部接続端子;まとめて電極パッド111とも記す;図2参照)により図示略の半導体チップの複数の入出力端子と接続可能とされる。また、他方の表面(下面)の略全面において、ソルダーレジスト層18から露出されたシグナル出力パッド114a(信号出力端子)、電源電圧出力パッド114b及び接地出力パッド114c(まとめて出力パッド114とも記す;図3参照)により半導体チップを利用する電子機器のボードや外部電源などに接続可能とされる。
この配線基板1は、複数(ここでは、説明に必要な4層を示しているが、これより多くてもよい)の配線層L1〜L4(導体層)が積層され、これらの配線層L1〜L4の間には、それぞれ、配線層L1〜L4間を隔てる絶縁層I1〜I3が設けられている。また、絶縁層I1〜I3を各々貫く導体のスルービア161a〜161c、162a〜162c、163a〜163c(まとめてスルービア16などとも記す;貫通導体)が設けられて、配線層L1〜L4同士を電気的に接続している。
各配線層L1〜L4には、それぞれ、配線やパッドなどが用いられていない範囲に絶縁部分を介して所定の電圧の電圧プレーン(所定の電圧面)が設けられている。電圧プレーンには、所定の駆動電圧(第2の供給電圧)を供給(給電)する電源電圧面133(第2の電圧面)及び接地電圧(第1の供給電圧)を供給する接地面121、122、124(第1の電圧面)が含まれる。配線層L2が本実施形態の配線基板1における第1の導体層であり、配線層L3が本実施形態の第2の導体層である。
絶縁層I1〜I3には、例えば、絶縁性の各種樹脂材料が用いられるが、その他各種有機化合物や無機材料(セラミクス)が用いられても良い。スルービア16には、タングステンや銅などのうち、絶縁層の材質に応じて適切な組み合わせとなるものが用いられる。
なお、絶縁層I1〜I3及び配線層L1〜L4の厚さの比や、スルービア16、電極パッド111及び出力パッド114の形状、サイズなどは、説明のため強調又は簡略化したものであり、特定の値や形状を反映したものではない。また、ここでいう上下は、説明の便宜上のものであり、固定されるものではない。保管時や利用時の向きなどは、適宜変更され得る。
図2は、配線基板1の平面図である。また、図3は、配線基板1の底面図である。
図2に示すように、配線基板1の半導体チップに接続される側の表面(上面)には、中央付近における方形状の接続領域100内(範囲内)に12×12の144個の電極パッド111がソルダーレジスト層17から露出されて二次元マトリクス状に配列されている。これらの電極パッド111の二次元配列のうち、中央の6×6(36個)がシグナルパッド111aであり、半導体チップにおける36個の信号入出力端子に接続可能とされる。また、シグナルパッド111aの配置範囲を包囲する配置範囲に設けられた残りの108個の電極パッド111(信号端子以外の端子)は、電源電圧パッド111b及び接地パッド111cであり、ここでは、交互に混在して配置され、半導体チップにおける電源入出力端子に接続可能とされる。配線層L1(最上層の導体層)には、これらの電極パッド111にそれぞれ応じた導体面(凹部や突起を有していてもよい)が設けられ、また、これらの電源電圧パッド111b及び接地パッド111cの周囲には、図1に示した接地面121が設けられている。
電極パッド111は、図4に示すシグナル線152上のものを除き、絶縁層I1におけるこれら電極パッド111と平面視で同一位置を貫いて設けられたスルービア16(161a〜161c)を介してそれぞれ配線層L2に接続されている。シグナル線152上の電極パッド111は、電源電圧パッド111b及び接地パッド111cのいずれかであり、隣り合って配置されている電源電圧パッド111b又は接地パッド111cと配線層L1の面内で接続されている。あるいは、接地パッド111cについては、接地面121と接続されていてもよい。
図3に示すように、配線基板1の裏側の表面(半導体チップとの接続面とは反対側の面;下面)には、ボードなどの接続対象(必要に応じてその規格)に応じて上面における電極パッド111の配列間隔よりも広い間隔で複数の出力パッド114が二次元マトリクス状に配列されている。これらの配列は、電極パッド111の配列パターンとは異なり、シグナル出力パッド114aが接続領域100を平面視で投影した範囲外に設けられ、また、シグナル出力パッド114a、電源電圧出力パッド114b及び接地出力パッド114cが全て混在している。36個のシグナル出力パッド114aは、後述のように、信号経路(シグナル線及び貫通導体)により36個のシグナルパッド111aと各々個別に接続されている。電源電圧出力パッド114b及び接地出力パッド114cの数は、電源電圧パッド111b及び接地パッド111cの数とそれぞれ異なっていてもよいが、なるべく均等に分散配置されることが好ましい。
ソルダーレジスト層18により被覆された配線層L4(最下層の導体層)には、シグナル出力パッド114a及び電源電圧出力パッド114bに対応する位置にそれぞれ導体面が設けられている。接地出力パッド114cに対応する位置、及びシグナル出力パッド114aや電源電圧出力パッド114bが設けられていない部分には、図1に示した一つながりの接地面124が設けられている。
図4は、配線層L2の配線及びプレーンの配置を説明する図である。図5は、配線層L3の配線及びプレーンの配置を説明する図である。
図4に示すように、配線層L2(最上層の導体層の直下の導体層)には、平面視で投影されるシグナルパッド111aの位置、すなわち、シグナルパッド111aに接続されて絶縁層I1を貫くスルービア161aの根元位置(下端)のうち、二次元マトリクス状の配列(6×6)の最外周に位置する20箇所から、それぞれ配線層L2の外縁方向へ延びるシグナル線152(配線)が設けられている。このように信号経路が引き出された先端(シグナル線152のスルービア161aの根元位置とは反対側の端)は、絶縁層I2を貫いて設けられているスルービア162aに接続されている。残りの16個のシグナルパッド111aは、絶縁層I1を貫くスルービア161aと平面視同一位置で、絶縁層I2を貫いて設けられたスルービア162aに接続されている。これらのシグナル線152は、平面視で投影される電源電圧パッド111b及び接地パッド111cの配置範囲を配線層L2の面内で上下左右の各方向に横断して(横切って)いる。この横断部分における複数のシグナル線152の配列幅は、それぞれ、シグナル線152の引き出し方向に垂直な方向について、スルービア161aの根元の配置幅よりも狭い。横断位置は適宜定められ、例えば、図4の右側のように範囲が二分割されていても良い。
接地パッド111cに接続され、絶縁層I1を貫いて設けられているスルービア161cの根元部分のうち一部は、配線層L2の接地面122に接続されている。接地面122は、この配線層L2の面内で一つながりとなっている。
一方、接地面122の内部には、電源電圧パッド111bに接続するスルービア161bの根元部分を複数含む4つの小電源面132a〜132d(小電圧面)が設けられている。ここでいう内部とは、小電源面132a〜132dが接地面122の境界やシグナル線152(その周囲の絶縁部分)に接触しない、すなわち、周囲を完全に接地面122により取り囲まれていることをいう。絶縁層I2には、当該絶縁層I2を貫通してこの小電源面132a〜132dと電源電圧面133とを接続するスルービア162bが複数並列に設けられている。小電源面132a〜132dにそれぞれ接続するスルービア162bは、電源電圧パッド111bと小電源面132a〜132dとを接続するスルービア161bの根元部分と平面視で同一箇所(細線で示された円)に加えて、小電源面132a〜132d内に太線円で示された位置にそれぞれ設けられている。すなわち、小電源面132a〜132dにそれぞれ接続するスルービアの数は、絶縁層I1の側のスルービア161bの数(すなわち、接続される電源電圧パッド111bの数(2以上の所定数))よりも絶縁層I2の側のスルービア162bの数の方が多い(所定数より多い)。これにより、半導体チップへの電力供給に係る配線が狭い電源電圧パッド111bから電源電圧面133までのうち、小電源面132a〜132dと電源電圧面133との間で抵抗値やインピーダンスを低減させる。
シグナル線152は、上述のように、接地面122が配線層L2内で一つながりとなるように、すなわち、接地面122を分断しないように設けられる。一方で、その結果として小電源面132a〜132dに接続されないスルービア161bがなるべく多くならないように、小電源面132a〜132dのサイズ、形状やシグナル線152の経路が適宜設計される。
ここでは、接地パッド111cに接続するスルービア161cの根元部分が絶縁部分を介して小電源面132a〜132dの内部にあり、接地面122に接続されないものがある。これらについては、当該スルービア161cの根元と配線層L2で接続して絶縁層I2を貫くスルービア162cが設けられて、配線層L3(更に配線層L4の接地面124)に接続される接地経路(小電源面132a〜132dの内部を貫通する電源経路)が形成されている。
電源電圧パッド111bに接続して絶縁層I1を貫通するスルービア161bのうち、小電源面132a〜132dに接続しない残りについては、当該スルービア161bの根元と配線層L2で接続して絶縁層I2を貫くスルービア162bが設けられて、配線層L3に接続される。
図5に示すように、配線層L3では、配線層L2で信号経路が引き出されていない残りのシグナルパッド111aにスルービア161aを介して接続されて絶縁層I2を貫くスルービア162aの根元位置から、各々シグナル線153が配線層L3の外縁方向へ配線層L3上の各所へ延びている。配線層L3上では、シグナル線153が設けられた範囲、及び平面視でスルービア162a、162cに対応する範囲以外が絶縁部分を挟んで電源電圧面133とされている。スルービア161b及び小電源面132a〜132dに接続されてそれぞれ絶縁層I2を貫くスルービア162bと、配線層L3とが接する範囲は、いずれも電源電圧面133となり、かつ、電源電圧面133が配線層L3上で一つながりとなるように、シグナル線153の経路(シグナル配線)が定められている。
配線層L2、L3の各面内におけるシグナル線152、153による信号経路の引き出し先は、絶縁層I3を貫くスルービア163aによりそれぞれ配線層L4におけるシグナル出力パッド114aの位置に接続される。電源電圧面133の裏側(下面側)には、適宜分散して絶縁層I3を貫くスルービア163bが設けられ、配線層L4における電源電圧出力パッド114bの位置に接続される。
配線層L4のうち、シグナル出力パッド114a及び電源電圧出力パッド114bが設けられていない部分には、絶縁部分を挟んで接地面124が設けられている。絶縁層I3には、絶縁層I2に設けられた接地電圧用のスルービア162cと平面視同一位置に、当該スルービア162cと接続するスルービア163cが設けられて、この配線層L4の接地面124と接続される。このスルービア163cと接地面124との接触位置は、配線層L4において接地出力パッド114cの位置(平面視)と一致している必要はない。接地出力パッド114cは、出力パッド114の配列に応じてシグナル出力パッド114a及び電源電圧出力パッド114bのいずれも設けられていない位置に配置されている。
以上のように、本実施形態の配線基板1は、第1の供給電圧(接地電圧)の給電に係る第1の電圧面(接地面121、122、124)が設けられた配線層L1、L2、L4と、第2の供給電圧(駆動電圧)の給電に係る電源電圧面133が設けられた配線層L3と、を含む複数の配線層L1〜L4と、積層された複数の配線層L1〜L4を隔てる絶縁層I1〜I3と、絶縁層I1〜I3を貫いて配線層L1〜L4を電気的に接続するスルービア16と、を有する。配線基板1では、複数の配線層のうち最上層の配線層L1には、接地面121、122、124に接続される複数の接地パッド111cと、電源電圧面133に接続される複数の電源電圧パッド111bとが設けられ、最上層の配線層L1と配線層L3との間に設けられた配線層L2には、2以上の所定数の電源電圧パッド111bに接続され、かつ、所定数より多くのスルービア162bを介して電源電圧面133に接続される小電源面132a〜132dが周囲を接地面122に取り囲まれて設けられている。
このように、電源電圧パッド111bから電源電圧面133までの距離がある(間に他の配線層がある)場合に、単に各々スルービアで電源電圧面133までつなぐと電気抵抗やインダクタンスが増加して適正な電力供給が行いづらくなるので、間の他の電圧面(接地面122)内に小電源面132a〜132dを設けて複数のスルービア162bにより小電源面132a〜132dと電源電圧面133とを並列につなぐことで、電気抵抗を低下させることができる。このとき、接地面122の内部に小電源面132a〜132dが設けられるので、接地電圧の供給維持自体には大きな問題を及ぼさず、また、信号経路にもノイズなどの悪影響を及ぼさない。したがって、この配線基板1では、駆動電圧と接地電圧をバランスよく、より安定かつ適正に電力供給を行うことができる。
また、小電源面132a〜132dが形成される配線層L2の電圧面への供給電圧は接地電圧であり、配線層L1、L2、L4の電圧面は接地面121、122、124である。このように、駆動電圧を通過させる接地面に対して小電源面132a〜132dを設け、当該小電源面132a〜132dと電源電圧面133とを複数のスルービア162bで結ぶことで、電源電圧パッド111bから電源電圧面133まで各々スルービア161b、162bのみで接続するよりも電気抵抗やインダクタンスを低下させることができ、容易により適正な駆動電圧の供給を行うことが可能となる。
また、接地面が設けられた複数の配線層L1、L2、L4のうち、小電源面132a〜132dは、最上層の配線層L1の直下の配線層L2に設けられている。このように、電源電圧パッド111bからできるだけ近い配線層L2で広い断面積の領域に接続することで、最も効果的に電気抵抗やインダクタンスを低下させることができる。
また、最上層の配線層L1において、複数の電極パッド111のうち信号の伝送に係るシグナルパッド111aの配置範囲は、シグナルパッド111a以外の電極パッド111(電源電圧パッド111b及び接地パッド111c)の配置範囲により包囲され、配線層L1〜L4の少なくとも一部(配線層L2、L3の一部分)には、信号の伝送に係るシグナル線152、153が設けられて、当該シグナル線152、153及びスルービア16により、シグナルパッド111aと最下層の配線層L4に設けられたシグナル出力パッド114aとが接続され、小電源面132a〜132dが設けられた配線層L2では、シグナル線152は、平面視で投影されるシグナルパッド111a以外の電極パッド111の配置範囲を横切って設けられ、小電源面132a〜132dは、平面視で投影される電源電圧パッド111b及び接地パッド111cの配置範囲がシグナル線152によって分割される領域ごとに各々設けられる。
このように、シグナル線152、153が平面視で電源電圧パッド111b及び接地パッド111cの配置範囲を横切る必要がある場合、小電源面132a〜132dを無理につなぐと接続された小電源間が細長くなるなどでメリットが縮小される一方で、接地面122が一部で細くなったり途切れたりといった問題も生じるので、容易に可能な範囲で複数設けることで、電源電圧の供給と接地電圧の供給とをバランスよく適正に行うことができる。
また、接地面122は、配線層L2(、L1、L4)で一つながりに設けられている。これにより、接地面を確実に同一の電圧に維持することができるので、安定した印加電圧、すなわち、駆動電圧と接地電圧との電圧差を印加することが可能となり、半導体チップを安定動作させることができる。
また、小電源面132a〜132dは、接地パッド111cから接地面124への経路(接地経路;平面視同一位置で接続されたスルービア161c、162c)が少なくとも一つ内部を貫通している。
電源電圧パッド111bと接地パッド111cとが混在して配置されている場合、多くの電源電圧パッド111bをまとめて少ない数の小電源面につなごうとすると、その分接地パッド111cが接地面121、122、124に接続されるまでの経路が細くなったり遠回りになったりするという問題が生じる。配線基板1では、一部の接地パッド111cに係るスルービア161c、162cが小電源面132a〜132dの内部を通るように当該小電源面132a〜132dを配置することで、一方では小電源面132a〜132dの形状を極端に細長くしたり複雑にしたりせず、他方では接地パッド111cの接地に係る経路を極端に長くしたり細い部分を生じさせたりしない。このように、駆動電圧と接地電圧の供給のいずれも困難にせずバランスよく適正に供給することで、半導体チップの各部の動作を全体として安定させることができる。
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、配線層L2の接地面122内に小電源面132a〜132dを設けることで、更に下層の電源電圧面133と電源電圧パッド111bとの間の電気抵抗やインダクタンスなどの低減を図ることとしたが、配線層L2に電源電圧面が設けられている場合には、更に下層の接地面との接続に係る小接地面が電源電圧面内設けられていてもよい。
また、全ての配線層に電源電圧面や接地面が設けられている必要はない。
また、上記実施の形態では、シグナルパッド111aの配置範囲が電源電圧パッド111b及び接地パッド111cの配置範囲に包囲されている場合を例に挙げて説明したが、これに限られない。その他のパッド配置の場合でも電源電圧パッド111bと接地パッド111cの配置範囲がきれいに分離されない任意の場合に本発明を適用することができる。
また、上記実施の形態では、配線層がL1〜L4の4層の場合を例に挙げて説明したが、より多くの配線層が設けられていてもよい。この場合、電源電圧面が配線層L3ではなく、より下の層に設けられていてもよく、小電源面が配線層L2ではなく、最上層の電源電圧面より上層のいずれかの接地面の内部に設けられていてもよい。また、小電源面が複数の配線層の接地面内にそれぞれ設けられていてもよい。
また、上記の実施の形態では、配線層内で接地面が複数に分断されないようにシグナル線152、153が配置されたが、必ずしもこれに限られるものではない。シグナル線152、153の配置パターンは、本発明により接地電圧の供給及び電源電圧の供給に係る影響を相殺せず、信号の伝送に悪影響を及ぼさない範囲において任意に設定され得る。
また、小電源面の数、形状や配置は上記実施の形態に限られるものではない。シグナル線152により複数のエリアに分割された電源電圧パッド111b及び接地パッド111cの配置範囲のいずれかに複数設けられてもよいし、場合によっては必ずしも全てのエリアに設けられなくてもよい。また、内部を貫通するスルービア161c、162cの一部又は全部が接地面122と接続するようにより複雑な形状の小電源面132a〜132dの形状であってもよい。
また、配線層L1において、接地パッド111cの一部又は全部は、接地面121と一体的につながっていてもよい。また、つながっている接地パッド111cの部分は、単に接地面121の一部がソルダーレジスト層17から選択的に露出されているだけであってもよい。
その他、上記実施の形態で示した構造、構成や配置などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
1 配線基板
17、18 ソルダーレジスト層
100 接続領域
111 電極パッド
111a シグナルパッド
111b 電源電圧パッド
111c 接地パッド
114 出力パッド
114a シグナル出力パッド
114b 電源電圧出力パッド
114c 接地出力パッド
121、122、124 接地面
132a〜132d 小電源面
133 電源電圧面
152、153 シグナル線
161a〜161c、162a〜162c、163a〜163c スルービア
I1〜I3 絶縁層
L1〜L4 配線層

Claims (6)

  1. 第1の供給電圧の給電に係る第1の電圧面が設けられた第1の導体層と、第2の供給電圧の給電に係る第2の電圧面が設けられた第2の導体層と、を含む複数の導体層と、
    積層された前記複数の導体層を隔てる絶縁層と、
    前記絶縁層を貫いて前記導体層間を電気的に接続する貫通導体と、
    を有し、
    前記複数の導体層のうち最上層には、前記第1の電圧面に接続される複数の第1の電源端子と、前記第2の電圧面に接続される複数の第2の電源端子とを含む複数の外部接続端子が設けられ、
    前記最上層の導体層と前記第2の導体層との間に設けられた前記第1の導体層は、2以上の所定数の前記第2の電源端子に接続され、かつ、前記所定数より多くの前記貫通導体を介して前記第2の電圧面に接続される小電圧面が周囲を前記第1の電圧面に取り囲まれて設けられている
    ことを特徴とする配線基板。
  2. 前記第1の供給電圧は接地電圧であり、前記第1の電圧面は接地面であることを特徴とする請求項1記載の配線基板。
  3. 複数の前記第1の導体層を備え、
    前記小電圧面は、当該複数の第1の導体層のうち少なくとも前記最上層の導体層の直下の前記第1の導体層に設けられている
    ことを特徴とする請求項1又は2記載の配線基板。
  4. 前記最上層の導体層において、前記複数の外部接続端子のうち信号の伝送に係る信号端子の配置範囲は、当該信号端子以外の端子の配置範囲により包囲され、
    前記導体層の少なくとも一部には、信号の伝送に係る配線が設けられて、当該配線及び前記貫通導体により、前記信号端子と最下層の前記導体層に設けられた信号出力端子とが接続され、
    前記小電圧面が設けられた前記第1の導体層では、前記配線は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲を横切って設けられ、
    前記小電圧面は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲が前記配線によって分割される領域ごとに各々設けられる
    ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。
  5. 前記第1の電圧面は、前記第1の導体層で一つながりに設けられている
    ことを特徴とする請求項1〜4のいずれか一項に記載の配線基板。
  6. 前記小電圧面は、前記第1の電源端子から前記第1の電圧面への電源経路が少なくとも一つ内部を貫通していることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。
JP2017145280A 2017-07-27 2017-07-27 配線基板 Active JP6817906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017145280A JP6817906B2 (ja) 2017-07-27 2017-07-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017145280A JP6817906B2 (ja) 2017-07-27 2017-07-27 配線基板

Publications (2)

Publication Number Publication Date
JP2019029430A JP2019029430A (ja) 2019-02-21
JP6817906B2 true JP6817906B2 (ja) 2021-01-20

Family

ID=65478834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145280A Active JP6817906B2 (ja) 2017-07-27 2017-07-27 配線基板

Country Status (1)

Country Link
JP (1) JP6817906B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP2008060208A (ja) * 2006-08-30 2008-03-13 Kyocera Corp 多層配線基板およびそれを用いたプローブカード
JP5014380B2 (ja) * 2009-05-27 2012-08-29 京セラ株式会社 多層基板および半導体装置
JP2011124549A (ja) * 2009-11-11 2011-06-23 Canon Inc 半導体装置
JP6611555B2 (ja) * 2015-10-16 2019-11-27 キヤノン株式会社 プリント回路板及び電子機器
JP2017028182A (ja) * 2015-07-27 2017-02-02 京セラ株式会社 配線基板
JP6258460B2 (ja) * 2016-12-15 2018-01-10 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019029430A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
US20200154564A1 (en) Light-emitting module
KR100910229B1 (ko) 적층 반도체 패키지
US6121554A (en) Printed wiring board
KR101860735B1 (ko) 배선 기판
US10993321B2 (en) Wiring substrate
JP2003007750A (ja) 半導体装置
TW454310B (en) Semiconductor device
JP4707095B2 (ja) 半導体回路
KR100575041B1 (ko) 신호라우팅 디바이스에서 층수를 줄이는 기술
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
JP2016076552A (ja) 発光素子実装基板
US6768206B2 (en) Organic substrate for flip chip bonding
KR100900236B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US8710667B2 (en) Semiconductor device
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
JPWO2021111604A5 (ja)
KR101046388B1 (ko) 반도체 패키지
JP6817906B2 (ja) 配線基板
CN106549001B (zh) 具有再分布焊盘的半导体装置
US6945791B2 (en) Integrated circuit redistribution package
US9480161B2 (en) Thin low profile strip dual in-line memory module
JP6863852B2 (ja) プローブカード用配線基板
JP2019046824A (ja) 配線基板
JP6924654B2 (ja) 配線基板
JP2019149508A (ja) 配線基板及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201225

R150 Certificate of patent or registration of utility model

Ref document number: 6817906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150