JP6817906B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6817906B2 JP6817906B2 JP2017145280A JP2017145280A JP6817906B2 JP 6817906 B2 JP6817906 B2 JP 6817906B2 JP 2017145280 A JP2017145280 A JP 2017145280A JP 2017145280 A JP2017145280 A JP 2017145280A JP 6817906 B2 JP6817906 B2 JP 6817906B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- wiring
- conductor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
第1の供給電圧の給電に係る第1の電圧面が設けられた第1の導体層と、第2の供給電圧の給電に係る第2の電圧面が設けられた第2の導体層と、を含む複数の導体層と、
積層された前記複数の導体層を隔てる絶縁層と、
前記絶縁層を貫いて前記導体層間を電気的に接続する貫通導体と、
を有し、
前記複数の導体層のうち最上層には、前記第1の電圧面に接続される複数の第1の電源端子と、前記第2の電圧面に接続される複数の第2の電源端子とを含む複数の外部接続端子が設けられ、
前記最上層の導体層と前記第2の導体層との間に設けられた前記第1の導体層は、2以上の所定数の前記第2の電源端子に接続され、かつ、前記所定数より多くの前記貫通導体を介して前記第2の電圧面に接続される小電圧面が周囲を前記第1の電圧面に取り囲まれて設けられている
ことを特徴とする配線基板である。
前記第1の供給電圧は接地電圧であり、前記第1の電圧面は接地面であることを特徴としている。
複数の前記第1の導体層を備え、
前記小電圧面は、当該複数の第1の導体層のうち少なくとも前記最上層の導体層の直下の前記第1の導体層に設けられている
ことを特徴としている。
前記最上層の導体層において、前記複数の外部接続端子のうち信号の伝送に係る信号端子の配置範囲は、当該信号端子以外の端子の配置範囲により包囲され、
前記導体層の少なくとも一部には、信号の伝送に係る配線が設けられて、当該配線及び前記貫通導体により、前記信号端子と最下層の前記導体層に設けられた信号出力端子とが接続され、
前記小電圧面が設けられた前記第1の導体層では、前記配線は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲を横切って設けられ、
前記小電圧面は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲が前記配線によって分割される領域ごとに各々設けられる
ことを特徴としている。
前記第1の電圧面は、前記第1の導体層で一つながりに設けられている
ことを特徴としている。
前記小電圧面は、前記第1の電源端子から前記第1の電圧面への電源経路が少なくとも一つ内部を貫通していることを特徴としている。
図1は、本実施形態の配線基板1の断面構造を示す断面図である。
この断面構造は、正方形の表面形状を有する配線基板1の上下表面に垂直な面で(積層方向に沿って)上下表面の対角線を含む断面におけるものである。
なお、絶縁層I1〜I3及び配線層L1〜L4の厚さの比や、スルービア16、電極パッド111及び出力パッド114の形状、サイズなどは、説明のため強調又は簡略化したものであり、特定の値や形状を反映したものではない。また、ここでいう上下は、説明の便宜上のものであり、固定されるものではない。保管時や利用時の向きなどは、適宜変更され得る。
このように、電源電圧パッド111bから電源電圧面133までの距離がある(間に他の配線層がある)場合に、単に各々スルービアで電源電圧面133までつなぐと電気抵抗やインダクタンスが増加して適正な電力供給が行いづらくなるので、間の他の電圧面(接地面122)内に小電源面132a〜132dを設けて複数のスルービア162bにより小電源面132a〜132dと電源電圧面133とを並列につなぐことで、電気抵抗を低下させることができる。このとき、接地面122の内部に小電源面132a〜132dが設けられるので、接地電圧の供給維持自体には大きな問題を及ぼさず、また、信号経路にもノイズなどの悪影響を及ぼさない。したがって、この配線基板1では、駆動電圧と接地電圧をバランスよく、より安定かつ適正に電力供給を行うことができる。
このように、シグナル線152、153が平面視で電源電圧パッド111b及び接地パッド111cの配置範囲を横切る必要がある場合、小電源面132a〜132dを無理につなぐと接続された小電源間が細長くなるなどでメリットが縮小される一方で、接地面122が一部で細くなったり途切れたりといった問題も生じるので、容易に可能な範囲で複数設けることで、電源電圧の供給と接地電圧の供給とをバランスよく適正に行うことができる。
電源電圧パッド111bと接地パッド111cとが混在して配置されている場合、多くの電源電圧パッド111bをまとめて少ない数の小電源面につなごうとすると、その分接地パッド111cが接地面121、122、124に接続されるまでの経路が細くなったり遠回りになったりするという問題が生じる。配線基板1では、一部の接地パッド111cに係るスルービア161c、162cが小電源面132a〜132dの内部を通るように当該小電源面132a〜132dを配置することで、一方では小電源面132a〜132dの形状を極端に細長くしたり複雑にしたりせず、他方では接地パッド111cの接地に係る経路を極端に長くしたり細い部分を生じさせたりしない。このように、駆動電圧と接地電圧の供給のいずれも困難にせずバランスよく適正に供給することで、半導体チップの各部の動作を全体として安定させることができる。
例えば、上記実施の形態では、配線層L2の接地面122内に小電源面132a〜132dを設けることで、更に下層の電源電圧面133と電源電圧パッド111bとの間の電気抵抗やインダクタンスなどの低減を図ることとしたが、配線層L2に電源電圧面が設けられている場合には、更に下層の接地面との接続に係る小接地面が電源電圧面内設けられていてもよい。
その他、上記実施の形態で示した構造、構成や配置などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
17、18 ソルダーレジスト層
100 接続領域
111 電極パッド
111a シグナルパッド
111b 電源電圧パッド
111c 接地パッド
114 出力パッド
114a シグナル出力パッド
114b 電源電圧出力パッド
114c 接地出力パッド
121、122、124 接地面
132a〜132d 小電源面
133 電源電圧面
152、153 シグナル線
161a〜161c、162a〜162c、163a〜163c スルービア
I1〜I3 絶縁層
L1〜L4 配線層
Claims (6)
- 第1の供給電圧の給電に係る第1の電圧面が設けられた第1の導体層と、第2の供給電圧の給電に係る第2の電圧面が設けられた第2の導体層と、を含む複数の導体層と、
積層された前記複数の導体層を隔てる絶縁層と、
前記絶縁層を貫いて前記導体層間を電気的に接続する貫通導体と、
を有し、
前記複数の導体層のうち最上層には、前記第1の電圧面に接続される複数の第1の電源端子と、前記第2の電圧面に接続される複数の第2の電源端子とを含む複数の外部接続端子が設けられ、
前記最上層の導体層と前記第2の導体層との間に設けられた前記第1の導体層は、2以上の所定数の前記第2の電源端子に接続され、かつ、前記所定数より多くの前記貫通導体を介して前記第2の電圧面に接続される小電圧面が周囲を前記第1の電圧面に取り囲まれて設けられている
ことを特徴とする配線基板。 - 前記第1の供給電圧は接地電圧であり、前記第1の電圧面は接地面であることを特徴とする請求項1記載の配線基板。
- 複数の前記第1の導体層を備え、
前記小電圧面は、当該複数の第1の導体層のうち少なくとも前記最上層の導体層の直下の前記第1の導体層に設けられている
ことを特徴とする請求項1又は2記載の配線基板。 - 前記最上層の導体層において、前記複数の外部接続端子のうち信号の伝送に係る信号端子の配置範囲は、当該信号端子以外の端子の配置範囲により包囲され、
前記導体層の少なくとも一部には、信号の伝送に係る配線が設けられて、当該配線及び前記貫通導体により、前記信号端子と最下層の前記導体層に設けられた信号出力端子とが接続され、
前記小電圧面が設けられた前記第1の導体層では、前記配線は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲を横切って設けられ、
前記小電圧面は、平面視で投影される前記信号端子以外の外部接続端子の配置範囲が前記配線によって分割される領域ごとに各々設けられる
ことを特徴とする請求項1〜3のいずれか一項に記載の配線基板。 - 前記第1の電圧面は、前記第1の導体層で一つながりに設けられている
ことを特徴とする請求項1〜4のいずれか一項に記載の配線基板。 - 前記小電圧面は、前記第1の電源端子から前記第1の電圧面への電源経路が少なくとも一つ内部を貫通していることを特徴とする請求項1〜5のいずれか一項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145280A JP6817906B2 (ja) | 2017-07-27 | 2017-07-27 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145280A JP6817906B2 (ja) | 2017-07-27 | 2017-07-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029430A JP2019029430A (ja) | 2019-02-21 |
JP6817906B2 true JP6817906B2 (ja) | 2021-01-20 |
Family
ID=65478834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145280A Active JP6817906B2 (ja) | 2017-07-27 | 2017-07-27 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6817906B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3925032B2 (ja) * | 2000-03-14 | 2007-06-06 | 富士ゼロックス株式会社 | プリント配線基板 |
JP2008060208A (ja) * | 2006-08-30 | 2008-03-13 | Kyocera Corp | 多層配線基板およびそれを用いたプローブカード |
JP5014380B2 (ja) * | 2009-05-27 | 2012-08-29 | 京セラ株式会社 | 多層基板および半導体装置 |
JP2011124549A (ja) * | 2009-11-11 | 2011-06-23 | Canon Inc | 半導体装置 |
JP6611555B2 (ja) * | 2015-10-16 | 2019-11-27 | キヤノン株式会社 | プリント回路板及び電子機器 |
JP2017028182A (ja) * | 2015-07-27 | 2017-02-02 | 京セラ株式会社 | 配線基板 |
JP6258460B2 (ja) * | 2016-12-15 | 2018-01-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2017
- 2017-07-27 JP JP2017145280A patent/JP6817906B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019029430A (ja) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200154564A1 (en) | Light-emitting module | |
KR100910229B1 (ko) | 적층 반도체 패키지 | |
US6121554A (en) | Printed wiring board | |
KR101860735B1 (ko) | 배선 기판 | |
US10993321B2 (en) | Wiring substrate | |
JP2003007750A (ja) | 半導体装置 | |
TW454310B (en) | Semiconductor device | |
JP4707095B2 (ja) | 半導体回路 | |
KR100575041B1 (ko) | 신호라우팅 디바이스에서 층수를 줄이는 기술 | |
US6815621B2 (en) | Chip scale package, printed circuit board, and method of designing a printed circuit board | |
JP2016076552A (ja) | 発光素子実装基板 | |
US6768206B2 (en) | Organic substrate for flip chip bonding | |
KR100900236B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
US8710667B2 (en) | Semiconductor device | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
JPWO2021111604A5 (ja) | ||
KR101046388B1 (ko) | 반도체 패키지 | |
JP6817906B2 (ja) | 配線基板 | |
CN106549001B (zh) | 具有再分布焊盘的半导体装置 | |
US6945791B2 (en) | Integrated circuit redistribution package | |
US9480161B2 (en) | Thin low profile strip dual in-line memory module | |
JP6863852B2 (ja) | プローブカード用配線基板 | |
JP2019046824A (ja) | 配線基板 | |
JP6924654B2 (ja) | 配線基板 | |
JP2019149508A (ja) | 配線基板及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6817906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |