KR20150046615A - 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 Download PDF

Info

Publication number
KR20150046615A
KR20150046615A KR20130126060A KR20130126060A KR20150046615A KR 20150046615 A KR20150046615 A KR 20150046615A KR 20130126060 A KR20130126060 A KR 20130126060A KR 20130126060 A KR20130126060 A KR 20130126060A KR 20150046615 A KR20150046615 A KR 20150046615A
Authority
KR
South Korea
Prior art keywords
vias
layer
staggered
stacked
core layer
Prior art date
Application number
KR20130126060A
Other languages
English (en)
Inventor
김혜진
남효승
민태홍
김상훈
조석현
이정한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130126060A priority Critical patent/KR20150046615A/ko
Priority to US14/319,743 priority patent/US20150107880A1/en
Publication of KR20150046615A publication Critical patent/KR20150046615A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

본 발명은 다층 인쇄회로기판에 관한 것이다.
본 발명에 따른 인쇄회로기판은 코어층 상부에 적층 형성된 스택(stack) 비아; 상기 스택 비아 양측에 형성되며, 상기 코어층 상부에 적층되는 스태거드(staggered) 비아; 및 코어층 하부에 적층되며, 상기 스택 비아 및 스태거드 비아의 오픈 영역 외의 절연층 상에 적층된 솔더 레지스트층;으로 구성되어 상기 스태거 비아에 형성된 다수의 비아들이 강성을 증대시시켜 기판의 휨을 방지하는 효과가 있다.

Description

다층 인쇄회로기판{Muli Layer Printed Circuit Board}
본 발명은 다층 인쇄회로기판에 관한 것으로서, 보다 자세하게는 인쇄회로기판의 제조 공정중 휨이 방지되는 다층 인쇄회로기판에 관한 것이다.
최근 전자 제품이 소형화, 박판화, 고밀도화 및 패키지(package)화 되어 감에 따라 인쇄회로기판 역시 배선 밀도(배선의 폭, 배선간의 간격)을 작게하기 위해 미세패턴(fine pattern)화가 진행되고 있다.
이에 다층 인쇄회로기판도 미세패턴을 구현하고 신뢰성 및 설계 밀도를 높이기 위해서 회로의 층 구성이 복잡하게 되고, 회로 패턴이 구현된 레이어가 복층화 되는 등 점차 인쇄회로기판의 고밀도화 및 박형화 되어 가고 있다.
다층 빌드업(build up) 패키지 기판은 상부에 실장되는 디바이스의 시그널(signal)을 하부에 전달하기 위해 상부 레이어(layer)의 미세화가 요구되며, 반도체 패키지를 실장하기 위해서는 기판의 한정된 면적 내에서 배선 집중 영역이 발생되어 비대칭적인 구조를 지닐 수 있다.
그리고, 패키지의 CUP, AP(Application Processor)등이 고기능화될 수록 기판으로 연결되는 시그널(signal) 수가 증가하며 전원 및 접지 연결 수가 늘어날 수 밖에 없다. 이때, 고성능 빌드업 패키지를 구현하기 위해 기판 내에 적층세라믹콘덴서(MLCC)가 내장되어 소형화 및 패키지화를 구현할 수 있다.
일반적인 빌드업 패키지 기판은 코어(Core)층을 중심으로 양면이 빌드업되고 칩이 실장되는 외곽부분은 비아(via)로 형성되어 기판 가장자리 부분에 강성이 부족해 기판에 휨이 발생할 수 있다.
또한, 미세화된 레이어로 빌드업을 구성할 수 있으나 기판의 강성을 유지할 수 없어 휨, 뒤틀림 등이 발생될 수 있으므로 동일 사이즈에서 강성이 우수한 인쇄회로기판을 제작할 수 없는 문제점이 있었다.
일본 특허공개공보 제2001-113527호
따라서, 본 발명은 종래 다층 인쇄회로기판에서 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 인쇄회로기판의 가장자리 부분에 비아를 집중적으로 배치시켜 인쇄회로기판의 제조 공정 중에 휨 발생을 방지할 수 있도록 한 다층 인쇄회로기판이 제공됨에 발명의 목적이 있다.
본 발명의 상기 목적은, 코어층 상부에 적층 형성된 스택(stack) 비아; 상기 스택 비아 양측에 형성되며, 상기 코어층 상부에 적층되는 스태거드(staggered) 비아; 및 코어층 하부에 적층되며, 상기 스택 비아 및 스태거드 비아의 오픈 영역 외의 절연층 상에 적층된 솔더 레지스트층; 으로 구성된 다층 인쇄회로기판이 제공됨에 의해서 달성된다.
이때, 상기 스택 비아는 층간 절연층에 상하로 인접된 비아가 수직으로 연결되고, 상기 스태거드 비아는 상기 코어층 상부에 비아가 군집을 이루어 배치되며 층간 절연층 상에 형성된 배선층과 복수의 비아들이 서로 엇갈려 연결될 수 있다.
또한, 상기 스태거드 비아는 인접한 절연층에 각기 다른 직경의 비아가 형성될 수 있다.
또한, 상기 스태거드 비아는 상기 스택 비아를 중심으로 대칭 형성될 수 있다.
또한, 상기 배선층에는 복수의 비아가 연결될 수 있다.
또한, 상기 솔더레지스트층은 상기 스택 비아 및 스태거드비아의 배선층을 노출시키는 오픈 영역을 가질 수 있다.
한편, 본 발명의 다른 목적은, 캐비티가 형성된 코어층; 상기 캐비티 상부에 적층 형성된 스택(stack) 비아; 상기 스택 비아 양측에 형성되며, 상기 코어층 상부에 적층되는 스태거드(staggered) 비아; 및 코어층 하부에 적층되며 상기 스택 비아의 오픈 영역 외의 절연층 상에 적층된 솔더 레지스트층; 으로 구성된 다층 인쇄회로기판이 제공됨에 의해서 달성된다.
이때, 상기 캐비티에는 전자부품이 내장될 수 있다.
또한, 상기 스태거드 비아의 최상층은 절연층만 형성될 수 있다.
또한, 상기 스택 비아는 층간 절연층에 상하로 인접 형성된 비아가 수직으로 연결되고, 상기 스태거드 비아는 상기 코어층 상부에 비아가 군집을 이루어 배치되며 층간 절연층 상에 형성된 배선층과 복수의 비아들이 서로 엇갈려 연결될 수 있다.
또한, 상기 배선층은 그라운드 패턴일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 다층 인쇄회로기판은 빌드업 층에 복수의 비아가 형성되어 있어 다층 인쇄회로기판에 형성되는 휨을 줄일 수 있는 장점이 있다.
또한, 본 발명은 비대칭 구조의 빌드업층에서 발생되는 휨이 줄어듬에 따라 빌드업층간 정합 개선이되는 이점이 있다.
도 1은 본 발명에 따른 다층 인쇄회로기판의 제1 실시예 단면도.
도 2는 본 발명에 따른 다층 인쇄회로기판의 제2 실시예 단면도.
도 3은 본 발명에 따른 다층 인쇄회로기판의 제3 실시예 단면도.
도 4는 본 발명에 따른 다층 인쇄회로기판의 제4 실시예 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명에 따른 다층 인쇄회로기판(100)의 제1 실시예 단면도이고, 도 2는 본 발명에 따른 다층 인쇄회로기판(200)의 제2 실시예 단면도이다.
도시된 바와 같이, 본 발명은 적층되는 빌드업 기판의 토대가 되는 코어층(110), 코어층(110) 상면에 직선상으로 복수의 비아가 연결된 스택 비아(140) 및 코어층(110)의 양측에 형성되며, 이너비아홀(IVH:Inner Via Hole)(111) 상부에 형성되는 스태거드 비아(staggered via)(130) 및 배선층을 다른 배선층과 절연시키고 부식으로부터 보호하는 솔더레지스트층(160)으로 구성될 수 있다.
코어층(110)은 박막의 인쇄회로기판에서 배선층과 절연층으로 구성된 빌드업 층이 적층되는 토대가 되는 역할을 하는 것으로서, 글래스(glass) 세라믹 재질 뿐만 아니라, 기존 글래스 패브릭(glass fabric) 재질등을 모두 포함하는 것에 적용가능할 수 있다.
코어층(110)은 기판의 강성을 유지할 수 있으면서 미세 패턴이 구현된 빌드업 층이 적층되는 토대가 될 수 있으나, 코어층(110) 상면에 적층되는 배선층 및 절연층도 미세화되면서 코어층(110)만으로는 강성을 보장하기가 어렵기 때문에 인쇄회로기판 외곽층의 더미(dummy) 지역에 강성을 유지시키는 구성이 필요할 수 있다.
따라서, 배선층이 집중적으로 구현된 부분을 제외한 나머지 더미부분에 복수의 비아가 빌드업 층에 형성된 스태거드 비아(130)를 배치시켜 휨을 최소화할 수 있다.
이때, 스태거드 비아(130)는 코어층(110) 상부에 비아가 군집을 이루어 배치되는 구조이고, 층간 절연층 상에 형성된 배선층과 복수의 비아들이 서로 연결될 수 있으며, 빌드업 되어 다층을 구성할 수 있다.
빌드업 층에 형성된 비아들은 서로 다른 층간에 중심축이 일치되지 않도록 형성될 수 있고, 비아들은 서로 다른 축선에 형성되어 미리 설정된 범위 만큼 이격되어 형성되므로, 서로 다른 빌드업 층에 형성된 비아들의 중심축이 엇갈리게 배치되도록 형성될 수 있다.
이때, 스태거드 비아(130)에 형성된 비아간의 이격거리는 인쇄회로기판의 사이즈, 회로패턴의 집중 여부, 내장되는 전자부품의 위치 등을 고려하여 목적에 맞도록 미리 설계될 수 있거나, 실험적으로 최대한 강성을 확보할 수 있는 길이를 확보할 수 있다.
<예를 들면, 제1 비아(125) 직경이 50㎛ 이상, 제3 비아(127)(126)가 35~50㎛, 제3 비아가 35~15㎛, 제4 비아가 15㎛ 이하로 한정될 수 있다. 즉, 빌드업되면서 형성되는 비아의 직경이 작아지는 구성이 될 수 있다. ?????
발명신고서 실시예2 바로 밑에 기재하신 얼라인먼트 레인지의 정확한 정의를 알려주세요.>
한편, 상기 스태거드 비아(130)에 형성된 비아들은 인접한 절연층의 비아와 각기 다른 직경의 비아가 형성될 수 있다.
이때, 상부 빌드업 층에는 하부 빌드업 층에 형성된 비아보다 많은 비아를 두며, 상부 빌드업 층에 속하는 비아의 직경이 하부 빌드업 층에 속하는 비아의 직경보다 작게 형성되는 것이 상부층 및 하부층 간의 강성을 일정하게 유지할 수 있으므로 보다 바람직한 구성일 수 있다.
즉, 스태거드 비아(130)는 휨에 취약한 기판 외각 부분이나 배선층이 집중된 영역외의 더미(dummy)에 빌드업 층에 형성된 다수 비아를 배치시켜 강성을 증대시키므로 다층 인쇄회로기판의 코어층(110)에 발생된 외력을 분산시킬 수 있어 휨 현상을 최소화할 수 있다.
스태거드 비아(130)에서 동일한 빌드업 층에 형성된 비아들은 배선층에 연결되어 휨을 저지하는 구심점이 될 수 있고, 레이저 드릴 공법으로 레이저 쓰루 홀(Laser Through Hole) 가공중에 레이저 빔에서 전달되는 열을 분산시킬 수 있으며, 코어층(110) 또는 절연층의 표면의 손상을 방지할 수 있다.
배선층은 비아와 연결되는 랜드 또는 패드로 구성될 수 있고, 인접된 회로 패턴과 전기적으로 연결되거나 비아를 통해 다른 층의 배선과 전기적으로 연결될 수 있다.
특히, 스태거드 비아(130)는 기판의 강성을 유지하기 위해 사용될 수 있으므로 동박으로 구성된 배선층은 복수의 비아들과 전부 또는 일부 연결될 수 있도록 넓은 범위에 걸쳐 패터닝될 수 있다.
그리고, 배선층은 넓은 범위에 걸쳐 바(bar)로 형성될 수 있는데, 이는 시그널(signal)이 지나는 경로로서 기능을 발휘하는 것이 아니고, 전기신호의 기준이 되거나 노이즈를 제거할 수 있는 접지패턴으로 활용될 수 있는 그라운드 랜드(ground land)일 수 있다.
한편, 배선층은 코어층(110) 및/또는 절연층에 구리 도금을 수행한 후에 배선층이 형성될 부분과 비아홀이 형성될 부분을 제외한 나머지를 에칭시시키고, 개구된 배선층이 형성된 코어층(110)에 이너비아홀(111)을 형성하거나 절연층에 블라인드비아홀(BVH:Blind Via Hole)를 형성시킬 수 있다.
보다 자세하게는, 코어층(110) 양면에 구리 도금을 수행하여 동박층을 도포하고, 이너비아홀(111)을 형성할 부분을 에칭하여 동박층을 제거시키되, 배선층을 구성할 Cu 포스트를 남겨 댐(dam) 구조를 형성할 수 있도록 에칭시키고, Cu 포스트 중앙에 이너비아홀(111)을 형성하도록 레이저 드릴링을 수행한다.
그리고, 코어층(110)의 측면을 관통하는 이너비아홀(111)에 동도금을 수행하여 비아를 형성할 수 있고, 필요에 따라 Cu 포스트를 제외한 나머지 영역에 배선층을 패터닝할 수 있다.
또한, 코어층(110) 중앙에는 고성능 빌드업 기판과 다양한 기능화 요구에 따라, 전자부품(150)이 실장될 수 있는 캐비티가 형성될 수 있고 캐비티에는 전자부품(150)이 실장되어 코어 내부에 내장될 수 있다.
이때, 전자부품(150)은 적층세라믹커패시(MLCC:Multi Layered Ceramic Capacitor)가 위치할 수 있고 스택 비아(140)와 MLCC의 외부전극이 매칭되어 전기적으로 연결될 수 있고, 코어층(110)에 내장된 MLCC 하부에는 다른 외부전극이 다른 디바이스 등과 연결될 수 있도록 솔더레지스트층(160)가 오픈될 수 있다.
코어층(110) 상부에는 Cu 포스트가 수평으로 연장되어 패드 또는 랜드를 형성할 수 있고, 패드 또는 랜드는 제1 배선층(121)을 구성할 수 있다. 그리고, 제1 배선층(121) 위에 제1 절연층을 도포하고, 제1 절연층에 비아홀을 형성하고 동도금을 수행하여 제1 비아(125)를 형성한다.
이와 같은 방법을 적용하면, 제1 절연층 상부에 제2 배선층과 제2 절연층을 적층하고, 그 위에 제3 배선층과 제3 절연층을 차례로 적층하여 빌드업 층을 형성할 수 있고, 필요한 배선층의 수만큼 빌드업 층을 적층할 수 있다.
이때, 이너비아홀(111) 상부에 형성되는 스태거드 비아(130)는 인접한 상하간 비아가 엇갈리게 배치되도록 상하 비아간(예를 들면, 제1 비아(125)와 제2 비아(126)) 중심축이 일치하지 않도록 형성할 수 있다.
코어층(110) 중앙부 상면에는 상하간 비아의 중심축이 일정 범위를 벗어나지 않는 비아가 직선상으로 형성된 스택 비아(140)로 구성될 수 있다. 스택 비아(140)는 코어층(110)에 내장되는 전자부품(150)과 전기적으로 연결될 수 있으며 최상부 비아에 연결된 패드가 외부 디바이스와 연결될 수 있도록 솔더레지스트층(160)가 오픈될 수 있다.
스택 비아(140)와 스태거드 비아(130)는 코어층(110) 상면에 일련으로 설치되고 교대로 반복되는 배선층과 층간 절연층으로 구성되어 빌드업 되고, 절연층에 형성된 비아가 각각의 상하간 빌드업 층을 비아를 통해 전기적으로 연결시킬 수 있다.
스택 비아(140)는 코어층(110) 중앙에서 비아가 일직선을 이루는 구조를 형성할 수 있고, 스태거드 비아(130)는 코어층(110) 측면부에서 빌드업 형성되며 상하간 비아가 엇갈리게 배치될 수 있다.
특히, 스태거드 비아(130)의 배선층이 넓은 범위에 형성되어 그라운드 랜드를 이루고, 해당 빌드업 층에 형성된 비아와 연결되는 경우, 패턴층에 연결된 비아는 적어도 두개 이상일 수 있고, 하부 빌드업 층에 형성된 비아보다 상부 빌드업 층에 형성된 비아 수가 같거나 그 이상일 수 있다.
<도 1, 도 2에 도시된 스태거드 비아(130)는 제1 비아(125)가 두개, 제2 비아(126) 및 제3 비아(127)는 3개를 가진 구조로서, 스태거드 비아(130) 단면이 'W' 모양일 수 있고, 제1 비아(125) 내지 제 3비아가 모두 2개를 가진 구조는 '∧'일 수 있다.
비아의 모양이 다를 때(가령, W 와 M), 기능적 차이가 존재하지 않으면 단순 설계변경에 지나지 않아 청구항으로 올릴 수 없습니다.>
그리고, 도면에 도시되지는 않았지만 제1 내지 제3 비아(127)들이 모두 2개의 비아로 구성되며, 'V' 자형으로 상하간의 비아들이 엇갈리게 배치된 스태거드 비아(130) 형상을 가질 수 있다.
한편, 도 3과 도 4에 도시도니 바와 같이, 스태거드 비아(130)는 제1 내지 제3 배선층(123)만으로 구성되고, 제4 배선층과 제3 비아(127)가 없어 전기적인 특성을 가지지 않기 때문에 시그널이 전달되는 용도가 아닌 순전히 인쇄회로기판의 강성을 증대시키기 위한 용도로 활용할 수 있다.
최상부의 빌드업층은 제3 비아(127) 및 배선층을 구성하지 않고, 이에 대응하는 솔더레지스트층(160) 오픈 영역이 존재하지 않을 수 있다.
따라서, 스태거드 비아(130)는 오로지 기반 주변영역에 형성되어 시그널 전달이나 접지 기능을 수행하는 것이 아닌, 오로지 인쇄회로기판 주변영역에 발생되는 휨을 방지하는 역할을 할 수 있다.
그리고, 스태거드 비아(130)를 구성하는 비아 모양은 위에서 설명한 바와 같이, 각 빌드업 층에 존재하는 비아의 수 및 존재 위치에 따라 'W', 'V' '∧'로 구성될 수 있으며, 제1 비아(125)가 3개이고 제2 비아(126)가 2개로 구성되어 'M'자 형태를 가질 수 있다.
위에서는 스택 비아(140)를 중심으로 스태거드 비아(130)가 대칭인 구성에 대해서 설명했지만, 도 1에 도시된 스태거드 비아(130)와 도 2에 도시된 스태거드 비아(130)가 융합되 형성된 비대칭 구조도 적용가능할 수 있다.
비대칭 구조는 특정 부분에 휨이 집중되기 쉬운 구조일 수 있으므로 휨이 크게 작용하는 기판의 가장자리 부위에 비아수를 복수개 배치할 수 있고, 비아의 수를 늘리지 않으면서 배선층의 직경을 가변시켜 강성을 증대시킬 수 있으며, 비아의 배치를 통한 모양을 변화시켜 좌우의 강성을 일정하게 맞출 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100, 200, 300, 400. 다층 인쇄회로기판
110. 코어층
111. 이너비아홀(IVH)
121. 제1 배선층
122. 제2 배선층
123. 제3 배선층
124. 제4 배선층
125. 제1 비아
126. 제2 비아
127. 제3 비아
130. 스태거드 비아
140. 스택 비아
150. 전자부품
160. 솔더 레지스트층

Claims (11)

  1. 코어층 상부에 적층 형성된 스택(stack) 비아;
    상기 스택 비아 양측에 형성되며, 상기 코어층 상부에 적층되는 스태거드(staggered) 비아; 및
    코어층 하부에 적층되며, 상기 스택 비아 및 스태거드 비아의 오픈 영역 외의 절연층 상에 적층된 솔더 레지스트층;
    으로 구성된 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 스택 비아는 층간 절연층에 상하로 인접된 비아가 수직으로 연결되고, 상기 스태거드 비아는 상기 코어층 상부에 비아가 군집을 이루어 배치되며 층간 절연층 상에 형성된 배선층과 복수의 비아들이 서로 엇갈려 연결된 다층 인쇄회로기판.
  3. 제1항에 있어서,
    상기 스태거드 비아는 인접한 절연층에 각기 다른 직경의 비아가 형성된 다층 인쇄회로기판.
  4. 제1항에 있어서,
    상기 스태거드 비아는 상기 스택 비아를 중심으로 대칭 형성된 다층 인쇄회로기판.
  5. 제5항에 있어서,
    상기 배선층에는 복수의 비아가 연결된 다층 인쇄회로기판.
  6. 제1항에 있어서,
    상기 솔더레지스트층은 상기 스택 비아 및 스태거드비아의 배선층을 노출시키는 오픈 영역을 가지는 다층 인쇄회로기판.
  7. 캐비티가 형성된 코어층;
    상기 캐비티 상부에 적층 형성된 스택(stack) 비아;
    상기 스택 비아 양측에 형성되며, 상기 코어층 상부에 적층되는 스태거드(staggered) 비아; 및
    코어층 하부에 적층되며 상기 스택 비아의 오픈 영역 외의 절연층 상에 적층된 솔더 레지스트층;
    으로 구성된 다층 인쇄회로기판.
  8. 제7항에 있어서,
    상기 캐비티에는 전자부품이 내장된 다층 인쇄회로기판.
  9. 제7항에 있어서,
    상기 스태거드 비아의 최상층은 절연층만 형성된 다층 인쇄회로기판.
  10. 제7항에 있어서,
    상기 스택 비아는 층간 절연층에 상하로 인접 형성된 비아가 수직으로 연결되고, 상기 스태거드 비아는 상기 코어층 상부에 비아가 군집을 이루어 배치되며 층간 절연층 상에 형성된 배선층과 복수의 비아들이 서로 엇갈려 연결된 다층 인쇄회로기판.
  11. 제10항에 있어서,
    상기 배선층은 그라운드 패턴인 다층 인쇄회로기판.
KR20130126060A 2013-10-22 2013-10-22 다층 인쇄회로기판 KR20150046615A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130126060A KR20150046615A (ko) 2013-10-22 2013-10-22 다층 인쇄회로기판
US14/319,743 US20150107880A1 (en) 2013-10-22 2014-06-30 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130126060A KR20150046615A (ko) 2013-10-22 2013-10-22 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20150046615A true KR20150046615A (ko) 2015-04-30

Family

ID=52825173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130126060A KR20150046615A (ko) 2013-10-22 2013-10-22 다층 인쇄회로기판

Country Status (2)

Country Link
US (1) US20150107880A1 (ko)
KR (1) KR20150046615A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170133040A (ko) * 2016-05-25 2017-12-05 우리이티아이 주식회사 연성회로기판 및 그의 제조방법
US9881873B2 (en) 2016-06-20 2018-01-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
JP6730960B2 (ja) * 2017-05-24 2020-07-29 日本特殊陶業株式会社 配線基板
JP2019062092A (ja) * 2017-09-27 2019-04-18 イビデン株式会社 プリント配線板
JP2019071393A (ja) * 2017-10-11 2019-05-09 イビデン株式会社 プリント配線板
CN109788663B (zh) * 2017-11-10 2021-08-24 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及由该方法制得的电路板
JP6869209B2 (ja) 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
CN209471956U (zh) * 2019-01-28 2019-10-08 奥特斯(中国)有限公司 部件承载件
JP2020150000A (ja) * 2019-03-11 2020-09-17 日立金属株式会社 セラミックス基板
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR20200142730A (ko) * 2019-06-13 2020-12-23 삼성전기주식회사 인쇄회로기판
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170133040A (ko) * 2016-05-25 2017-12-05 우리이티아이 주식회사 연성회로기판 및 그의 제조방법
US9881873B2 (en) 2016-06-20 2018-01-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10224288B2 (en) 2016-06-20 2019-03-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
US20150107880A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR20150046615A (ko) 다층 인쇄회로기판
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2014082493A (ja) ハイブリッド積層基板及びその製造方法、並びにパッケージ基板
US9554462B2 (en) Printed wiring board
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
TWI543676B (zh) 印刷電路板及其製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
US20150319842A1 (en) Circuit board and method for manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
TWI678952B (zh) 線路板結構及其製作方法
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TW201936022A (zh) 中介層及包括該中介層的印刷電路板
JP2017152448A (ja) 多数個取り配線基板
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2013115110A (ja) 段差構造のプリント配線板
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2008034755A (ja) ビルドアッププリント配線板
KR20170087765A (ko) 인쇄회로기판
KR20170079542A (ko) 인쇄회로기판
JP2023113419A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
E902 Notification of reason for refusal