KR20200142730A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20200142730A
KR20200142730A KR1020190069936A KR20190069936A KR20200142730A KR 20200142730 A KR20200142730 A KR 20200142730A KR 1020190069936 A KR1020190069936 A KR 1020190069936A KR 20190069936 A KR20190069936 A KR 20190069936A KR 20200142730 A KR20200142730 A KR 20200142730A
Authority
KR
South Korea
Prior art keywords
insulating layer
pad
metal layer
layer
cavity
Prior art date
Application number
KR1020190069936A
Other languages
English (en)
Other versions
KR102679998B1 (ko
Inventor
박제상
정상호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190069936A priority Critical patent/KR102679998B1/ko
Priority to CN201911292754.8A priority patent/CN112087858A/zh
Priority to US16/739,217 priority patent/US10925163B2/en
Publication of KR20200142730A publication Critical patent/KR20200142730A/ko
Application granted granted Critical
Publication of KR102679998B1 publication Critical patent/KR102679998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 실시예에 따른 인쇄회로기판은, 일면에 홈 구조의 캐비티가 형성된 절연층, 캐비티의 저면에 형성된 제1 패드 및 절연층 내부에 형성된 제2 패드를 구비한 회로패턴, 캐비티의 측면에 매립되고 저면에 접하고 캐비티의 경계를 따라 형성된 제1 금속층 및 제2 패드 상에 형성되며 제2 패드와 단차를 가지는 제2 금속층을 포함한다.

Description

인쇄회로기판{Printed Circuit board}
본 발명은 인쇄회로기판에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.
이에 따라, 다양한 부품을 삽입하기 위하여, 기판에 다양한 캐비티 구조를 형성하고 있다.
본 발명의 일 측면에 따르면, 일면에 홈 구조의 캐비티가 형성된 절연층, 캐비티의 저면에 형성된 제1 패드 및 절연층 내부에 형성된 제2 패드를 구비한 회로패턴, 캐비티의 측면에 매립되고 저면에 접하고 캐비티의 경계를 따라 형성된 제1 금속층 및 제2 패드 상에 형성되며 제2 패드와 단차를 가지는 제2 금속층을 포함하는 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면.
본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(10), 회로패턴(20), 제1 금속층(32) 및 제2 금속층(34)을 포함한다.
절연층(10)은, 회로패턴(20)을 전기적으로 절연시킨다. 절연층(10)은 수지재일 수 있다. 절연층(10)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.
본 실시예의 절연층(10)은 일면에 홈 구조의 캐비티(12)가 형성된다.
도 1을 참조하면, 절연층(10)의 일면에 바닥이 평평한 홈 구조의 캐비티(12)가 형성될 수 있다. 캐비티(12)에는 전자소자(5)가 삽입되어 배치될 수 있다.
이 때, 절연층(10)은 제1 절연층(10a) 및 제2 절연층(10b)을 포함하여 이루어질 수 있다. 예를 들어, 제1 절연층(10a)의 일면에 관통 영역이 형성된 제2 절연층(10b)이 적층되어 홈 구조의 캐비티(12)가 형성된 절연층(10)이 형성될 수 있다. 제1 절연층(10a)과 제2 절연층(10b)은 유사한 재질로 프리프레그(PPG)나 빌드업 필름(build-up film)같은 형태로 형성되거나, 제1 절연층(10a)과제2 절연층(10b)은 서로 다른 재질 또는 다른 방법으로 형성될 수도 있다.
도 1을 참조하면, 제2 절연층(10b)에는 제1 절연층(10a)에 형성된 회로패턴(20)을 노출시키는 관통 영역이 형성된다. 제1 절연층(10a)의 일면이 바닥이 되고 제2 절연층(10b)의 관통 영역의 벽면이 측벽이 되는 캐비티(12)가 형성될 수 있다.
또한, 제2 절연층(10b) 상에 제3 절연층을 형성하고 제2 절연층(10b) 및 제3 절연층을 연속적으로 관통하는 관통 영역을 형성하여, 캐비티(12)를 깊게 형성할 수도 있다.
회로패턴(20)은 절연층(10)에 형성되며, 전기적 신호가 전달될 수 있는 구리 등의 금속으로 형성된다. 회로패턴(20)은 절연층(10)의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 회로패턴(20)은 제1 절연층(10a) 또는 제2 절연층(10b)을 관통하여 양면을 연결하는 비아와, 제1 절연층(10a) 또는 제2 절연층(10b)의 일면 또는 타면에 형성되고 비아에 연결된 패드를 포함할 수 있다.
특히, 본 실시예의 회로패턴(20)은, 캐비티(12)의 저면에 형성된 제1 패드(22) 및 절연층(10) 내부에 형성된 제2 패드(24)를 구비할 수 있다. 예를 들어, 제1 절연층(10a)의 일면에는 제1 패드(22) 및 제2 패드(24)가 형성될 수 있다. 이 때, 제1 패드(22)는 제2 절연층(10b)에 형성된 관통 영역으로 노출될 수 있다. 본 실시예에서 제1 패드(22)와 제2 패드(24)는 같은 층으로 형성될 수 있다.
도 1을 참조하면, 본 실시예에서 제1 패드(22)와 제2 패드(24)는 제1 절연층(10a)의 일면에 매립된 구조의 회로패턴(20)으로 형성될 수 있다. 예를 들면, 매립된 회로패턴(20)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate)의 회로 구조를 가질 수 있다.
매립된 제1 패드(22)의 상면은 제1 절연층(10a)의 일면과 거의 같은 면을 이루게 되므로, 제1 절연층(10a)의 일면을 통하여 매립된 제1 패드(22)의 상면이 노출되는 구조가 될 수 있다. 임베디드 트레이스 구조의 미세한 제1 패드(22)는 캐비티(12)에 삽입되는 전자소자(5)의 미세한 패드(6)에도 대응이 가능할 수 있다.
제1 금속층(32)은, 인쇄회로기판 제조과정에서 제1 패드(22)를 덮는 형태로 형성된 부분이다. 제1 금속층(32)은 보호층으로서 캐비티 가공공정에서 회로패턴(20)을 보호할 수 있다. 또한, 제1 금속층(32)은 캐비티 가공이 멈추는 지점이 되는 스토퍼층 역할도 할 수 있다.
제1 금속층(32)은 인쇄회로기판 제조과정에서 대부분이 제거되나, 일부가 절연층(10)에 남을 수 있다. 구체적으로, 제1 금속층(32)은 캐비티(12)의 측면에 매립되고 저면에 접하여 형성될 수 있다. 즉, 제1 금속층(32)은 캐비티(12)의 바닥과 만나는 측벽의 최하단에 형성될 수 있다. 또한, 제1 금속층(32)은 캐비티(12)의 경계를 따라 형성될 수 있다.
도 1을 참조하면, 제1 금속층(32)은 제1 절연층(10a)의 일면 상에 형성될 수 있다. 제1 금속층(32)은 제2 절연층(10b)에 의해 덮여서, 제1 절연층(10a)과 제2 절연층(10b) 사이에 개재되고 제2 절연층(10b)의 관통 영역을 통하여 제1 금속층(32)의 측면이 노출되는 구조를 가질 수 있다.
제1 금속층(32)은 절연층(10)에 비하여 레이저 및 물리적 가공에 대하여 잘 견디므로, 캐비티 가공공정에서 제1 패드(22)가 손상되는 것도 효과적으로 방지할 수 있다. 특히, 임베디드 트레이스 구조의 미세한 제1 패드(22)는 그 두께와 폭이 매우 작으므로, 에칭 또는 가공의 작은 오차로도 크게 손상을 입을 수 있다. 따라서, 내식성과 기계적 내마모성이 우수한 제1 금속층(32)에 의해 커버되면, 인쇄회로기판 제조의 신뢰성과 효율성이 향상될 수 있다.
제2 금속층(34)은 제2 패드(24) 상에 형성된 부분으로, 제2 패드(24)와의 전기적 접속을 용이하게 한다. 제2 금속층(34)은 제2 패드(24)와 다른 크기 또는 형태로 형성되어서, 제2 패드(24)와 단차를 가질 수 있다.
도 1을 참조하면, 제2 금속층(34)은 제2 패드(24)보다 넓게 형성될 수 있다. 즉, 제2 금속층(34)은 제2 패드(24)의 면적을 확장시키는 구조를 가질 수 있다.
또한, 제1 금속층(32)과 제2 금속층(34)이 같은 층으로 형성될 수 있다. 제조과정에서 제1 금속층(32)과 제2 금속층(34)은 같은 단계의 공정으로 형성되어, 서로 유사한 위치 및 두께 등을 가질 수 있다.
한편, 회로패턴(20)은, 절연층(10)에 매립되고 캐비티의 측면에 형성된 도전성 포스트(25)를 더 포함할 수 있다. 이 때, 도전성 포스트(25)는 제2 금속층(34)에 연결될 수 있다. 제2 금속층(34)은 제2 패드(24)와 결합되어 도전성 포스트(25)에 연결되므로, 제2 패드(24)와 도전성 포스트(25)가 직접 연결될 경우와 비교하여, 도전성 포스트(25)의 길이(절연층(10) 두께 방향의 깊이)를 단축 시킬 수 있다. 따라서, 신뢰성이 높은 도전성 포스트(25)를 형성할 수 있다. 또한, 도전성 포스트(25)와의 전기적 접속에 관련하여, 제2 금속층(34)은 제2 패드(24)보다 넓은 면적을 제공하므로 도전성 포스트(25)와의 연결에 대한 신뢰성도 높일 수 있다.
한편, 본 실시예의 인쇄회로기판은 절연층(10)의 일면에 형성된 솔더 레지스트층(15)을 더 포함할 수 있다.
도 1을 참조하면, 솔더 레지스트층(15)은 도전성 포스트(25)에 상응하여 오프닝(opening)이 형성될 수 있다. 오프닝에는 솔더와 같은 도전성 페이스트가 채워져서, 인쇄회로기판이 다른 기판 또는 전자소자(5)와 연결될 수 있다.
한편, 본 실시예의 인쇄회로기판은 전자소자 패키지에 사용될 수 있다.
본 실시예에 따른 전자소자 패키지는, 상술한 인쇄회로기판 및 전자소자(5)를 포함할 수 있다.
전자소자(5)는 인쇄회로기판의 캐비티(12)에 배치될 수 있다.
도 1을 참조하면, 캐비티(12)에 배치된 전자소자(5)의 패드가 제1 패드(22)와 연결될 수 있다. 또한, 전자소자(5)의 인쇄회로기판 사이의 틈은 언더필(underfill)에 의해 채워질 수 있다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 예시한 도면이다.
도 2를 참조하면, 제1 절연층(10a)의 일면에 회로패턴(20)을 형성한다. 회로패턴(20)은 제1 절연층(10a)의 타면 또는 내부에도 형성될 수 있다. 회로패턴(20)은 매립된 회로패턴(20)을 포함하고, 매립된 회로패턴(20)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate)의 회로 구조를 가질 수 있다. 임베디드 트레이스 구조의 미세한 회로는 전자소자(5)의 미세한 패드(6)에도 대응이 가능하다.
이형층을 가지는 캐리어 기판(1)의 양면에 제1 절연층(10a) 및 회로패턴(20)을 형성할 수 있다. 예를 들면, 도금으로 금속층의 형성하고 선택적 에칭을 통하여 패터닝 공정을 실시할 수 있다. 또한, 캐리어 기판(1)의 이형층 상에 도전성의 금속 물질을 도포한 후에 패터닝 공정 등을 실시하여 회로패턴(20)을 형성할 수 있다. 패터닝 공정은 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법 등을 이용할 수 있다.
캐리어 기판(1)에 회로패턴(20)을 형성한 후에는 캐리어 기판(1)에 제1 절연층(10a)을 압착하여 적층함으로써, 제1 절연층(10a)에 회로패턴(20)을 매립시킬 수 있다. 이 때, 제1 절연층(10a)은 반경화 상태의 프리프레그(Prepreg)일 수 있다. 또는 절연성 수지를 캐리어 기판(1)에 도포하여 회로패턴(20)을 매립시키는 제1 절연층(10a)을 형성할 수 있다. 한편, 캐리어 기판(1)에 적층된 제1 절연층(10a)의 내부 또는 타면에도 회로패턴(20)을 추가로 형성할 수 있다. 이 때, 캐리어 기판(1)에 놓여진 회로패턴(20)은 제1 절연층(10a)에 의하여 둘러싸인 매립된 구조를 가질 수 있다.
도 3을 참조하면, 캐리어 기판(1)에서 회로패턴(20)이 형성된 제1 절연층(10a)을 분리하면, 회로패턴(20)은 제1 절연층(10a)의 일면으로 노출되는 매립된 제1 패드(22)와 제2 패드(24)를 가질 수 있다. 본 실시예에서는 캐리어 기판(1)에서 접하는 제1 절연층(10a) 일면에 시드층(11)이 형성되어 제1 패드(22)와 제2 패드(24)가 시드층(11)으로 연결될 수 있다.
도 4 및 도 5를 참조하면, 제1 절연층(10a) 상에 캐비티(12)의 영역을 설정하고 제1 금속층(32)을 형성할 수 있다. 또한, 제2 패드(24) 상에는 제2 금속층(34)을 형성할 수 있다.
도 4를 참조하면, 제1 절연층(10a)의 시드층(11) 상에 제1 금속층(32) 및 제2 금속층(34)이 형성될 영역을 선택적으로 노출시키는 도금 레지스트(40)를 형성한 후에, 도금으로 시드층(11) 상에 제1 금속층(32) 및 제2 금속층(34)을 포함하는 금속층(30)을 형성할 수 있다.
도 5를 참조하면, 도금 레지스트(40)를 제거하고, 에칭으로 시드층(11)을 제거하여 제1 금속층(32) 및 제2 금속층(34) 서로 분리시킬 수 있다.
도 6을 참조하면, 제2 절연층(10b)을 제1 절연층(10a)의 일면에 형성한다. 제2 절연층(10b)은 제1 절연층(10a)과 유사한 재질로 프리프레그(PPG)나 빌드업 필름(build-up film)같은 형태로 형성되거나, 제1 절연층(10a)과는 다른 재질 또는 다른 방법으로 형성될 수도 있다.
제1 절연층(10a) 일면에, 제1 금속층(32) 및 제2 금속층(34)을 매립하는 제2 절연층(10b)이 적층될 수 있다. 이 때, 제2 절연층(10b)을 관통하여 제2 금속층(34)과 연결된 도전성 포스트(25)가 추가로 형성될 수 있다. 예를 들면, 구리재질의 포스트가 제2 금속층(34)에 결합될 수 있다.
도 7을 참조하면, 제2 절연층(10b)을 선택적으로 제거하여 홈 구조의 캐비티(12)를 형성할 수 있다. 구체적으로, 제2 절연층(10b)에 관통 영역을 형성함으로써 전자소자(5) 등이 내부에 삽입되어 배치될 수 있는 오목한 홈 구조의 캐비티(12)를 형성된다. 관통 영역을 통하여 제1 금속층(32)이 노출될 수 있다.
이 때, 캐비티(12)의 가공은, 제2 절연층(10b)을 선택적으로 제거하는 샌드 블라스트(Sand blast) 가공으로 이루어질 수 있다. 캐비티(12)를 가공할 때, 제1 금속층(32)은 가공의 깊이를 제한하는 스토퍼 역할을 할 수 있다.
샌드 블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드 블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드 블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드 블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(Air blast)가 있다.
본 실시예에서는 제2 절연층(10b)에 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층(50)을 형성하고, 샌드 블라스트 가공을 통하여 제2 절연층(10b)을 가공하여 제1 금속층(32)의 상부를 노출시킨다. 이 때, 제1 금속층(32)은 내마모성이 높은 재질로 이루어지므로, 제2 절연층(10b)에 비하여 샌드 블라스트 가공에 의해 적게 마모 또는 절삭된다. 이에 따라, 캐비티(12)의 중심 부분에서 제1 금속층(32)이 노출될 때까지 샌드 블라스트 가공이 충분이 이루어져도, 제1 패드(22)가 손상되는 것을 방지할 수 있다.
도 8을 참조하면, 캐비티(12) 내부에 있는 제1 금속층(32)을 제거하여 매립된 제1 패드(22)를 노출시킨다. 제1 금속층(32)은 에칭에 의해 제거될 수 있다. 제1 금속층(32)은 대부분이 제거되나, 일부가 캐비티(12)의 측벽에 매립되어 남을 수 있다.
도 9를 참조하면, 제2 절연층(10b)에서 가공 방지층(50)을 제거할 수 있다. 이 때, 절연층(10)의 일면 및 타면은 인쇄회로기판의 외층이 되고, 여기에 솔더 레지스트층(15)이 추가로 형성될 수 있다. 솔더 레지스트층(15)의 오프닝을 통하여 도전성 포스트(25) 또는 회로패턴(20)의 일부가 노출되어 외부와 전기적으로 연결될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
5: 전자소자
10: 절연층
10a: 제1 절연층
10b: 제2 절연층
12: 캐비티
15: 솔더 레지스트층
20: 회로패턴
22: 제1 패드
24: 제2 패드
35: 도전성 포스트
32: 제1 금속층
34: 제2 금속층

Claims (7)

  1. 일면에 홈 구조의 캐비티가 형성된 절연층;
    상기 캐비티의 저면에 형성된 제1 패드 및 상기 절연층 내부에 형성된 제2 패드를 구비한 회로패턴;
    상기 캐비티의 측면에 매립되고, 상기 저면에 접하고 상기 캐비티의 경계를 따라 형성된 제1 금속층; 및
    상기 제2 패드 상에 형성되며, 상기 제2 패드와 단차를 가지는 제2 금속층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 패드와 상기 제2 패드는 같은 층으로 형성되고,
    상기 제1 금속층과 상기 제2 금속층이 같은 층으로 형성된 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2 금속층은 상기 제2 패드보다 넓게 형성된 인쇄회로기판.
  4. 제1항에 있어서,
    상기 회로패턴은,
    상기 절연층에 매립되고 상기 캐피티의 측면에 형성된 도전성 포스트를 더 포함하고,
    상기 도전성 포스트는 상기 제2 금속층에 연결된 인쇄회로기판.
  5. 제4항에 있어서,
    상기 절연층의 일면에 형성되고, 상기 도전성 포스트에 상응하여 오프닝(opening)이 형성된 솔더 레지스트층을 더 포함하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 오프닝에 채워진 도전성 페이스트를 더 포함하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 절연층은,
    일면에 상기 제1 패드 및 제2 패드가 형성된 제1 절연층; 및
    상기 제1 절연층의 일면에 적층되며, 상기 제1 패드를 노출시키는 관통 영역이 형성된 제2 절연층을 포함하는 인쇄회로기판.
KR1020190069936A 2019-06-13 2019-06-13 인쇄회로기판 KR102679998B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190069936A KR102679998B1 (ko) 2019-06-13 2019-06-13 인쇄회로기판
CN201911292754.8A CN112087858A (zh) 2019-06-13 2019-12-12 印刷电路板
US16/739,217 US10925163B2 (en) 2019-06-13 2020-01-10 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190069936A KR102679998B1 (ko) 2019-06-13 2019-06-13 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20200142730A true KR20200142730A (ko) 2020-12-23
KR102679998B1 KR102679998B1 (ko) 2024-07-02

Family

ID=73734325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190069936A KR102679998B1 (ko) 2019-06-13 2019-06-13 인쇄회로기판

Country Status (3)

Country Link
US (1) US10925163B2 (ko)
KR (1) KR102679998B1 (ko)
CN (1) CN112087858A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027186A (ko) 2022-08-22 2024-03-04 대덕전자 주식회사 고성능 회로기판 및 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170067481A (ko) * 2015-12-08 2017-06-16 삼성전기주식회사 인쇄회로기판, 전자소자 패키지 및 그 제조방법
KR20170090772A (ko) * 2016-01-29 2017-08-08 삼성전기주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI351090B (en) * 2007-01-31 2011-10-21 Advanced Semiconductor Eng Buried eletronic device structure and methods for forming the same
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
TWI377653B (en) * 2009-02-16 2012-11-21 Unimicron Technology Corp Package substrate strucutre with cavity and method for making the same
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
JP6208449B2 (ja) * 2013-03-29 2017-10-04 京セラ株式会社 多層配線基板の製造方法
KR101462770B1 (ko) 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR20150046615A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 다층 인쇄회로기판
KR102333091B1 (ko) * 2015-06-26 2021-12-01 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9549468B1 (en) * 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
KR102333092B1 (ko) * 2015-07-15 2021-12-01 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170067481A (ko) * 2015-12-08 2017-06-16 삼성전기주식회사 인쇄회로기판, 전자소자 패키지 및 그 제조방법
KR20170090772A (ko) * 2016-01-29 2017-08-08 삼성전기주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240027186A (ko) 2022-08-22 2024-03-04 대덕전자 주식회사 고성능 회로기판 및 제조방법

Also Published As

Publication number Publication date
US20200396839A1 (en) 2020-12-17
KR102679998B1 (ko) 2024-07-02
CN112087858A (zh) 2020-12-15
US10925163B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
JP7434685B2 (ja) プリント回路基板及びその製造方法
KR101726568B1 (ko) 회로기판 제조방법
KR102473417B1 (ko) 인쇄회로기판 및 그 제조방법
KR102026389B1 (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
TWI594382B (zh) 電子封裝件及其製法
CN107818922B (zh) 制造半导体封装的方法
KR20170067481A (ko) 인쇄회로기판, 전자소자 패키지 및 그 제조방법
TWI530240B (zh) 電路板及其製作方法
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR102679998B1 (ko) 인쇄회로기판
US10199366B2 (en) Methods of manufacturing semiconductor packages
CN103974522A (zh) 布线基板及其制造方法
KR100895820B1 (ko) 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
US10068838B2 (en) Glass fiber reinforced package substrate
JP7111314B2 (ja) プリント回路基板及びその製造方法
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR102671972B1 (ko) 인쇄회로기판 및 그 제조방법
KR20200144358A (ko) 인쇄회로기판
CN111385971A (zh) 电路基板及其制造方法
KR20200067453A (ko) 인쇄회로기판 및 그 제조방법
KR20200004596A (ko) 인쇄회로기판 및 그 제조방법
JP7133329B2 (ja) 配線基板
CN114256165A (zh) 半导体封装结构
KR20240095939A (ko) 회로 기판 및 회로 기판의 제조 방법
KR20160014433A (ko) 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right