JP5400993B2 - 多層セラミック配線基板およびその製造方法 - Google Patents
多層セラミック配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5400993B2 JP5400993B2 JP2009105772A JP2009105772A JP5400993B2 JP 5400993 B2 JP5400993 B2 JP 5400993B2 JP 2009105772 A JP2009105772 A JP 2009105772A JP 2009105772 A JP2009105772 A JP 2009105772A JP 5400993 B2 JP5400993 B2 JP 5400993B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- conductor layer
- via conductor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
上記セラミック多層配線基板の製造方法によれば、ビア導体と配線層との材料の相違で両者の接続界面に生じるに拡散速度の違いによる空洞、あるいはAg−Pdからなるビア導体の体積膨張による接続不良を解消することが可能である。
即ち、本発明による第1の多層セラミック配線基板(請求項1)は、複数のセラミック層を積層した基板本体と、該基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、上記複数のセラミック層間に形成され、厚さが10μm以下で且つ上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、ことを特徴とする。
また、前記複数のセラミック層の中には、ビアホールおよびビア導体のないセラミック層も含まれている。
更に、前記複数のセラミック層を積層方向に貫通するビア導体は、ストレートビア導体と通称され、複数(少なくとも2個)の単位ビア導体を同軸状に連なって接続した細長い導体であり、隣接する単位ビア導体同士が積層方向に沿って直に接続される形態のほか、隣接する単位ビア導体同士の間に断面が若干大きなパッド導体(ビアパッド導体)を挟んで接続した形態も含まれる。
また、前記ビア導体、導体層、および部分導体層は、主にW、Mo、Ag、Cu、またはこれらの何れかをベースとする合金の何れかからなる。
更に、前記導体層は、厚さ10μm以下にして形成されるか、あるいは平面状にして形成される。このうち、厚さ10μm以下の導体層は、下限の厚みが3μmであり、所定パターンを有する信号層などの配線(信号)層、電源層、接地層、あるいはコンデンサを構成する電極を構成している。
加えて、前記部分導体層は、前記導体層とほぼ同じ厚さで且つ同一組成の材料からなるものであれば、少なくとも1層のみを形成すれば良いが、2層以上を同じ面積で形成したり、あるいは2層以上を異なる面積で且つ階段状に形成しても良い。
尚、平面状(ベタ状)の前記導体層は、これが形成される前記セラミック層の表面において、面積率で50%以上、好ましくは70%以上を占めており、例えば、接地層や電源層、あるいはコンデンサを構成する電極として用いられる。
尚、前記複数のグリーンシートの中には、ビアホールおよびビア導体が形成されないグリーンシートも含まれる。
また、前記グリーンシートは、多数個取り用の大版サイズのものでも良い。
更に、前記未焼成の導体層は、厚さ10μmにして形成されるか、あるいは、グリーンシートの前記表面における面積の50%以上を占める平面状(ベタ状)にして形成される。
図1は、本発明による一形態の多層セラミック配線基板(以下、単に配線基板と称する)1aの要部を示す断面図、図2は、図1中の二点鎖線部分Xの部分拡大図である。尚、配線基板1aは、本発明の第1・第2の配線基板を兼ねている。
配線基板1aは、図1に示すように、複数のセラミック層s1〜s6を積層した基板本体2と、セラミック層s1〜s3,s5〜s6を厚み方向に沿って同軸状に貫通するビア導体7,8と、セラミック層s3,s4,s5間に形成され、且つビア導体7,8の一端と接続する上下一対の導体層9,10とを備えている。
また、前記ビア導体7,8は、セラミック層s1〜s3,s5〜s6を個別に貫通する単位ビア導体7a〜7c,8a〜8bを積層方向に連ねて接続した細長い円柱(棒状)体である。尚、図1に示すように、ビア導体7,8の他端は、基板本体2の表面3,裏面4に形成されたパッド(外部端子)5,6と個別に接続されている。
更に、前記導体層9,10は、それぞれ厚さが10μm以下で且つ平面状であり、これらが形成されたセラミック層s3,s5の表・裏面の面積率で90%以上を占めており、セラミック層s4を挟んで対称に形成され、基板本体2に内層されたコンデンサCにおける一対の電極を構成している。即ち、該導体層9,10は、セラミック層s4を挟んで一定距離を置いて対向し、互いにほぼ同じ面積を有しており、一定の容量を得るためのコンデンサCの電極を構成すると共に、ビア導体7,8およびパッド5,6を介して外部との導通を可能としている。
尚、上記ビア導体7,8や導体層9,10は、主にWあるいはMoからなる。
例えば、図2で例示するように、ビア導体7(単位ビア導体7a〜7c)の直径dが150μmの場合、その断面積(dx)は、約0.0177mmである。これに対し、部分導体層11の直径Dが250μmの場合、その面積(DX)は、約0.0490mmである。即ち、両者の間には、その半径d/2,D/2の2乗値に比例した断面積・面積の差(断面積dx:DX=1:2.8)がある。
その際、図3中の矢印で例示するように、互いに積層方向に沿って連続する複数の単位ビア導体7a〜7cが一体化して焼成されたビア導体7は、その焼成収縮率がセラミック層s1〜s3に比べて小さいため、積層方向に沿ってセラミック層s3の表面から顕著な突き出し(伸長)evを生じる。その結果、ビア導体7の一端(上端)が、導体層9の表面9bよりもセラミック層s4側に伸長するため、導体層9の接続部付近には、局部的に大きな圧力が加えられる。
尚、配線基板1aにおける前記ビア導体8と導体層10との電気的接続も、前記部分導体層12によって、上記と同様に保証されている。
比較のため、図4で例示するように、前記部分導体11を省略したほかは、構成・構造を前記同様に積層・焼成した比較例の配線基板0では、積層方向に沿って突き出しevたビア導体7の一端に接続する導体層9の接続部付近に、大きな圧力が局部的に加わる。その結果、導体層9のうち、ビア導体7の一端との接続部付近で破断が生じ、これにより導体層9から分離した破断片9cがビア導体7の一端と共にセラミック層s4側に若干移動した状態となる。従って、該配線基板0では、ビア導体7と導体層9との電気的接続が得られないか、不安定となる。
予め、アルミナ粉末、所要の有機バインダ、および溶剤などを、所要量ずつ秤量・混合してセラミックスラリを製作し、該スラリにドクターブレード法を施して、シート状を呈する6層のグリーンシートに形成した。尚、該グリーンシートは、多数個取り用の大版サイズのものであっても良い。
次いで、図5で例示するように、グリーンシートg1〜g3における所定の位置に打ち抜き加工を施して、グリーンシートg1〜g3を個別に貫通する断面円形のビアホールvhを形成した。該ビアホールvhの直径dは、約150μmであった。
尚、追って前記セラミック層s5,s6となるグリーンシートg5,g6(何れも図示せず)にも、上記と同様のビアホールvhを所定の位置に形成した。
更に、図6で例示するように、グリーンシートg3の表面において、該表面の50%以上の面積率で上記同様の導電性ペーストを平面状に印刷することで、平面状(ベタ状)で且つ厚さが10μm以下(例えば、8μm)である未焼成の導体層9を形成した。該導体層9の端部付近には、未焼成の単位ビア導体7cの一端が接続された。一方、グリーンシートg1の裏面には、未焼成の単位ビア導体7aの一端と接続される未焼成のパッド6を印刷によって形成した。
尚、前記グリーンシートg5,g6にも上記同様の未焼成の単位ビア導体8a,8b、未焼成の導体層10、および未焼成のパッド5を所定の位置に形成した。
尚、前記グリーンシートg5の裏面に形成された前記導体層10の表面10aにおける上記同様の位置も、上記同様の部分導体層12を印刷・形成した。
更に、上記グリーンシート積層体GSを焼成炉(図示せず)に挿入し、所定の温度および時間で焼成した。その結果、前記図1,2で示したように、セラミック層s1〜s6からなる基板本体2、焼成されたビア導体7,8、導体層9,10、部分導体層11,12、およびパッド5,6を備えた配線基板1が得られた。
上記焼成工程の際に、前記図3で例示したように、セラミック層s1〜s6の焼成収縮率との差によって、焼成中のビア導体7,8が積層方向に沿ってそれぞれ伸長evした。しかし、該ビア導体7,8の一端と接続する導体層9,10の反対側には、前記部分導体層11,12を重複する位置付近に形成していたので、上記伸長evに伴う圧力を受けたにも拘わらず、ビア導体7,8との接続部付近の導体層9,10には破断が生じなかった。
尚、前記のような配線基板1aの製造方法は、大版サイズのグリーンシートを用いる多数個取りの形態によって行うことも可能である。
配線基板1bは、図9に示すように、セラミック層s1〜s9を積層してなり、表面3および裏面4を有する基板本体2と、セラミック層s1〜s4,s5,s6の何れかを積層方向に貫通する複数の細長いビア導体7と、を備えている。尚、該配線基板1bは、後述するように、電子部品の検査装置(電子部品検査用基板)に用いられる。
上記基板本体2のセラミック層s6,s7間には、厚さが10μm以下で且つ所定のパターンを有する信号配線層Sが配置されている。また、該信号配線層Sの上層側のセラミック層s7,s8間および下層側のセラミック層s4,s5間には、一対の接地配線層(導体層)G1,G2が、上記信号配線層Sと対向し且つセラミック層s6,s7を挟んで形成されている。更に、上記信号配線層Sおよび接地配線層G1,G2と平面視において対向し、上層側のセラミック層s8,s9間と下層側のセラミック層s4,s5間とに、一対(複数)の電源配線層(導体層)P1,P2が、セラミック層s5,s8などを挟んで形成されている。
また、前記電源配線層P1,P2、および接地配線層G1,G2は、セラミックs4〜s6の間、あるいはセラミック層s7〜s9の間において、平面視で該セラミック層s4〜s6、s7〜s9の表・裏面における面積率で50%以上を占めており、例えば、矩形(正方形あるいは長方形)などを呈するように平面状(ベタ状)にして形成されている。
図9に示すように、上下一対の電源配線層P1,P2間の積層方向に沿って、これらを直線状に接続する複数のビア導体Vが配置されている。該ビア導体Vは、電源配線層P1,P2間に位置する信号配線層S、接地配線層G1,G2、およびセラミック層s5〜s8を積層方向に貫通している。この際、ビア導体Vは、信号配線層Sのパターン間および接地配線層G1,G2に設けた貫通孔hの内側を貫通することで、これらとの短絡を防いでいる。
また、最上層のセラミック層s9の表面3には、複数のパッド5が形成され、該パッド5は、上層側の電源配線層P1、上層側の接地配線層G1、および前記信号配線層Sの何れかと、ビア導体vまたはビア導体Vを介して導通している。
更に、図9に示すように、上下一対の接地配線層G1,G2間もビア導体Vを介して導通している。該ビア導体Vは、電源配線層P1,P2に設けた貫通孔hの内側および信号配線層Sのパターン間を貫通することで、これらとの短絡を防いでいる。加えて、信号配線層Sとパッド5またはパッド6との間を接続するビア導体7,Vは、電源配線層P1,P2および接地配線層G1,G2に設けた貫通孔hの内側を貫通することで、これらとの短絡を防いでいる。
尚、セラミック層s1〜s9がアルミナなどの高温焼成セラミックの場合、前記電源配線層P1,P2、信号配線層S、およびビア導体v,Vなどの導体は、WまたはMoにより形成され、セラミック層s1〜s9がガラス−セラミックなどの低温焼成セラミックの場合、上記各導体は、AgまたはCuにて形成される。
また、本配線基板1bの基板本体2において、前記電源配線層P1,P2、信号配線層S、および接地配線層G1,G2が配置された上層側のセラミック層s5〜s9は、いわゆる配線層領域であり、前記ビア導体7のみが貫通する下層側のセラミック層s1〜s4は、基板本体2の厚みを調整する領域である。
図9に示すように、下層側の電源配線層(導体層)P2および下層側の接地配線層(導体層)G2において、細長いビア導体7の上端(一端)が個別に接続する側と反対側の表面には、平面視で該ビア導体7とほぼ重複する位置にその断面積よりもよりも大きな面積の部分導体13,14の一方が形成されている。
以上のような配線基板1bも、前記同様の方法によって容易に製造される。
尚、信号配線層Sの上下に電源配線層P1,P2が配置され、これらの間を積層方向に沿って直線状に接続するビア導体Vが配置されているため、電源配線層P1,P2、これらの間を接続するビア導体v、Vを介して導通する最上層のセラミック層s9の表面3に形成されたパッド5、および最下層のセラミック層s1の裏面4に形成されたパッド6にわたる電源用回路を可及的に短くし得る。
また、前記ビア導体Vは、上下層一対の電源配線層P1,P2の間を、直線状に配置されるので、本配線基板1bの回路設計において、複数のビア導体Vを配置するための自由度が高められ、係る設計の正確および迅速性は基より、製作工程を容易化することも可能となる。
加えて、信号配線層Sを上下の接地配線層G1,G2によって、例えば、電源回路から漏洩した電流や磁界などから確実に防護できるので、信号の処理および送信を正確に行わせられる。このため、プローブ15が電気的に接続した電極を有する電子部品の電気的特性を、正確且つ確実に検出し、外部端子6を介して、図示しない外部回路基板などに出力することもできる。
以上により、前記電源用回路およびこれに隣接する信号用回路のインダクタンスなどの電気的特性を低下させず、ビア導体v,Vの配置精度、および製作容易性に優れた検査装置用の配線基板1bとすることも可能である。
尚、上記配線基板1bにおいて、信号配線層Sにおけるビア導体Vと反対側の表面にも部分導体層を更に形成した形態としても良い。
例えば、前記セラミック層は、窒化アルミニウムやムライトなどの高温焼成セラミックからなるものとしたり、あるいは低温焼成セラミックの一種であるガラス−セラミックからなるものとしても良い。低温焼成セラミックの場合、前記ビア導体、導体層、部分導体層には、CuまたはAg、あるいはこれらの何れか一方の合金などが適用される。
また、複数のセラミック層を同軸状に貫通する前記ビア導体は、4層以上のセラミック層(例えば、6〜9層)を貫通する形態や、その両端が前記基板本体の内部に位置する形態であっても良い。
また、第2の配線基板における平面状の前記導体層は、接地層または電源層としても良く、それらの厚さは、10μm超(例えば、20〜30μm)でも良い。
更に、前記部分導体層は、前記ビア導体の断面積よりも少なくとも50%以上大きな面積であれば良く、その形状も四角形以上の正多角形、変形多角形、長円形、あるいは楕円形などしても良い。
加えて、部分導体層は、隣接する導体層と同じ材料に限らず、導体層と同種の金属あるいは同種の合金からなるものであれば良い。
2……………………………基板本体
7,8………………………ビア導体
7a〜7c,8a,8b…単位ビア導体
9,10……………………導体層
9a,10a………………表面
11〜14…………………部分導体層
P2…………………………電源配線層(導体層)
G2…………………………接地配線層(導体層)
s1〜s9…………………セラミック層
g1〜g4…………………グリーンシート
vh…………………………ビアホール
Claims (3)
- 複数のセラミック層を積層した基板本体と、
上記基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、
上記複数のセラミック層間に形成され、厚さが10μm以下で且つ上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、
上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、
ことを特徴とする多層セラミック配線基板。 - 複数のセラミック層を積層した基板本体と、
上記基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、
上記複数のセラミック層間に平面状に形成され、上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、
上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、
ことを特徴とする多層セラミック配線基板。 - 請求項1または請求項2の多層セラミック配線基板の製造方法であって、
複数のグリーンシートを用意し、これらの一部である複数のグリーンシートごとにビアホールを形成する工程と、
上記複数のビアホールごとに未焼成の単位ビア導体を形成する工程と、
上記未焼成の単位ビア導体がビアホール内に充填された何れかのグリーンシートの表面に、上記未焼成の単位ビア導体の端面に接続する未焼成の導体層を形成する工程と、
上記未焼成の導体層において上記未焼成の単位ビア導体に接続する側と反対側の表面であって、平面視で上記ビア導体と重複する部分を含む位置に、該単位ビア導体の断面積よりも大きな面積を有する未焼成の部分導体層を形成する工程と、
上記複数のグリーンシートを積層し、未焼成である複数の単位ビア導体を同軸状に接続して複数のグリーンシートを貫通する未焼成のビア導体を形成し、且つ該ビア導体の一端に接続する未焼成の導体層および該導体層の前記接続側と反対側の表面に位置する部分導体層を複数のグリーンシート間に配置する積層工程と、含む、
ことを特徴とする多層セラミック配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105772A JP5400993B2 (ja) | 2009-04-24 | 2009-04-24 | 多層セラミック配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105772A JP5400993B2 (ja) | 2009-04-24 | 2009-04-24 | 多層セラミック配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258174A JP2010258174A (ja) | 2010-11-11 |
JP5400993B2 true JP5400993B2 (ja) | 2014-01-29 |
Family
ID=43318750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105772A Active JP5400993B2 (ja) | 2009-04-24 | 2009-04-24 | 多層セラミック配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5400993B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6030373B2 (ja) * | 2012-08-01 | 2016-11-24 | 日本特殊陶業株式会社 | 多層セラミック基板及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2542128B2 (ja) * | 1991-03-30 | 1996-10-09 | 日本碍子株式会社 | セラミック多層配線基板およびその製造法 |
JPH0669653A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
JPH11261226A (ja) * | 1998-03-11 | 1999-09-24 | Ngk Spark Plug Co Ltd | セラミック多層配線基板 |
JP2001160681A (ja) * | 1999-12-02 | 2001-06-12 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
JP2004014616A (ja) * | 2002-06-04 | 2004-01-15 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板用外部接続端子 |
JP2006032442A (ja) * | 2004-07-13 | 2006-02-02 | Murata Mfg Co Ltd | 多層基板及びその製造方法 |
JP2007013253A (ja) * | 2005-06-28 | 2007-01-18 | Sanyo Electric Co Ltd | 積層セラミック電子部品の製造方法 |
JP4821424B2 (ja) * | 2006-04-10 | 2011-11-24 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
-
2009
- 2009-04-24 JP JP2009105772A patent/JP5400993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010258174A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104932B2 (ja) | 多層配線基板及びその製造方法 | |
US8004820B2 (en) | Ceramic electronic component, method of manufacturing the same, and collective component | |
TWI418267B (zh) | 將薄膜電容器整合至印刷線路板之堆積層的方法 | |
WO2007026455A1 (ja) | セラミック電子部品及びその製造方法 | |
JP6151784B2 (ja) | 配線基板、リード付き配線基板および電子装置 | |
JP4032459B2 (ja) | 混成集積回路用基板及びその製造方法 | |
JP6531845B2 (ja) | 多層配線基板およびこれを備えるプローブカード | |
US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
WO2013058351A1 (ja) | 多層配線基板、プローブカード及び多層配線基板の製造方法 | |
US9961768B2 (en) | Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
US9832877B2 (en) | Collective substrate for resistor devices | |
JP5400993B2 (ja) | 多層セラミック配線基板およびその製造方法 | |
JP5294828B2 (ja) | 積層基板 | |
JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
JP4560099B2 (ja) | 多数個取り基板 | |
JP5893371B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2011138833A (ja) | 多層セラミック基板およびその製造方法 | |
JP7237474B2 (ja) | セラミック配線基板およびプローブ基板 | |
JP7033884B2 (ja) | セラミック配線基板およびプローブ基板 | |
JPH0795630B2 (ja) | 複合積層セラミック部品 | |
JP7397595B2 (ja) | 配線基体および電子装置 | |
JP4889401B2 (ja) | 電子部品収納用パッケージおよび複数個取り電子部品収納用パッケージ、ならびに電子装置 | |
JP3909285B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5400993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |