JPH0669653A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法Info
- Publication number
- JPH0669653A JPH0669653A JP22180792A JP22180792A JPH0669653A JP H0669653 A JPH0669653 A JP H0669653A JP 22180792 A JP22180792 A JP 22180792A JP 22180792 A JP22180792 A JP 22180792A JP H0669653 A JPH0669653 A JP H0669653A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- film
- circuit board
- conductor
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層回路基板及びその製造方法に関し、厚膜
回路と薄膜回路間の断線を防止し信頼性を向上すること
を目的とする。 【構成】 内部に厚膜回路２を有し、表面に該厚膜回路
から厚膜導体の満たされたビアホール３が導出されたた
多層セラミック回路基板１と、該多層セラミック回路基
板１上に形成された応力緩和用絶縁膜４と、該応力緩和
用絶縁膜１の該ビアホール３の上部領域に形成された上
方が順次拡大する形状の回路接続用開孔５と、該開孔５
内に表面がほぼ平坦になるように埋め込まれた回路接続
用導体６と、該開孔５の上部を含む該応力緩和用絶縁膜
４上に形成され、該回路接続用導体６及びビアホール３
を介して該厚膜回路２に電気的に接続する薄膜回路７と
を有するように構成した多層回路基板と、その製造方
法。
回路と薄膜回路間の断線を防止し信頼性を向上すること
を目的とする。 【構成】 内部に厚膜回路２を有し、表面に該厚膜回路
から厚膜導体の満たされたビアホール３が導出されたた
多層セラミック回路基板１と、該多層セラミック回路基
板１上に形成された応力緩和用絶縁膜４と、該応力緩和
用絶縁膜１の該ビアホール３の上部領域に形成された上
方が順次拡大する形状の回路接続用開孔５と、該開孔５
内に表面がほぼ平坦になるように埋め込まれた回路接続
用導体６と、該開孔５の上部を含む該応力緩和用絶縁膜
４上に形成され、該回路接続用導体６及びビアホール３
を介して該厚膜回路２に電気的に接続する薄膜回路７と
を有するように構成した多層回路基板と、その製造方
法。
Description
【０００１】
【産業上の利用分野】本発明は多層回路基板及びその製
造方法、特に電子計算機等に用いる多層セラミック回路
基板及びその製造方法に関する。
造方法、特に電子計算機等に用いる多層セラミック回路
基板及びその製造方法に関する。
【０００２】電子計算機等において多数の半導体素子を
搭載する多層回路基板は、主に厚膜回路の部分と薄膜回
路の部分からなり、その製造方法としては、スクリーン
印刷によって導体層パターンが形成された複数のグリー
ンシートを積層し焼成して多層回路とするいわゆる厚膜
技術と、セラミック基板上に金属薄膜を蒸着しエッチン
グ手段によってパターニングして薄膜配線を形成し、そ
の上に絶縁膜を形成し、更に配線形成と絶縁膜形成を繰
り返して多層回路とするいわゆる薄膜技術とが併用され
ている。その際、厚膜技術においては、グリーンシート
のビアホールに厚膜導体である金属の粉末やペースト等
を充填した後、グリーンシート上に導体配線を印刷し、
このグリーンシートを積層し、焼成して多層セラミック
回路基板を得る。次いで上記多層セラミック回路基板上
に薄膜技術を用いて前記ビアホールを介して厚膜回路に
電気的に接続する薄膜多層回路配線が形成される。この
薄膜多層回路配線を形成するには、前記のように金属薄
膜を蒸着し、この金属薄膜をエッチング技術によりパタ
ーニングして金属配線を形成する工程、その上に絶縁膜
を形成する工程、この絶縁膜に下部の金属配線を表出す
るスルーホールを形成する工程が繰り返して行われる。
以上の工程を経て、多層の厚膜回路とそれに電気的に接
続された多層の薄膜回路を有する多層回路基板が形成さ
れる。
搭載する多層回路基板は、主に厚膜回路の部分と薄膜回
路の部分からなり、その製造方法としては、スクリーン
印刷によって導体層パターンが形成された複数のグリー
ンシートを積層し焼成して多層回路とするいわゆる厚膜
技術と、セラミック基板上に金属薄膜を蒸着しエッチン
グ手段によってパターニングして薄膜配線を形成し、そ
の上に絶縁膜を形成し、更に配線形成と絶縁膜形成を繰
り返して多層回路とするいわゆる薄膜技術とが併用され
ている。その際、厚膜技術においては、グリーンシート
のビアホールに厚膜導体である金属の粉末やペースト等
を充填した後、グリーンシート上に導体配線を印刷し、
このグリーンシートを積層し、焼成して多層セラミック
回路基板を得る。次いで上記多層セラミック回路基板上
に薄膜技術を用いて前記ビアホールを介して厚膜回路に
電気的に接続する薄膜多層回路配線が形成される。この
薄膜多層回路配線を形成するには、前記のように金属薄
膜を蒸着し、この金属薄膜をエッチング技術によりパタ
ーニングして金属配線を形成する工程、その上に絶縁膜
を形成する工程、この絶縁膜に下部の金属配線を表出す
るスルーホールを形成する工程が繰り返して行われる。
以上の工程を経て、多層の厚膜回路とそれに電気的に接
続された多層の薄膜回路を有する多層回路基板が形成さ
れる。
【０００３】このような方法で形成される多層回路基板
においては、厚膜回路と薄膜回路間の電気的接続の断線
が従来から発生しており、改善が望まれている。
においては、厚膜回路と薄膜回路間の電気的接続の断線
が従来から発生しており、改善が望まれている。
【０００４】
【従来の技術】図３は従来の多層回路基板の一例の要部
を模式的に示す断面図である。同図において、51は多層
セラミックス基板、51V 及び51A は下層のセラミックス
基板、51B は最上層のセラミックス基板、52A は下層の
厚膜配線、52B は最上層の厚膜配線、53A は第１の厚膜
導体ビア、53B は第２の厚膜導体ビア、55は配線接続用
開孔、57A は第１層薄膜配線、57B は第２層薄膜配線、
58A は第１のポリイミド絶縁層、58B は第２のポリイミ
ド絶縁層を示す。
を模式的に示す断面図である。同図において、51は多層
セラミックス基板、51V 及び51A は下層のセラミックス
基板、51B は最上層のセラミックス基板、52A は下層の
厚膜配線、52B は最上層の厚膜配線、53A は第１の厚膜
導体ビア、53B は第２の厚膜導体ビア、55は配線接続用
開孔、57A は第１層薄膜配線、57B は第２層薄膜配線、
58A は第１のポリイミド絶縁層、58B は第２のポリイミ
ド絶縁層を示す。
【０００５】この図のように、従来の多層回路基板は、
多層セラミックス基板51内に厚膜回路を構成する最上層
の厚膜配線52B から最上層のセラミックス基板51B 上に
導出される厚膜導体が満たされたビアホール即ち第２の
厚膜導体ビア53B 上を含む最上層のセラミックス基板51
B 上に、多層の薄膜回路を構成する第１層薄膜配線57A
が直に形成された構造を有していた。
多層セラミックス基板51内に厚膜回路を構成する最上層
の厚膜配線52B から最上層のセラミックス基板51B 上に
導出される厚膜導体が満たされたビアホール即ち第２の
厚膜導体ビア53B 上を含む最上層のセラミックス基板51
B 上に、多層の薄膜回路を構成する第１層薄膜配線57A
が直に形成された構造を有していた。
【０００６】一方、多層の薄膜回路を形成する際には、
前記のように繰り返し行われる上記ポリイミド層58A 、
58B 等 に対応する絶縁膜の形成、配線接続用開孔55の
形成薄膜配線58A 、58B 等の形成等の多くの複雑なプロ
セスが必要であり、それらのプロセスごとに熱処理が行
われるため、それが熱サイクルとなって多層セラミクス
基板に負荷される。
前記のように繰り返し行われる上記ポリイミド層58A 、
58B 等 に対応する絶縁膜の形成、配線接続用開孔55の
形成薄膜配線58A 、58B 等の形成等の多くの複雑なプロ
セスが必要であり、それらのプロセスごとに熱処理が行
われるため、それが熱サイクルとなって多層セラミクス
基板に負荷される。
【０００７】そのため図３に示すような従来構造におい
ては、セラミックス基板51B 等のセラミック部分に比べ
て熱膨張率の大きい銅等の金属からなる厚膜導体で満た
された厚膜導体ビア53B 等が、上記熱サイクルの都度セ
ラミックス基板51B 等の表面からの突出を繰り返し、こ
の厚膜導体ビア53B 等の突出の繰り返しによって厚膜導
体ビア53B 等とセラミックス基板51B 等との界面に働く
剪断応力によって、特に厚膜導体ビア53B 上からセラミ
ックス基板51B 上に延在して直に形成されている１μｍ
程度の薄い膜厚を有する薄膜配線57A には、第２の厚膜
ビア53B と最上層のセラミックス基板51B との界面上で
亀裂Ｋが入り易く、そのために厚膜回路と薄膜回路間の
断線が発生し易くなるという問題があった。
ては、セラミックス基板51B 等のセラミック部分に比べ
て熱膨張率の大きい銅等の金属からなる厚膜導体で満た
された厚膜導体ビア53B 等が、上記熱サイクルの都度セ
ラミックス基板51B 等の表面からの突出を繰り返し、こ
の厚膜導体ビア53B 等の突出の繰り返しによって厚膜導
体ビア53B 等とセラミックス基板51B 等との界面に働く
剪断応力によって、特に厚膜導体ビア53B 上からセラミ
ックス基板51B 上に延在して直に形成されている１μｍ
程度の薄い膜厚を有する薄膜配線57A には、第２の厚膜
ビア53B と最上層のセラミックス基板51B との界面上で
亀裂Ｋが入り易く、そのために厚膜回路と薄膜回路間の
断線が発生し易くなるという問題があった。
【０００８】
【発明が解決しようとする課題】そこで本発明は、厚膜
回路と薄膜回路間の断線を防止する構造を有する多層回
路基板及びその製造方法を提供することを目的とする。
回路と薄膜回路間の断線を防止する構造を有する多層回
路基板及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題の解決は、内部
に厚膜回路を有し、表面に該厚膜回路から厚膜導体の満
たされたビアホールが導出されたた多層セラミック回路
基板と、該多層セラミック回路基板上に形成された応力
緩和用絶縁膜と、該応力緩和用絶縁膜の該ビアホールの
上部領域に形成された上方が順次拡大する形状の回路接
続用開孔と、該開孔内に表面がほぼ平坦になるように埋
め込まれた回路接続用導体と、該開孔の上部を含む該応
力緩和用絶縁膜上に形成され、該回路接続用導体及びビ
アホールを介して該厚膜回路に電気的に接続する薄膜回
路とを有する本発明による多層回路基板、若しくは、上
記多層回路基板の製造に際して、前記上方が順次拡大す
る形状の回路接続用開孔が、前記応力緩和用絶縁膜を複
数層の積層膜となし、前記開孔の径を、上層に行くに従
って順次拡大して形成する工程を有する本発明による多
層回路基板の製造方法、若しくは、上記多層回路基板の
製造に際して、前記上方が順次拡大する形状の回路接続
用開孔内に表面がほぼ平坦になるように埋め込まれる回
路接続用導体を、ＭＯＣＶＤ法、若しくはスパッタ法、
若しくは真空蒸着法、若しくはめっき法によって形成す
る工程を有する本発明による多層回路基板の製造方法に
よって達成される。
に厚膜回路を有し、表面に該厚膜回路から厚膜導体の満
たされたビアホールが導出されたた多層セラミック回路
基板と、該多層セラミック回路基板上に形成された応力
緩和用絶縁膜と、該応力緩和用絶縁膜の該ビアホールの
上部領域に形成された上方が順次拡大する形状の回路接
続用開孔と、該開孔内に表面がほぼ平坦になるように埋
め込まれた回路接続用導体と、該開孔の上部を含む該応
力緩和用絶縁膜上に形成され、該回路接続用導体及びビ
アホールを介して該厚膜回路に電気的に接続する薄膜回
路とを有する本発明による多層回路基板、若しくは、上
記多層回路基板の製造に際して、前記上方が順次拡大す
る形状の回路接続用開孔が、前記応力緩和用絶縁膜を複
数層の積層膜となし、前記開孔の径を、上層に行くに従
って順次拡大して形成する工程を有する本発明による多
層回路基板の製造方法、若しくは、上記多層回路基板の
製造に際して、前記上方が順次拡大する形状の回路接続
用開孔内に表面がほぼ平坦になるように埋め込まれる回
路接続用導体を、ＭＯＣＶＤ法、若しくはスパッタ法、
若しくは真空蒸着法、若しくはめっき法によって形成す
る工程を有する本発明による多層回路基板の製造方法に
よって達成される。
【００１０】
【作用】図１は本発明の原理説明用断面図で、(a) は常
温時、(b) は熱膨張時、図中の、１はセラミックス基
板、２は厚膜配線、３は厚膜導体ビア、４は応力緩和用
絶縁膜、５は上方が順次拡大する回路接続用開孔、６は
回路接続用導体、７は薄膜配線を示している。
温時、(b) は熱膨張時、図中の、１はセラミックス基
板、２は厚膜配線、３は厚膜導体ビア、４は応力緩和用
絶縁膜、５は上方が順次拡大する回路接続用開孔、６は
回路接続用導体、７は薄膜配線を示している。
【００１１】即ち本発明においては、従来のように多層
セラミック回路基板の上面を平坦に研磨してその上に直
に薄膜配線を形成することをせず、図１(a) に示すよう
に、表面研磨を施した多層セラミック基板１上に、厚膜
導体ビア３の上部に上方が順次拡大するテーパ状側面を
持った回路接続用開孔５を有する応力緩和用絶縁膜４を
形成し、上記回路接続用開孔５内を金属からなる回路接
続用導体６で平坦に埋めた後、上記回路接続用導体６上
を含む応力緩和用絶縁膜上に上記回路接続用導体６上に
おいてこの回路接続用導体６及びその下部の厚膜導体ビ
ア３を介して厚膜配線２に電気的に接続する薄膜配線７
が形成される。
セラミック回路基板の上面を平坦に研磨してその上に直
に薄膜配線を形成することをせず、図１(a) に示すよう
に、表面研磨を施した多層セラミック基板１上に、厚膜
導体ビア３の上部に上方が順次拡大するテーパ状側面を
持った回路接続用開孔５を有する応力緩和用絶縁膜４を
形成し、上記回路接続用開孔５内を金属からなる回路接
続用導体６で平坦に埋めた後、上記回路接続用導体６上
を含む応力緩和用絶縁膜上に上記回路接続用導体６上に
おいてこの回路接続用導体６及びその下部の厚膜導体ビ
ア３を介して厚膜配線２に電気的に接続する薄膜配線７
が形成される。
【００１２】このようにすると同図１(b) に示すよう
に、熱膨張時に、厚膜ビア３の真上にある回路接続用導
体６の中央部6aは厚膜導体ビア３とセラミック基板１及
び回路接続用導体６と応力緩和用絶縁膜４との熱膨張率
の差をそのまま反映して大きく突出するが、配線接続用
開孔５が厚膜導体ビア３上から外れて応力緩和用絶縁膜
４上に上方に行くに従って順次拡大して形成されている
部分の回路接続用導体6bは、下部に応力緩和用絶縁膜４
が存在するので回路接続用導体6bの膜厚に対応する熱膨
張寸法の差分しか応力緩和用絶縁膜４上に突出せず、し
かも回路接続用導体6bの膜厚が周辺に行くに従って薄く
形成されるために、結果的に熱膨張時に応力緩和用絶縁
膜４上に突出する回路接続用導体６上面の形状は周囲か
ら中央部に向かって順次高くなるなる図示のようなだら
かな山なりの形状を呈する。そのため、回路接続用導体
６上から応力緩和用絶縁膜４上に延在して形成される薄
膜配線７に厚膜導体ビア、即ち厚膜導体ビア３上の回路
接続用導体６と応力緩和用絶縁膜４との界面上で大きな
剪断応力が働くことがなくなり、その部分での薄膜配線
７の断線は防止される。
に、熱膨張時に、厚膜ビア３の真上にある回路接続用導
体６の中央部6aは厚膜導体ビア３とセラミック基板１及
び回路接続用導体６と応力緩和用絶縁膜４との熱膨張率
の差をそのまま反映して大きく突出するが、配線接続用
開孔５が厚膜導体ビア３上から外れて応力緩和用絶縁膜
４上に上方に行くに従って順次拡大して形成されている
部分の回路接続用導体6bは、下部に応力緩和用絶縁膜４
が存在するので回路接続用導体6bの膜厚に対応する熱膨
張寸法の差分しか応力緩和用絶縁膜４上に突出せず、し
かも回路接続用導体6bの膜厚が周辺に行くに従って薄く
形成されるために、結果的に熱膨張時に応力緩和用絶縁
膜４上に突出する回路接続用導体６上面の形状は周囲か
ら中央部に向かって順次高くなるなる図示のようなだら
かな山なりの形状を呈する。そのため、回路接続用導体
６上から応力緩和用絶縁膜４上に延在して形成される薄
膜配線７に厚膜導体ビア、即ち厚膜導体ビア３上の回路
接続用導体６と応力緩和用絶縁膜４との界面上で大きな
剪断応力が働くことがなくなり、その部分での薄膜配線
７の断線は防止される。
【００１３】
【実施例】以下本発明を、図２に示す一実施例の模式断
面図を参照し具体的に説明する。本発明に係る多層回路
基板の一実施例を示す図２において、11は多層セラミッ
ク回路基板、11V 及び11A は下層のセラミックス基板、
11B は厚さ 100〜200 μｍ程度の最上層のセラミックス
基板、12A 及び12B はそれぞれ厚さ50〜100 μｍ程度の
下層及び最上層の厚膜(Cu)配線、13A 及び13B はそれぞ
れ径50〜100 μｍ程度の第１及び第２の厚膜導体(Cu)ビ
ア、14はシリカガラスからなる厚さ１μｍ程度の応力緩
和用絶縁膜、14a 〜14d は第１層〜第４層の応力緩和用
絶縁膜、15は上方が順次拡大する配線接続用開孔、15a
〜15d は第１層〜第４層の応力緩和用絶縁膜に形成され
る第１〜第４の回路接続用開孔、16は例えばCuからなる
回路接続用導体、17A は例えばCuからなる厚さ５〜10μ
ｍ程度の第１層薄膜配線、17B は第１層同様の第２層薄
膜配線、18A は第１のポリイミド絶縁層、18B は第２の
ポリイミド絶縁層、19は配線接続用開孔を示す。
面図を参照し具体的に説明する。本発明に係る多層回路
基板の一実施例を示す図２において、11は多層セラミッ
ク回路基板、11V 及び11A は下層のセラミックス基板、
11B は厚さ 100〜200 μｍ程度の最上層のセラミックス
基板、12A 及び12B はそれぞれ厚さ50〜100 μｍ程度の
下層及び最上層の厚膜(Cu)配線、13A 及び13B はそれぞ
れ径50〜100 μｍ程度の第１及び第２の厚膜導体(Cu)ビ
ア、14はシリカガラスからなる厚さ１μｍ程度の応力緩
和用絶縁膜、14a 〜14d は第１層〜第４層の応力緩和用
絶縁膜、15は上方が順次拡大する配線接続用開孔、15a
〜15d は第１層〜第４層の応力緩和用絶縁膜に形成され
る第１〜第４の回路接続用開孔、16は例えばCuからなる
回路接続用導体、17A は例えばCuからなる厚さ５〜10μ
ｍ程度の第１層薄膜配線、17B は第１層同様の第２層薄
膜配線、18A は第１のポリイミド絶縁層、18B は第２の
ポリイミド絶縁層、19は配線接続用開孔を示す。
【００１４】この実施例の構造は本発明に係る以下の製
造方法により形成される。即ち、従来通りアルミナ、硼
珪酸ガラス、石英ガラス等を絶縁層の主成分とし、厚膜
導体の配線材料として例えば銅(Cu)を用いて作製した多
層セラミック回路基板11の表面を鏡面研磨した後、先ず
フオトリソグラフィー手段を用いて厚膜導体ビア13B の
上部を選択的に第１のレジストでマスクし、シリカガラ
スを所定の厚さスパッタした後、前記第１のレジストマ
スクを除去すると同時に第１のレジストマスク上のシリ
カガラスをリフトオフして、上記多層セラミック回路基
板11上に前記ビア13B を選択的に表出する第１の回路接
続用開孔15a を有する第１層の応力緩和用絶縁膜14a を
形成する。
造方法により形成される。即ち、従来通りアルミナ、硼
珪酸ガラス、石英ガラス等を絶縁層の主成分とし、厚膜
導体の配線材料として例えば銅(Cu)を用いて作製した多
層セラミック回路基板11の表面を鏡面研磨した後、先ず
フオトリソグラフィー手段を用いて厚膜導体ビア13B の
上部を選択的に第１のレジストでマスクし、シリカガラ
スを所定の厚さスパッタした後、前記第１のレジストマ
スクを除去すると同時に第１のレジストマスク上のシリ
カガラスをリフトオフして、上記多層セラミック回路基
板11上に前記ビア13B を選択的に表出する第１の回路接
続用開孔15a を有する第１層の応力緩和用絶縁膜14a を
形成する。
【００１５】次いで、前記同様の方法で第１の回路接続
用開孔15a 上に前回よりも所定の寸法大きな第２のレジ
ストマスクを形成し、前回同様の厚さにシリカガラスを
スパッタしレジストマスク除去（第２のレジストマスク
上のシリカガラスのリフトオフを含む）を行って、第１
層の応力緩和用絶縁膜14a 上に、第１の回路接続用開孔
15a の上部にそれよりも所定の寸法大きな第２の回路接
続用開孔15b を有する第２層の応力緩和用絶縁膜14b を
形成する。
用開孔15a 上に前回よりも所定の寸法大きな第２のレジ
ストマスクを形成し、前回同様の厚さにシリカガラスを
スパッタしレジストマスク除去（第２のレジストマスク
上のシリカガラスのリフトオフを含む）を行って、第１
層の応力緩和用絶縁膜14a 上に、第１の回路接続用開孔
15a の上部にそれよりも所定の寸法大きな第２の回路接
続用開孔15b を有する第２層の応力緩和用絶縁膜14b を
形成する。
【００１６】以後、同様にして、第２層の応力緩和用絶
縁膜14b 上に、第２の回路接続用開孔15b の上部にそれ
よりも所定の寸法大きな第３の回路接続用開孔15c を有
する第３層の応力緩和用絶縁膜14c を形成し、更に第３
層の応力緩和用絶縁膜14c 上に第３の回路接続用開孔15
c の上部にそれよりも所定の寸法大きな第４の回路接続
用開孔15d を有する第４層の応力緩和用絶縁膜14c を形
成し、これによって応力緩和用絶縁膜14が形成される。
このようにすることにより、応力緩和用絶縁膜14に形成
される回路接続用開孔15(15a〜15d により構成される）
は上部に行くに従って順次階段状に拡大したテーパ状の
開孔となる。
縁膜14b 上に、第２の回路接続用開孔15b の上部にそれ
よりも所定の寸法大きな第３の回路接続用開孔15c を有
する第３層の応力緩和用絶縁膜14c を形成し、更に第３
層の応力緩和用絶縁膜14c 上に第３の回路接続用開孔15
c の上部にそれよりも所定の寸法大きな第４の回路接続
用開孔15d を有する第４層の応力緩和用絶縁膜14c を形
成し、これによって応力緩和用絶縁膜14が形成される。
このようにすることにより、応力緩和用絶縁膜14に形成
される回路接続用開孔15(15a〜15d により構成される）
は上部に行くに従って順次階段状に拡大したテーパ状の
開孔となる。
【００１７】なお、上記説明では応力緩和用絶縁膜15を
４層に分けて形成しているが、実際には更に多層に分け
て、階段の１段を低くする方が望ましい。また、上層に
行くに従って順次拡大される回路接続用開孔の所定の拡
大寸法は、ビア材料の熱膨張率から決定される。上記実
施例の場合、14の厚さが３μｍ、テーパは約 200％とし
た。
４層に分けて形成しているが、実際には更に多層に分け
て、階段の１段を低くする方が望ましい。また、上層に
行くに従って順次拡大される回路接続用開孔の所定の拡
大寸法は、ビア材料の熱膨張率から決定される。上記実
施例の場合、14の厚さが３μｍ、テーパは約 200％とし
た。
【００１８】次いで、上記回路接続用開孔15内に例えば
Cuからなる回路接続用導体16を平坦に埋め込む。その
際、本発明に係る第１の方法では、有機金属(Cu)を用い
たＭＯＣＶＤ法による選択成長手段が用いられる。その
成長条件は例えば次の通りである。
Cuからなる回路接続用導体16を平坦に埋め込む。その
際、本発明に係る第１の方法では、有機金属(Cu)を用い
たＭＯＣＶＤ法による選択成長手段が用いられる。その
成長条件は例えば次の通りである。
【００１９】 成長ガス及び流量 Cu(hfa)2 mix H2 20〜50 sccm 成長圧力 10-5 Torr 成長温度 200〜400 ℃ また、本発明に係る第２の方法では、上記回路接続用開
孔15を平坦に埋める厚さにCuを全面スパッタした後、通
常表面の平坦化に用いられるArガスによるエッチバック
手段により応力緩和用絶縁膜15上のCu膜を除去し、回路
接続用開孔15内を平坦に埋めるCuの回路接続用導体16を
形成する。なお、Cu(hfa)2はカッパヘキサフルオロアセ
チルアセテートと呼ばれる。
孔15を平坦に埋める厚さにCuを全面スパッタした後、通
常表面の平坦化に用いられるArガスによるエッチバック
手段により応力緩和用絶縁膜15上のCu膜を除去し、回路
接続用開孔15内を平坦に埋めるCuの回路接続用導体16を
形成する。なお、Cu(hfa)2はカッパヘキサフルオロアセ
チルアセテートと呼ばれる。
【００２０】また、本発明に係る第３の方法では、上記
Cu膜を真空蒸着例えばEB蒸着法により前記全面スパッタ
と同様に形成する。更にまた、本発明に係る第４の方法
では、上記回路接続用開孔15をめっき手段により形成す
る。
Cu膜を真空蒸着例えばEB蒸着法により前記全面スパッタ
と同様に形成する。更にまた、本発明に係る第４の方法
では、上記回路接続用開孔15をめっき手段により形成す
る。
【００２１】その際は、上記回路接続用開孔15が形成さ
れた応力緩和用絶縁膜15の表面をパラジウムコロイド液
に浸漬した後、通常のCuの無電解めっき或いは電気めっ
きを行い、次いで応力緩和用絶縁膜15上に付着したCu膜
を第２の方法同様にエッチバック手段で除去すればよ
い。また回路接続用開孔15内だけに選択的のCuめっきを
行おうとする際には、上記開孔15内のみにパラジウムコ
ロイド液を塗布し、回路接続用開孔15の内面のみにパラ
ジウムコロイドの皮膜を形成するようにすればよい。
れた応力緩和用絶縁膜15の表面をパラジウムコロイド液
に浸漬した後、通常のCuの無電解めっき或いは電気めっ
きを行い、次いで応力緩和用絶縁膜15上に付着したCu膜
を第２の方法同様にエッチバック手段で除去すればよ
い。また回路接続用開孔15内だけに選択的のCuめっきを
行おうとする際には、上記開孔15内のみにパラジウムコ
ロイド液を塗布し、回路接続用開孔15の内面のみにパラ
ジウムコロイドの皮膜を形成するようにすればよい。
【００２２】なお、パラジウムコロイド液の組成は、例
えば次の通りである。 PdCl2 2.8×10-5mol/l C12H25C6H4SO3Na ８×10-4mol/l NaBH4 1.9×10-4mol/l また、無電解Cuめっき液組成及びめっき条件は例えば次
の通りである。
えば次の通りである。 PdCl2 2.8×10-5mol/l C12H25C6H4SO3Na ８×10-4mol/l NaBH4 1.9×10-4mol/l また、無電解Cuめっき液組成及びめっき条件は例えば次
の通りである。
【００２３】 めっき液組成 CuSO4 ・5H2O 10 g/l EDTA・Na 30 g/l NaOH 10 g/l HCHO １ g/l めっき温度 ６０℃ 次いで、上記何れかの方法によりCuの回路接続用導体16
で平坦に埋められた回路接続用開孔15を有する応力緩和
用絶縁膜15に、従来同様に通常のスパッタ法により例え
ば厚さ５〜10μｍ程度のCu膜を形成し、次いで通常のフ
オトリソグラフィーを用いてパターニングしてCuからな
る第１層薄膜配線17A を形成し、次いで第１層薄膜配線
17A 形成面上に塗布及び加熱キュアの工程を経て厚さ20
〜30μｍ程度の第１のポリイミド絶縁層18A を形成し、
次いでフオトリソグラフィー手段により第１のポリイミ
ド絶縁層18A に配線接続用開孔19を形成し、次いで前記
同様スパッタ手段により配線接続用開孔19の内面を含む
第１のポリイミド絶縁層18A 上に厚さ５〜10μｍ程度の
Cu膜を形成し、フオトリソグラフィー手段によりこのCu
膜をパターニングしてCuからなる第２層薄膜配線17B を
形成し、次いでこの第２層薄膜配線17B 形成面上に塗布
及び加熱キュアの工程を経て厚さ20〜30μｍ程度の第２
のポリイミド絶縁層18B を形成する工程を繰り返し行う
ことにより本発明に係る多層回路基板が完成せしめられ
る。
で平坦に埋められた回路接続用開孔15を有する応力緩和
用絶縁膜15に、従来同様に通常のスパッタ法により例え
ば厚さ５〜10μｍ程度のCu膜を形成し、次いで通常のフ
オトリソグラフィーを用いてパターニングしてCuからな
る第１層薄膜配線17A を形成し、次いで第１層薄膜配線
17A 形成面上に塗布及び加熱キュアの工程を経て厚さ20
〜30μｍ程度の第１のポリイミド絶縁層18A を形成し、
次いでフオトリソグラフィー手段により第１のポリイミ
ド絶縁層18A に配線接続用開孔19を形成し、次いで前記
同様スパッタ手段により配線接続用開孔19の内面を含む
第１のポリイミド絶縁層18A 上に厚さ５〜10μｍ程度の
Cu膜を形成し、フオトリソグラフィー手段によりこのCu
膜をパターニングしてCuからなる第２層薄膜配線17B を
形成し、次いでこの第２層薄膜配線17B 形成面上に塗布
及び加熱キュアの工程を経て厚さ20〜30μｍ程度の第２
のポリイミド絶縁層18B を形成する工程を繰り返し行う
ことにより本発明に係る多層回路基板が完成せしめられ
る。
【００２４】このようにして形成された実施例に係る多
層回路基板においては、厚膜回路の厚膜導体ビア13B と
薄膜回路の第１層薄膜配線17A とが、厚膜回路基板と薄
膜回路部分との間に介在せしめられた応力緩和用絶縁膜
15に形成された上部が階段状に順次拡大する形状の回路
接続用開孔15内に平坦に埋め込まれたCuからなる回路接
続用導体16を介して接続される。従って、Cuからなる厚
膜導体ビア13B の熱膨張によって第１層薄膜配線17A に
及ぼされる剪断応力は上記回路接続用導体16の周辺部に
向かって順次緩和されるので、第１層薄膜配線17A に急
峻な剪断応力が働くことはなく第１層薄膜配線17A の断
線は回避される。よって厚膜回路と薄膜回路の接続部で
の断線は防止される。
層回路基板においては、厚膜回路の厚膜導体ビア13B と
薄膜回路の第１層薄膜配線17A とが、厚膜回路基板と薄
膜回路部分との間に介在せしめられた応力緩和用絶縁膜
15に形成された上部が階段状に順次拡大する形状の回路
接続用開孔15内に平坦に埋め込まれたCuからなる回路接
続用導体16を介して接続される。従って、Cuからなる厚
膜導体ビア13B の熱膨張によって第１層薄膜配線17A に
及ぼされる剪断応力は上記回路接続用導体16の周辺部に
向かって順次緩和されるので、第１層薄膜配線17A に急
峻な剪断応力が働くことはなく第１層薄膜配線17A の断
線は回避される。よって厚膜回路と薄膜回路の接続部で
の断線は防止される。
【００２５】その結果、上記何れの方法で回路接続用導
体16を形成した本発明に係る多層回路基板の実施例にお
いても、−60℃〜＋450 ℃の熱衝撃試験の数十回の繰り
返しで、回路の断線を生ずることがなかった。
体16を形成した本発明に係る多層回路基板の実施例にお
いても、−60℃〜＋450 ℃の熱衝撃試験の数十回の繰り
返しで、回路の断線を生ずることがなかった。
【００２６】なお上記実施例においては、本発明の多層
回路基板の応力緩和用絶縁膜に設ける上方が順次拡大す
る回路接続用開孔及びその開孔内に平坦に埋め込まれる
上方が順次拡大する回路接続用導体のテーパ形状を階段
状のテーパ形状に形成したが、このテーパ形状を直線状
或いは曲線状のテーパ形状に形成した場合でも、勿論同
様の効果を奏する。
回路基板の応力緩和用絶縁膜に設ける上方が順次拡大す
る回路接続用開孔及びその開孔内に平坦に埋め込まれる
上方が順次拡大する回路接続用導体のテーパ形状を階段
状のテーパ形状に形成したが、このテーパ形状を直線状
或いは曲線状のテーパ形状に形成した場合でも、勿論同
様の効果を奏する。
【００２７】
【発明の効果】以上説明のように本発明によれば、厚膜
回路と薄膜回路を具備した多層回路基板においては、厚
膜部分の導体層と薄膜部分の導体層との接続を上方が順
次拡大するテーパを有する導体層を介して行うことによ
って薄膜導体に働く剪断応力を緩和し、厚膜部分と薄膜
部分との接続部における薄膜導体の断線が防止される。
従って本発明は多層回路基板の信頼性向上に寄与すると
ころが大きい。
回路と薄膜回路を具備した多層回路基板においては、厚
膜部分の導体層と薄膜部分の導体層との接続を上方が順
次拡大するテーパを有する導体層を介して行うことによ
って薄膜導体に働く剪断応力を緩和し、厚膜部分と薄膜
部分との接続部における薄膜導体の断線が防止される。
従って本発明は多層回路基板の信頼性向上に寄与すると
ころが大きい。
【図１】 本発明の原理説明用断面図
【図２】 本発明に係る多層回路基板の一実施例の模式
断面図
断面図
【図３】 従来の多層回路基板の要部模式断面図
１ セラミックス基板 ２ 厚膜配線 ３ 厚膜導体ビア ４ 応力緩和用絶縁膜 ５ 上方が順次拡大する回路接続用開孔 ６ 回路接続用導体 ７ 薄膜配線 11 多層セラミック回路基板、 11V 、11A 下層のセラミックス基板 11B 最上層のセラミックス基板 12A 、12B 下層、最上層の厚膜(Cu)配線 13A 、13B 第１及び第２の厚膜導体(Cu)ビア 14 応力緩和用絶縁膜 14a 〜14d 第１層〜第４層の応力緩和用絶縁膜 15は上方が順次拡大する配線接続用開孔 15a 〜15d は第１〜第４の回路接続用開孔 16 Cuからなる接続用導体 17A 、17B Cuからなる第１層及び第２層薄膜配線 18A 、18B 第１及び第２のポリイミド絶縁層 19 配線接続用開孔
Claims (3)
- 【請求項１】 内部に厚膜回路を有し、表面に該厚膜回
路から厚膜導体の満たされたビアホールが導出されたた
多層セラミック回路基板と、 該多層セラミック回路基板上に形成された応力緩和用絶
縁膜と、 該応力緩和用絶縁膜の該ビアホールの上部領域に形成さ
れた上方が順次拡大する形状の回路接続用開孔と、 該開孔内に表面がほぼ平坦になるように埋め込まれた回
路接続用導体と、 該開孔の上部を含む該応力緩和用絶縁膜上に形成され、
該回路接続用導体及びビアホールを介して該厚膜回路に
電気的に接続する薄膜回路とを有することを特徴とする
多層回路基板。 - 【請求項２】 請求項１記載の多層回路基板の製造に際
して、前記上方が順次拡大する形状の回路接続用開孔
が、前記応力緩和用絶縁膜を複数層の積層膜となし、前
記開孔の径を、上層に行くに従って順次拡大して形成す
る工程を有することを特徴とする多層回路基板の製造方
法。 - 【請求項３】 請求項１記載の多層回路基板の製造に際
して、前記上方が順次拡大する形状の回路接続用開孔内
に表面がほぼ平坦になるように埋め込まれる回路接続用
導体を、ＭＯＣＶＤ法、若しくはスパッタ法、若しくは
真空蒸着法、若しくはめっき法によって形成する工程を
有することを特徴とする多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22180792A JPH0669653A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22180792A JPH0669653A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669653A true JPH0669653A (ja) | 1994-03-11 |
Family
ID=16772509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22180792A Withdrawn JPH0669653A (ja) | 1992-08-20 | 1992-08-20 | 多層回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669653A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
| JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
| JP2010258174A (ja) * | 2009-04-24 | 2010-11-11 | Ngk Spark Plug Co Ltd | 多層セラミック配線基板およびその製造方法 |
| WO2011142100A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 複合基板およびその製造方法 |
| JP2016115795A (ja) * | 2014-12-15 | 2016-06-23 | 京セラ株式会社 | セラミック配線基板および電子部品実装パッケージ |
-
1992
- 1992-08-20 JP JP22180792A patent/JPH0669653A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153927A (ja) * | 2002-05-23 | 2010-07-08 | Schott Ag | 高周波用途のためのガラス材料 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
| JP2010258174A (ja) * | 2009-04-24 | 2010-11-11 | Ngk Spark Plug Co Ltd | 多層セラミック配線基板およびその製造方法 |
| WO2011142100A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 複合基板およびその製造方法 |
| JP2016115795A (ja) * | 2014-12-15 | 2016-06-23 | 京セラ株式会社 | セラミック配線基板および電子部品実装パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8277668B2 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
| US5549808A (en) | Method for forming capped copper electrical interconnects | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH0669653A (ja) | 多層回路基板及びその製造方法 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPH07226589A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH05166939A (ja) | 多層配線層の形成方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPH02210893A (ja) | 回路基板の製造方法 | |
| JPH07297551A (ja) | 薄膜多層配線基板 | |
| JPH03104190A (ja) | 多層配線板およびその製造方法 | |
| JPH06224477A (ja) | 回路基板 | |
| JPS58142546A (ja) | 多層配線の形成方法 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPH06104569A (ja) | 多層配線基板とその製造方法 | |
| JPS58197852A (ja) | 半導体装置の製造方法 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JPH0433398A (ja) | 感光性ポリイミド層の形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH0536841A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |