JPH0433398A - 感光性ポリイミド層の形成方法 - Google Patents
感光性ポリイミド層の形成方法Info
- Publication number
- JPH0433398A JPH0433398A JP13857290A JP13857290A JPH0433398A JP H0433398 A JPH0433398 A JP H0433398A JP 13857290 A JP13857290 A JP 13857290A JP 13857290 A JP13857290 A JP 13857290A JP H0433398 A JPH0433398 A JP H0433398A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- layer
- ceramic substrate
- photosensitive polyimide
- viscosity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920001721 polyimide Polymers 0.000 title claims abstract description 78
- 239000004642 Polyimide Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000000919 ceramic Substances 0.000 claims abstract description 32
- 239000011148 porous material Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052802 copper Inorganic materials 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 9
- 238000000576 coating method Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 53
- 239000012528 membrane Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層セラミック製のプリント配線板、より詳しくは、多
層セラミック基板上の配線構造における感光性絶縁樹脂
（ポリイミド）層の形成方法に関し、 ポリイミド膜の不都合な腹式の発生を防止して、多層セ
ラミック製プリント配線板の製造歩留りを向上させる感
光性ポリイミド膜の形成方法を提供することを目的とし
、 バイアホールを導電体で充填した多層セラミック基板の
表面上に感光性ポリイミド層を形成する方法において、
充填導電体に生じているポアを埋めるように低粘度の感
光性ポリイミドを塗布し、プリベークして感光性ポリイ
ミド下層を形成し、その上に４０００〜５０００ポイズ
の感光性ポリイミドを塗布し、プリベークして感光性ポ
リイミド上層を形成するように構成する。
層セラミック基板上の配線構造における感光性絶縁樹脂
（ポリイミド）層の形成方法に関し、 ポリイミド膜の不都合な腹式の発生を防止して、多層セ
ラミック製プリント配線板の製造歩留りを向上させる感
光性ポリイミド膜の形成方法を提供することを目的とし
、 バイアホールを導電体で充填した多層セラミック基板の
表面上に感光性ポリイミド層を形成する方法において、
充填導電体に生じているポアを埋めるように低粘度の感
光性ポリイミドを塗布し、プリベークして感光性ポリイ
ミド下層を形成し、その上に４０００〜５０００ポイズ
の感光性ポリイミドを塗布し、プリベークして感光性ポ
リイミド上層を形成するように構成する。
本発明は、多層セラミック製のプリント配線板、より詳
しくは、多層セラミック基板上の配線構造における感光
性絶縁樹脂（ポリイミド）層の形成方法に関する。
しくは、多層セラミック基板上の配線構造における感光
性絶縁樹脂（ポリイミド）層の形成方法に関する。
セラミックは、熱伝導率が金属よりも低いが、樹脂材料
よりも遥かに高く、電気的、機械的、物理的特性も優れ
ており、さらに多層化もできるので、コンピュータ・シ
ステム用のプリント配線板に適している。
よりも遥かに高く、電気的、機械的、物理的特性も優れ
ており、さらに多層化もできるので、コンピュータ・シ
ステム用のプリント配線板に適している。
多層セラミック製プリント配線板は、バイアホールに銅
粉を充填したセラミックグリーンシートを多層積層して
焼結したセラミックス基板と、その表面に形成した多層
配線とからなる。充填銅粉はバイアホール内で焼結され
、セラミック基板の最上層にあって多数のバイアホール
内に表出している銅体は、その多くが配線と接続される
が、回路構成あるいは品質保証検査によっては第１層目
の配線とは接続されてはいけないものもある。そこで、
バイアホール内の胴体と配線の導体層との絶縁を確保す
るために、導体層を形成する前に感光性ポリイミド層を
該バイアホール部に形成している。
粉を充填したセラミックグリーンシートを多層積層して
焼結したセラミックス基板と、その表面に形成した多層
配線とからなる。充填銅粉はバイアホール内で焼結され
、セラミック基板の最上層にあって多数のバイアホール
内に表出している銅体は、その多くが配線と接続される
が、回路構成あるいは品質保証検査によっては第１層目
の配線とは接続されてはいけないものもある。そこで、
バイアホール内の胴体と配線の導体層との絶縁を確保す
るために、導体層を形成する前に感光性ポリイミド層を
該バイアホール部に形成している。
従来の感光性ポリイミドのコーティング方法では、粘度
が４０００〜５５００ポイズのものを１回のスピンコー
ド法で塗布し、プリベークし、露光・現像して所定バイ
アホール部を覆うポリイミド（絶縁）層を形成する。
が４０００〜５５００ポイズのものを１回のスピンコー
ド法で塗布し、プリベークし、露光・現像して所定バイ
アホール部を覆うポリイミド（絶縁）層を形成する。
しかしながら、第２Ａ図に示すように、多層セラミック
基板の表出バイアホール２内の銅体３には、ポア（穴）
４が発生することがある。このようなポア４のある状態
で、第２Ｂ図に示すように、感光性ポリイミドをスピン
コード塗布したときに、その粘度が高いために、ポア４
に入り込まずに空間６を形成して蓋のようになったポリ
イミド層５が形成されてしまう。次に、塗布したポリイ
ミド層５のプリベークを行なうと、空間６の空気が熱膨
張して、第２Ｃ図に示すように、ポリイミド層の蓋部分
が破れ（吹き飛ばされ）て膜孔７が発生してしまうこと
がある。そして、所定パターンでの露光・現像を行なっ
たときに、この膜孔７の箇所はあたかも現像で除去され
た箇所のようになり、キュアしてもそのままで絶縁ポリ
イミド層５となる。次に、配線の第１導体層（図示せず
）をスパッタリングないし真空蒸着で全面に形成し、フ
ォトエツチング法で所定パターンの回路配線としたとき
に、銅体３と導体層とが膜孔７を介して接触（ショート
）することがあって不良回路となってしまう。
基板の表出バイアホール２内の銅体３には、ポア（穴）
４が発生することがある。このようなポア４のある状態
で、第２Ｂ図に示すように、感光性ポリイミドをスピン
コード塗布したときに、その粘度が高いために、ポア４
に入り込まずに空間６を形成して蓋のようになったポリ
イミド層５が形成されてしまう。次に、塗布したポリイ
ミド層５のプリベークを行なうと、空間６の空気が熱膨
張して、第２Ｃ図に示すように、ポリイミド層の蓋部分
が破れ（吹き飛ばされ）て膜孔７が発生してしまうこと
がある。そして、所定パターンでの露光・現像を行なっ
たときに、この膜孔７の箇所はあたかも現像で除去され
た箇所のようになり、キュアしてもそのままで絶縁ポリ
イミド層５となる。次に、配線の第１導体層（図示せず
）をスパッタリングないし真空蒸着で全面に形成し、フ
ォトエツチング法で所定パターンの回路配線としたとき
に、銅体３と導体層とが膜孔７を介して接触（ショート
）することがあって不良回路となってしまう。
本発明の目的は、上述したポリイミド膜の不都合な腹式
の発生を防止して、多層セラミック製プリント配線板の
製造歩留りを向上させる感光性ポリイミド膜の形成方法
を提供することである。
の発生を防止して、多層セラミック製プリント配線板の
製造歩留りを向上させる感光性ポリイミド膜の形成方法
を提供することである。
上述の目的が、バイアホールを導電体で充填した多層セ
ラミック基板の表面上に感光性ポリイミド層を形成する
方法において、充填導電体に生じているピアを埋めるよ
うに低粘度の感光性ポリイミドを塗布し、プリベークし
て感光性ポリイミド下層を形成し、その上に４０００〜
５５００ボイズの感光性ポリイミドを塗布し、プリベー
クして感光性ポリイミド上層を形成することを特徴とす
る感光性ポリイミド層の形成方法によって達成される。
ラミック基板の表面上に感光性ポリイミド層を形成する
方法において、充填導電体に生じているピアを埋めるよ
うに低粘度の感光性ポリイミドを塗布し、プリベークし
て感光性ポリイミド下層を形成し、その上に４０００〜
５５００ボイズの感光性ポリイミドを塗布し、プリベー
クして感光性ポリイミド上層を形成することを特徴とす
る感光性ポリイミド層の形成方法によって達成される。
従来通りの感光性ポリイミド上層の前に塗布する感光性
ポリイミド下層はその粘度が１００〜２００ポアズであ
ることが好ましい。粘度が１００以下であると、スピン
コードの際低粘度のポリイミドがコートされなくなる。
ポリイミド下層はその粘度が１００〜２００ポアズであ
ることが好ましい。粘度が１００以下であると、スピン
コードの際低粘度のポリイミドがコートされなくなる。
一方、２００ポアズ以上であると、ＶＩＡポア内に低粘
度ポリイミドが充てんできないからである。
度ポリイミドが充てんできないからである。
本発明では、セラミック基板上への最初のポリイミドコ
ーティングの際に、低粘度のものを使用するので、バイ
アホールの銅体（充填導電体）に生じたポアを該低粘度
ポリイミドで充填することができて、ポア部に空気の空
間を生じることは防止することができる。したがって、
この低粘度ポリイミド（下）層をプリベークしても核層
に膜孔（破れ）は発生しない。当然に、後から塗布して
形成する通常粘度のポリイミド（上）層に膜孔が発生す
ることはない。このようにして、ポリイミドの下層およ
び上層とで不所望な膜孔のない絶縁膜を形成することが
でき、後工程で形成する導体回路は健全なものとなり製
造歩留りの低下を招くことはない。
ーティングの際に、低粘度のものを使用するので、バイ
アホールの銅体（充填導電体）に生じたポアを該低粘度
ポリイミドで充填することができて、ポア部に空気の空
間を生じることは防止することができる。したがって、
この低粘度ポリイミド（下）層をプリベークしても核層
に膜孔（破れ）は発生しない。当然に、後から塗布して
形成する通常粘度のポリイミド（上）層に膜孔が発生す
ることはない。このようにして、ポリイミドの下層およ
び上層とで不所望な膜孔のない絶縁膜を形成することが
でき、後工程で形成する導体回路は健全なものとなり製
造歩留りの低下を招くことはない。
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
て本発明の詳細な説明する。
第１Ａ図〜第１Ｄ図は、本発明にかかる感光性ポリイミ
ド層の形成方法での工程におけるセラミックス基板およ
び塗布ポリイミド層の概略断面図であり、次のようにし
てポリイミド層を形成することができる。
ド層の形成方法での工程におけるセラミックス基板およ
び塗布ポリイミド層の概略断面図であり、次のようにし
てポリイミド層を形成することができる。
従来通りのやり方でバイアホールに銅粉を充填しかつ銅
ペーストを配線パターンに印刷したセラミックスグリー
ンシートを用意し、これらを積層してから焼結すること
で、第１Ａ図に示すように、セラミック基板１を造る。
ペーストを配線パターンに印刷したセラミックスグリー
ンシートを用意し、これらを積層してから焼結すること
で、第１Ａ図に示すように、セラミック基板１を造る。
なお、図面上ではバイアホール２および充填胴体（導電
体）３は一つしか示していないが、実際には非常に多数
形成されている。そして、充填導電体３にはポア（穴）
４が生じている。
体）３は一つしか示していないが、実際には非常に多数
形成されている。そして、充填導電体３にはポア（穴）
４が生じている。
次に、本発明にしたがって、１００ポアズの低粘度感光
性ポリイミドを、１１０００ｒｐ回転のセラミックス基
板１上に３０秒間滴下して、第１Ｂ図に示すように、厚
さ１４のポリイミド下層１１を形成する。
性ポリイミドを、１１０００ｒｐ回転のセラミックス基
板１上に３０秒間滴下して、第１Ｂ図に示すように、厚
さ１４のポリイミド下層１１を形成する。
このスピンコードにおいて、ポアは低粘度ポリイミド層
１１によって埋められてかつ表面平坦なポリイミド下層
１１が得られる。そして、８０℃で３０分間のブリベー
タを施こす。
１１によって埋められてかつ表面平坦なポリイミド下層
１１が得られる。そして、８０℃で３０分間のブリベー
タを施こす。
それから、通常粘度である４０００ポアズの感光性ポリ
イミドを、１１０００ｒｐ回転のセラミックス基板の上
に３０秒間滴下して、第１Ｃ図に示すように、厚さ２０
１ｍのポリイミド上層１２を形成する。そして、プリベ
ータを同じ条件の８０℃、３０分間で施こす。
イミドを、１１０００ｒｐ回転のセラミックス基板の上
に３０秒間滴下して、第１Ｃ図に示すように、厚さ２０
１ｍのポリイミド上層１２を形成する。そして、プリベ
ータを同じ条件の８０℃、３０分間で施こす。
次に、所定パターンの露光を行ない、現像して、第１Ｄ
図に示すように、バイアホール２ （すなわち、充填銅
体３）を覆ったパターンで絶縁ポリイミド層１３を形成
する。なお、これら一連の工程において、配線の第１導
体層と接続されるバイアホール内充填銅体の箇所では絶
縁ポリイミド層は露光・現像で除去されている。最後に
、ポリイミドにキュア（３５０℃、３０分）を施こして
安定な絶縁ポリイミド層１３とする。
図に示すように、バイアホール２ （すなわち、充填銅
体３）を覆ったパターンで絶縁ポリイミド層１３を形成
する。なお、これら一連の工程において、配線の第１導
体層と接続されるバイアホール内充填銅体の箇所では絶
縁ポリイミド層は露光・現像で除去されている。最後に
、ポリイミドにキュア（３５０℃、３０分）を施こして
安定な絶縁ポリイミド層１３とする。
その後に、通常のやり方で配線の第１導体層を形成し、
フォトエツチングで所定回路パターンにし、さらに別の
感光性ポリイミド層間絶縁層を形成し、その上に第２導
体層を形成し、フォトエツチングで回路パターンにする
などによって多層配線を形成する。
フォトエツチングで所定回路パターンにし、さらに別の
感光性ポリイミド層間絶縁層を形成し、その上に第２導
体層を形成し、フォトエツチングで回路パターンにする
などによって多層配線を形成する。
本発明者の実験によると、通常粘度のポリイミドを用い
た場合には、ポリイミド層に１４００〜１５００個の膜
孔（破れ）が３万〜４万個のバイアホール当りで発生し
ていたが、本発明にかかる上述した形成方法でポリイミ
ド層を形成した場合には、膜孔が１００〜１５０個と約
１／１０に大幅減少した。
た場合には、ポリイミド層に１４００〜１５００個の膜
孔（破れ）が３万〜４万個のバイアホール当りで発生し
ていたが、本発明にかかる上述した形成方法でポリイミ
ド層を形成した場合には、膜孔が１００〜１５０個と約
１／１０に大幅減少した。
上述したように、バイアホール充填導電体のポアと通常
粘度ポリイミド層との組合せでは得られるポリイミド層
に膜孔が発生していたのが、本発明によれば、低粘度ボ
ｒＪイミド塗布によって膜孔発生を著しく回避すること
ができる。したがって、多層セラミック製プリント配線
板の信頼性が向上し、製造歩留りも向上する。
粘度ポリイミド層との組合せでは得られるポリイミド層
に膜孔が発生していたのが、本発明によれば、低粘度ボ
ｒＪイミド塗布によって膜孔発生を著しく回避すること
ができる。したがって、多層セラミック製プリント配線
板の信頼性が向上し、製造歩留りも向上する。
第１Ａ図〜第１Ｄ図は、本発明にかかる感光性ポリイミ
ド層の形成方法での工程におけるセラミックス基板およ
び塗布ポリイミド層の概略断面図であり、 第２Ａ図〜第２Ｃ図は、従来の形成方法での工程におけ
るセラミックス基板および塗布ポリイミド層の概略断面
図である。 １・・・セラミックス基板、２・・・バイアホール、３
・・・充填胴体、 ４・・・ポア、５・・・ポ
リイミド層、 ６−・・空間、７・・・膜孔、 １１・・・低粘度ポリイミド下層、 １２・・・ポリイミド上層、 １３・・・ポリイミド層
。
ド層の形成方法での工程におけるセラミックス基板およ
び塗布ポリイミド層の概略断面図であり、 第２Ａ図〜第２Ｃ図は、従来の形成方法での工程におけ
るセラミックス基板および塗布ポリイミド層の概略断面
図である。 １・・・セラミックス基板、２・・・バイアホール、３
・・・充填胴体、 ４・・・ポア、５・・・ポ
リイミド層、 ６−・・空間、７・・・膜孔、 １１・・・低粘度ポリイミド下層、 １２・・・ポリイミド上層、 １３・・・ポリイミド層
。
Claims (2)
- １．バイアホールを導電体で充填した多層セラミック基
板の表面上に感光性ポリイミド層を形成する方法におい
て、前記充填導電体（３）に生じているポア（４）を埋
めるように低粘度の感光性ポリイミドを塗布し、プリベ
ークして感光性ポリイミド下層（１１）を形成し、その
上に４０００〜５５００ポイズの感光性ポリイミドを塗
布し、プリベークして感光性ポリイミド上層（１２）を
形成することを特徴とする感光性ポリイミド層の形成方
法。 - ２．前記低粘度のポリイミドはその粘度が１００〜２０
０ポイズであることを特徴とする請求項１記載の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13857290A JPH0433398A (ja) | 1990-05-30 | 1990-05-30 | 感光性ポリイミド層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13857290A JPH0433398A (ja) | 1990-05-30 | 1990-05-30 | 感光性ポリイミド層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433398A true JPH0433398A (ja) | 1992-02-04 |
Family
ID=15225269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13857290A Pending JPH0433398A (ja) | 1990-05-30 | 1990-05-30 | 感光性ポリイミド層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103196A (ja) * | 1990-08-23 | 1992-04-06 | Nec Corp | 高密度多層配線基板のコーティング方法 |
-
1990
- 1990-05-30 JP JP13857290A patent/JPH0433398A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103196A (ja) * | 1990-08-23 | 1992-04-06 | Nec Corp | 高密度多層配線基板のコーティング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7998560B2 (en) | Multilayer ceramic substrate, method for producing same, and electronic component | |
| JP3765627B2 (ja) | 多層回路基板及びその製造方法 | |
| JPH01100997A (ja) | 多層回路の製造方法 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| US6488795B1 (en) | Multilayered ceramic substrate and method of producing the same | |
| JPH09326556A (ja) | 多層配線基板及びその製造方法 | |
| JPH1174625A (ja) | 配線基板及びその製造方法 | |
| JPH09312472A (ja) | 多層配線基板及びその製造方法 | |
| JPH0433398A (ja) | 感光性ポリイミド層の形成方法 | |
| JP2001015872A (ja) | 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法 | |
| JPH1027959A (ja) | 多層配線基板の製造方法 | |
| JP2009200294A (ja) | 積層基板およびその製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3758811B2 (ja) | 転写シート及びそれを用いた配線基板の製造方法 | |
| JPH03108396A (ja) | 多層電子回路基板 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JP3610156B2 (ja) | 多層配線基板の製造方法 | |
| JPH0231875B2 (ja) | ||
| JP2000269380A (ja) | 多層セラミックチップサイズパッケージ及びその製造方法 | |
| JPH04283993A (ja) | 薄膜多層基板の製造方法 | |
| JPH0832237A (ja) | 多層配線セラミック基板およびビアフィル形成方法 | |
| JPH02210893A (ja) | 回路基板の製造方法 | |
| JPH0432296A (ja) | セラミックス製多層プリント配線板の製造方法 | |
| JPS59225590A (ja) | 高密度多層配線基板 |