JPH0432296A - セラミックス製多層プリント配線板の製造方法 - Google Patents
セラミックス製多層プリント配線板の製造方法Info
- Publication number
- JPH0432296A JPH0432296A JP13725090A JP13725090A JPH0432296A JP H0432296 A JPH0432296 A JP H0432296A JP 13725090 A JP13725090 A JP 13725090A JP 13725090 A JP13725090 A JP 13725090A JP H0432296 A JPH0432296 A JP H0432296A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- film
- conductive film
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010949 copper Substances 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 239000002904 solvent Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 3
- 238000000576 coating method Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/04—Glass compositions containing silica
- C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
- C03C3/11—Glass compositions containing silica with 40% to 90% silica, by weight containing halogen or nitrogen
- C03C3/112—Glass compositions containing silica with 40% to 90% silica, by weight containing halogen or nitrogen containing fluorine
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プリント配線板、より詳しくは、セラミックス製多層プ
リント配線板の製造方法に関し、バイアホール内のボア
に起因した配線層の断線を防止して、プリント配線板の
信頼性を高めることのできるセラミックス製多層プリン
ト配線板の製造方法を提供することを目的とし、 バイアホールを導電体で充填した多層セラミック基板の
表面上に配線層を形成する工程を含むセラミックス製多
層プリント配線板の製造方法において、該充填導電体に
生じたボアを埋めるようにバイアホールのみに被着導電
膜を選択的に形成してから配線層を形成するように構成
する。
リント配線板の製造方法に関し、バイアホール内のボア
に起因した配線層の断線を防止して、プリント配線板の
信頼性を高めることのできるセラミックス製多層プリン
ト配線板の製造方法を提供することを目的とし、 バイアホールを導電体で充填した多層セラミック基板の
表面上に配線層を形成する工程を含むセラミックス製多
層プリント配線板の製造方法において、該充填導電体に
生じたボアを埋めるようにバイアホールのみに被着導電
膜を選択的に形成してから配線層を形成するように構成
する。
本発明は、プリント配線板、より詳しくは、セラミック
ス製多層プリント配線板の製造方法に関する。
ス製多層プリント配線板の製造方法に関する。
セラミックスは、熱伝導率が金属よりも低いが樹脂材料
よりも遥かに高く、電気的、機械的、物理的特性も優れ
ているので、コンピュータ・システム用のプリント配線
板に適している。
よりも遥かに高く、電気的、機械的、物理的特性も優れ
ているので、コンピュータ・システム用のプリント配線
板に適している。
セラミックス製多層プリント配線板は、バイアホールに
銅粉を充填したセラミックグリーンシ−トを多層積層し
て焼結したセラミックス基板と、その表面上に形成され
た配線層とからなる。充填銅粉はバイアホール内で焼結
され、セラミックス基板の表出した胴体は配線層と接続
されている。
銅粉を充填したセラミックグリーンシ−トを多層積層し
て焼結したセラミックス基板と、その表面上に形成され
た配線層とからなる。充填銅粉はバイアホール内で焼結
され、セラミックス基板の表出した胴体は配線層と接続
されている。
焼結して造ったセラミックス基板の上に配線層を形成す
るには、まずセラミックス基板の全面にスパッタリング
法又は蒸着法で導体膜（銅膜）を被着形成し、その上に
フォトレジ反トを塗布し、回路パターン形状に露光・現
像し、このレジストパターンをマスクとして導体膜を選
択エツチングするわけである。
るには、まずセラミックス基板の全面にスパッタリング
法又は蒸着法で導体膜（銅膜）を被着形成し、その上に
フォトレジ反トを塗布し、回路パターン形状に露光・現
像し、このレジストパターンをマスクとして導体膜を選
択エツチングするわけである。
ところが、第２Ａ図に示すように、造ったセラミックス
基板１の表出バイアホール２内の胴体（充填導電体）３
には、ボア（穴）４が発生することが多い。そして、上
述したように該ボアのある銅体３と接続した配線層形成
用にスパッタ（蒸着）銅膜５を形成し、フォトレジスト
膜６を塗布しく第２Ｂ図）、露光・現像でレジストパタ
ーン６Ａとしく第２Ｃ図）、エツチングして所定回路の
配線層５Ａとする（第２Ｄ図）と、ボア４のコーナ一部
にて配線層５Ａの膜厚が薄くなってしまう。そのために
、後工程（水洗後の強制乾燥、ポリイミド層間絶縁膜の
キュアなど）にての加熱による大きな熱ストレスが配線
層５Ａにかかると、薄くなった部分で配線層の断線が生
じることがあり、プリント配線板の信頼性が低下するこ
とになる。
基板１の表出バイアホール２内の胴体（充填導電体）３
には、ボア（穴）４が発生することが多い。そして、上
述したように該ボアのある銅体３と接続した配線層形成
用にスパッタ（蒸着）銅膜５を形成し、フォトレジスト
膜６を塗布しく第２Ｂ図）、露光・現像でレジストパタ
ーン６Ａとしく第２Ｃ図）、エツチングして所定回路の
配線層５Ａとする（第２Ｄ図）と、ボア４のコーナ一部
にて配線層５Ａの膜厚が薄くなってしまう。そのために
、後工程（水洗後の強制乾燥、ポリイミド層間絶縁膜の
キュアなど）にての加熱による大きな熱ストレスが配線
層５Ａにかかると、薄くなった部分で配線層の断線が生
じることがあり、プリント配線板の信頼性が低下するこ
とになる。
本発明の目的は、バイアホール内のボアに起因した配線
層の断線を防止して、プリント配線板の信頼性を高める
ことのできるセラミックス製多層プリント配線板の製造
方法を提供することである。
層の断線を防止して、プリント配線板の信頼性を高める
ことのできるセラミックス製多層プリント配線板の製造
方法を提供することである。
上述の目的が、バイアホールを導電体で充填した多層セ
ラミック基板の表面上に配線層を形成する工程−を含む
セラミックス製多層プリント配線板の製造方法において
、該充填導電体に生じたボアを埋めるようにバイアホー
ルのみに被着導電膜を選択的に形成してから配線層を形
成することを特徴とするセラミックス製多層プリント配
線板の製造方法によって達成される。
ラミック基板の表面上に配線層を形成する工程−を含む
セラミックス製多層プリント配線板の製造方法において
、該充填導電体に生じたボアを埋めるようにバイアホー
ルのみに被着導電膜を選択的に形成してから配線層を形
成することを特徴とするセラミックス製多層プリント配
線板の製造方法によって達成される。
本発明では、通常の配線層形成に先立ってバイアホール
部のみにスパッタリング法又は蒸着法による被着導電膜
を形成して充電導電体（胴体）のボアを埋めるので、形
成した導電膜だけ充填導電膜としての高さが高くなり、
かつボアもより緩やかな斜面のものになる。従って、次
に配線層のスパッタ（蒸着）導体膜を形成した時に、そ
の形成膜には厚さのバラツキ（薄い部分）がなく、配線
層の断線が防止できる。
部のみにスパッタリング法又は蒸着法による被着導電膜
を形成して充電導電体（胴体）のボアを埋めるので、形
成した導電膜だけ充填導電膜としての高さが高くなり、
かつボアもより緩やかな斜面のものになる。従って、次
に配線層のスパッタ（蒸着）導体膜を形成した時に、そ
の形成膜には厚さのバラツキ（薄い部分）がなく、配線
層の断線が防止できる。
以下、添付図面を参照して、本発明の実施態様例によっ
て本発明の詳細な説明する。
て本発明の詳細な説明する。
第１Ａ図〜第１Ｇ図は、本発明にかかる製造方法での工
程におけるセラミックス製多層プリント配線板の概略断
面図であり、次のようにして製造することができる。
程におけるセラミックス製多層プリント配線板の概略断
面図であり、次のようにして製造することができる。
従来通りのやり方でバイアホールに銅粉を充填しかつ銅
ペーストを配線パターンに印刷したセラミックスグリー
ンシートを用意し、これらを積層してから焼結すること
で、第１Ａ図に示すように、セラミックス基板１を造る
。なお、図面上ではバイアホール２右よび充填銅体３は
一つしか示していないが、実際には非常に多数形成され
ている。
ペーストを配線パターンに印刷したセラミックスグリー
ンシートを用意し、これらを積層してから焼結すること
で、第１Ａ図に示すように、セラミックス基板１を造る
。なお、図面上ではバイアホール２右よび充填銅体３は
一つしか示していないが、実際には非常に多数形成され
ている。
そして、充填導電体３にはボア４が生じている。
次に、フォトレジスートをセラミックス基板１上に塗布
し、第１Ｂ図に示すように、バイアホール２の部分のみ
が表出するように露光・現像してレジスト膜１１形成す
る。
し、第１Ｂ図に示すように、バイアホール２の部分のみ
が表出するように露光・現像してレジスト膜１１形成す
る。
スパッタリング法で銅（Ｃｕ）をレジスト膜１１および
バイアホール２の充填銅体３の全面に被着（堆積）させ
て、第１Ｃ図に示すように、導電膜１２ （例えば、厚
さ２１μｍ）を形成する。
バイアホール２の充填銅体３の全面に被着（堆積）させ
て、第１Ｃ図に示すように、導電膜１２ （例えば、厚
さ２１μｍ）を形成する。
そして、レジスト膜１１を溶剤で除去することで、この
レジスト膜上の導電膜１２を除去して（いわゆる、リフ
トオフして）、第１Ｄ図に示すように、バイアホール２
内で充填銅体３の上にボア４を埋めるようにして導電膜
１２の一部を残す。
レジスト膜上の導電膜１２を除去して（いわゆる、リフ
トオフして）、第１Ｄ図に示すように、バイアホール２
内で充填銅体３の上にボア４を埋めるようにして導電膜
１２の一部を残す。
この残った部分が選択的に形成された被着導電膜１２Ａ
である。
である。
次に、従来通りのやり方で全面にスパッタ導体膜１３を
、第１Ｅ図に示すように、形成して、被着導電膜１２Ａ
を介してバイアポール２の充填銅体３と電気的に接続す
る。このスパッタ導体膜１３はセラミックス基板１のみ
ならず被着導電膜１２Ａをも覆うように堆積形成される
ので、スパッタ導体膜１３にはその摩さが薄くなる部分
はない。
、第１Ｅ図に示すように、形成して、被着導電膜１２Ａ
を介してバイアポール２の充填銅体３と電気的に接続す
る。このスパッタ導体膜１３はセラミックス基板１のみ
ならず被着導電膜１２Ａをも覆うように堆積形成される
ので、スパッタ導体膜１３にはその摩さが薄くなる部分
はない。
スパッタ導体膜１３の全面にフォトレジストを塗布し、
第１Ｅ図に示すように、所定配線パターンに露光・現像
してレジストパターン膜１４を形成する。
第１Ｅ図に示すように、所定配線パターンに露光・現像
してレジストパターン膜１４を形成する。
それから、このレジストパターン膜１４をマスクとして
用いて、スパッタ導体膜１３を選択エツチングして、第
１Ｇ図に示すように、配線層１３Ａとする。このように
して製造したセラミックス製多層プリント配線板は配線
層がバイアホールのところで被着導電膜１２Ａと確実に
繋がりかつ断線の恐れがほとんどない。
用いて、スパッタ導体膜１３を選択エツチングして、第
１Ｇ図に示すように、配線層１３Ａとする。このように
して製造したセラミックス製多層プリント配線板は配線
層がバイアホールのところで被着導電膜１２Ａと確実に
繋がりかつ断線の恐れがほとんどない。
上述の場合には、スパッタリング法を用いたが、（真空
）蒸着法で適切な導電体（金属）を堆積させて被着導電
膜を形成してもよい。
）蒸着法で適切な導電体（金属）を堆積させて被着導電
膜を形成してもよい。
以上説明した様に、本発明によれば、セラミックス基板
に生じた充填導電体く銅）でのボアに起因した配線層の
断線が従来よりも大幅に低減できく例えは、従来のセラ
ミックス基板１杖当たり断線が温度サイクル試験で３０
００〜４０００ポイントも発生したものが、本発明での
方法では５０〜１００ポイントに減少し）、プリント配
線板の信頼性を高めることになる。
に生じた充填導電体く銅）でのボアに起因した配線層の
断線が従来よりも大幅に低減できく例えは、従来のセラ
ミックス基板１杖当たり断線が温度サイクル試験で３０
００〜４０００ポイントも発生したものが、本発明での
方法では５０〜１００ポイントに減少し）、プリント配
線板の信頼性を高めることになる。
第１Ａ図〜第１Ｇ図は、本発明にかかる製造方法での工
程におけるセラミックス製多層プリント配線板の概略断
面図であり、 第２Ａ図〜第２Ｄ図は、従来の製造方法での工程におけ
るセラミックス製多層プリント配線板の概略断面図であ
る。 １・・・セラミックス基板、 ２・・・バイアホール、
３・・・充填胴体、 ４・・・ボア、１２・
・・導電膜、 １２Ａ・・・被着導電膜、１３
・・・スパッタ導体膜、 １３Ａ・・・配線層。
程におけるセラミックス製多層プリント配線板の概略断
面図であり、 第２Ａ図〜第２Ｄ図は、従来の製造方法での工程におけ
るセラミックス製多層プリント配線板の概略断面図であ
る。 １・・・セラミックス基板、 ２・・・バイアホール、
３・・・充填胴体、 ４・・・ボア、１２・
・・導電膜、 １２Ａ・・・被着導電膜、１３
・・・スパッタ導体膜、 １３Ａ・・・配線層。
Claims (1)
- １．バイアホール（２）を導電体（３）で充填した多層
セラミック基板（１）の表面上に配線層を形成する工程
を含むセラミックス製多層プリント配線板の製造方法に
おいて、該充填導電体（３）に生じたボア（４）を埋め
るように前記バイアホール（２）のみに被着導電膜（１
２Ａ）を選択的に形成してから前記配線層（１３Ａ）を
形成することを特徴とするセラミックス製多層プリント
配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13725090A JPH0432296A (ja) | 1990-05-29 | 1990-05-29 | セラミックス製多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13725090A JPH0432296A (ja) | 1990-05-29 | 1990-05-29 | セラミックス製多層プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0432296A true JPH0432296A (ja) | 1992-02-04 |
Family
ID=15194278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13725090A Pending JPH0432296A (ja) | 1990-05-29 | 1990-05-29 | セラミックス製多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432296A (ja) |
-
1990
- 1990-05-29 JP JP13725090A patent/JPH0432296A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4558776B2 (ja) | 回路基板の製造方法 | |
| US4300115A (en) | Multilayer via resistors | |
| US20060044734A1 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| JPH06140737A (ja) | 回路基板 | |
| JPH0432296A (ja) | セラミックス製多層プリント配線板の製造方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JP2003298200A (ja) | 電子部品およびその製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH02210893A (ja) | 回路基板の製造方法 | |
| CN116321677A (zh) | 一种嵌埋线路基板及其制作方法 | |
| JPH0537156A (ja) | 多層回路基板及びその製造方法 | |
| JP2001044631A (ja) | 多層基板 | |
| JPH0234198B2 (ja) | Seramitsukutasohaisenkibannoseizohoho | |
| JPH02139993A (ja) | 印刷配線基板の製造方法 | |
| JPH0433398A (ja) | 感光性ポリイミド層の形成方法 | |
| JP2004040029A (ja) | 厚膜回路基板およびその製造方法 | |
| JPH01233792A (ja) | 薄膜基板の導電媒体部形成方法 | |
| JPS6145878B2 (ja) |