JP2001044631A - 多層基板 - Google Patents

Abstract

(57)【要約】 【課題】基板表面に形成される電極パターンを高度に細
密化し得る多層基板を提供する。 【解決手段】誘電体基板１０は、誘電体層１１〜１４を
積層して構成されている。導体配線は、誘電体基板１０
の内部に備えられている。電極パターン３１、３２、３
３は、最外側誘電体層１１の表面に設けられている。最
外側誘電体層１１はスルーホール電極２１、２２を備え
る。最外側誘電体層１１に設けられるスルーホール電極
２１、２２は、電極パターン３１、３３と導体配線とを
接続するものであって、孔径が、スルーホール電極２
３、２４の孔径よりも小さい。スルーホール電極２３、
２４は誘電体基板１０の内部に形成され、導体配線の間
を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層基板に関す
る。更に詳しくは、多層配線された誘電体基板の表面
に、高細密電極パターン（電極パターン）を有する多層
基板の改良に係る。

【０００２】

【従来の技術】従来、例えば、特開平１０−２８９８２
２号公報に開示されているように、基板の内部に多層配
線されたセラミック基板の表面にフォトリソグラフィー
技術を用い、エッチングにより高精細な電極パターンを
形成した多層基板（電子部品）は既に知られている。

【０００３】このような多層基板を得るに当たっては、
多層基板の各層を構成する焼成前のグリーンシートに所
定のスルーホールをそれぞれ形成し、それらのシートに
厚膜技術を用いて導体ペーストで電極パターンの形成を
行うと共に、前記スルーホールに導体ペーストの充填を
行う。次に、前記導体ペーストが印刷された各層のグリ
ーンシートを積層し、熱プレスし、焼成することによ
り、基板の内部の各層の配線が接続され、また表面には
前記内部の配線に接続する導体が形成された積層基板が
得られる。

【０００４】次に、この積層基板の表面を研磨（ラッピ
ング）し、基板の焼成反り、及び、スルーホール電極形
成時に基板上に形成されたランド電極を除去する。この
研磨により、ランド電極よりも小さい形状のスルーホー
ル電極が得られる。

【０００５】次に、多層基板の表面の全面に導体層を形
成し、その導体層にフォトリソグラフィ技術を適用して
所定のパターンを有する電極パターンを形成する。この
時、電極パターンは基板内部の導体配線に接続するスル
ーホール電極とも接続する。これにより、基板表面では
高精細な電極パターンが形成されると共に、基板内部で
は、立体的な多層配線が実現される。

【０００６】

【発明が解決しようとする課題】しかしながら、従来技
術には、次のような解決すべき課題がある。 （１）多層基板は、セラミック材料でなり、焼結工程を
通して得られるので、焼成時には焼成収縮が生じる。そ
のため、基板内部の配線と、基板表面の高細密な電極パ
ターンとを接続するスルーホール電極も焼成収縮を受け
る。基板を設計する際は、その焼成収縮を予め考慮して
パターン設計を行うが、上記した焼成収縮は常に一定の
割合ではなく、焼成条件の多少の違いやセラミック材料
のロットの違い等により、僅かに変動する。この変動が
基板上のスルーホール電極にも反映されるため、フォト
リソグラフィ技術を適用して、基板表面上に電極パター
ンを形成する際、前記基板の中央で前記基板上のスルー
ホール電極に位置合わせしても、基板の周辺のスルーホ
ール電極まで位置合わせすることができない場合が生じ
る。

【０００７】（２）多層基板の焼成収縮を無くす焼成方
法（無収縮基板）として、例えば特許2,554,415号また
は特許２，７８５，５４４号に開示されているような方
法も存在する。この場合、焼成した基板が収縮しないた
め、基板焼成縮率を考慮せずに基板設計することができ
る。しかし、必ずしも極めて安定した無収縮ではなく、
収縮の絶対量は小さいものの、上記の如く焼成条件の変
動や材料ロットの変動により焼成収縮は起こる。

【０００８】（３）無収縮処理において、仮に基板に
０．３％の収縮が生じた場合、５０ｍｍ×５０ｍｍの基
板で想定して、パターンを形成するガラスマスクを基板
上の中央の電極に位置合わせすると、周辺では７５μｍ
程度のパターンずれが生じることになる。従って、ガラ
スマスクによって形成される電極パターンと、基板上の
電極との位置合わせ誤差が十分吸収できる程度のデザイ
ンルールまたはパターン領域の余裕があれば問題はない
が、それが確保できない場合は、前記のような収縮が発
生してしまうと、多層基板の製造ができない等の問題が
生じる。

【０００９】上述した焼成縮率に起因する問題は、基板
表面に形成される電極パターンを細密化する程、顕著に
現れる。このため、基板表面に形成される電極パターン
のより一層の細密化に限界を生じていた。

【００１０】本発明の課題は、基板表面に形成される電
極パターンを高度に細密化し得る多層基板を提供するこ
とである。

【００１１】本発明のもう一つの課題は、基板表面に形
成される電極パターンと、スルーホール電極との接続信
頼性を高めた多層基板を提供することである。

【００１２】

【課題を解決するための手段】上述した課題を解決する
ため、本発明は、誘電体基板の内部に導体配線を有し、
前記誘電体基板の少なくとも１つの主表面上に電極パタ
ーンを有する多層基板において、前記電極パターンと前
記導体配線とを接続するスルーホールは、孔径が、前記
誘電体基板の内部に形成され前記導体配線間を接続する
スルーホールの孔径よりも小さくなっている。

【００１３】最外側誘電体層の表面に、微細な電極パタ
ーンを形成する際には、当然、その電極間のスペースも
微細となる。基板表面に露出しているスルーホール電極
の径が小さければ、そのスルーホール電極を受けうる電
極も小さくすることが可能となる。本発明に係る多層基
板では、電極パターンと導体配線とを接続するスルーホ
ールは、孔径が、誘電体基板の内部に形成され導体配線
間を接続するスルーホールの孔径よりも小さくなってい
る。このため、前記基板表面に微細な電極パターンを形
成することが可能となる。

【００１４】また、電極パターンと導体配線とを接続す
るスルーホールは、孔径が、誘電体基板の内部に形成さ
れ導体配線間を接続するスルーホールの孔径よりも小さ
くなっているから、基板の焼成収縮が変動した場合で
も、主表面に形成された電極パターンと、基板上のスル
ーホール電極とを合わせるためのスペースに余裕が生ま
れる、このため、多層基板の表面に形成する微細な電極
パターンと、基板内部の電極と接続するスルーホール電
極との接続を容易に行うことができる。

【００１５】あるいは逆に、基板上のスルーホール電極
とを合わせるために要求されるスペースを、従来よりも
小さく設定ができる。このようにして生じたスペース的
余裕を、電極パターンを形成するために活かすことがで
きる。従って、高細密な電極パターンを形成することが
可能になる。

【００１６】高細密な電極パターンを形成する最外側誘
電体層は、好ましくは、他の層よりも薄くする。最外側
誘電体層を、他の誘電体層よりも薄くすると、最外側誘
電体層において、他の誘電体層よりも径の小さなスルー
ホールを形成できると共に、導体ペーストの充填も良好
に行うことができる。

【００１７】多層基板を設計する際には必要とする基板
の抗折強度を得るために基板の厚みを設計する必要があ
る。これは通常多層基板の各層を構成するシートの厚み
と積層数により決定される。当然のことながら、厚いシ
ートを使った方が積層数が減るため製造コストを低減で
きる。しかし、厚いシートには小さなスルーホールを形
成することが難しい。

【００１８】また、多層基板では小さいスルーホールを
形成するに当たり、レーザー光を利用したスルーホール
形成が行われている。しかし、厚いシートに過剰に小さ
なスルーホールを形成する場合シートの裏側まで貫通さ
せることが困難となりやすい。更に小さなスルーホール
には導体ペーストが入りづらくなり、その上シートが厚
くなるとシートの裏側まで導体ペーストを入れ込むこと
は困難となる。

【００１９】これに対して、最外側誘電体層を薄くした
場合、レーザー光等により小さなスルーホールの形成が
可能となり、かつ、導体ペーストの充填においても、誘
電体層が薄い分、誘電体層の裏面側まで導体ペーストを
行き渡らすことが可能である。

【００２０】

【発明の実施の形態】図１は本発明に係る多層基板の断
面図である。図示の多層基板は、受動回路部品を構成す
るものであって、誘電体基板１０と、導体配線と、電極
パターン３１、３２、３３とを含む。誘電体基板１０
は、複数の誘電体層１１〜１４を積層して構成されてい
る。

【００２１】導体配線は、誘電体基板１０の内部に備え
られている。本発明において、導体配線には、誘電体基
板１０の内部に埋設された導体パターンの全てが含まれ
る。例えば、回路パターンを構成する導体パターン１１
３、１２３、１３３、スルーホール電極２１、２２、２
３、２４及びそのランド等である。導体パターン１１
３、１２３、１３３は所定の回路パターンとなるように
形成される。

【００２２】電極パターン３１、３２、３３は、誘電体
層１１〜１４のうち、最外側誘電体層１１の表面に設け
られている。電極パターン３１、３２、３３はフォトリ
ソグラフィー技術を用いて、高細密パターンとなるよう
に形成される。

【００２３】最外側誘電体層１１は、層厚方向に貫通す
るスルーホール電極２１、２２を備える。最外側誘電体
層１１に設けられるスルーホール電極２１、２２は、電
極パターン３１、３２、３３と導体配線とを接続するも
のであって、孔径が、スルーホール電極２３、２４の孔
径よりも小さい。スルーホール電極２３、２４は誘電体
基板１０の内部に形成され、導体配線の間を接続する。

【００２４】最外側誘電体層１１の表面に、微細な電極
パターン３１、３２、３３を形成する際には、当然、そ
の電極間のスペースも微細となる。基板１０の表面に露
出しているスルーホール電極２１、２２の径が小さけれ
ば、スルーホール電極２１、２２を受ける電極も小さく
することが可能となる。上述したように、電極パターン
３１、３２、３３と導体配線とを接続するスルーホール
電極２１、２２は、孔径が、誘電体基板１０の内部に形
成され、かつ、導体配線の間を接続するスルーホール電
極２３、２４の孔径よりも小さくなっている。このた
め、基板表面に微細な電極パターン３１、３２、３３を
形成することが可能となる。

【００２５】また、基板１０の焼成収縮が変動した場合
でも、主表面に形成された電極パターン３１、３２、３
３と、基板１０上のスルーホール電極２１、２２とを合
わせるためのスペースに余裕が生まれる、このため、多
層基板の表面に形成する微細な電極パターン３１、３
２、３３と、基板１０の内部の電極と接続するスルーホ
ール電極２１、２２との接続を容易に行うことができ
る。

【００２６】あるいは逆に、基板１０上のスルーホール
電極２１、２２とを合わせるために要求されるスペース
を、従来よりも小さく設定ができる。このようにして生
じたスペース的余裕を、電極パターン３１、３２、３３
を形成するために活かすことができる。従って、高細密
な電極パターン３１、３２、３３を形成することが可能
になる。

【００２７】高細密な電極パターン３１、３２、３３を
形成する最外側誘電体層１１は、好ましくは、他の誘電
体層１２〜１４よりも薄くする。最外側誘電体層１１
を、他の誘電体層１２〜１４よりも薄くすると、最外側
誘電体層１１において、他の誘電体層１２〜１４よりも
径の小さなスルーホール電極２１、２２を形成できると
共に、導体ペーストの充填も良好に行うことができる。

【００２８】多層基板を設計する際には、必要とする抗
折強度を得るために、基板１０の厚みを設計する必要が
ある。これは、通常、多層基板の各層１１〜１４を構成
するシートの厚みと積層数により決定される。当然のこ
とながら、厚いシートを使った方が積層数が減るため、
製造コストを低減できる。しかし、厚いシートには小さ
なスルーホールを形成することが難しい。

【００２９】また、多層基板では小さいスルーホールを
形成するに当たり、レーザー光を利用してたスルーホー
ル形成が行われている。しかし、厚いシートに過剰に小
さなスルーホールを形成する場合シートの裏側まで貫通
させることが困難となりやすい。更に、小さなスルーホ
ールには、導体ペーストが入りづらくなり、その上シー
トが厚くなると、シートの裏側まで導体ペーストを入れ
込むことは困難となる。

【００３０】これに対して、最外側誘電体層１１を薄く
した場合、レーザー光等により小さなスルーホール電極
２１、２２の形成が可能となり、かつ、導体ペーストの
充填においても、誘電体層が薄い分、誘電体層の裏面側
まで導体ペーストを行き渡らすことが可能である。

【００３１】図２〜図５は図１に示した多層基板の製造
方法を示す図である。実際の製造工程では、ウエハ状の
元基板を用いられるが、ここでは、説明の簡単化のた
め、単一の多層基板について説明する。まず、図２にお
いて、参照符号１１〜１４は多層基板の各層を構成する
シートである。基板を設計する際には、基板が必要とす
る抗折強度を必要とするため、ある程度の基板の厚みを
厚く設計する必要がある。本実施例では最外層となるシ
ート１１を薄いシートとし焼成後約４０μｍとなるシー
トを使用する。その他の層を構成するシート１２〜１４
は、例えば、焼成後の厚みが１６０μｍとなるシートを
使用する。これにより最低の積層数で目的の基板の厚
み、即ち、基板強度を得るようにしている。

【００３２】これら各シートに層間を導通させるための
スルーホールを形成し、更に導体ペーストを印刷して、
回路パターンとなる導体配線（１１３、１２３、１３
３）を形成すると共に、スルーホールに導体ペースト
（１１１〜１４１、１１２〜１４２）を充填する。

【００３３】スルーホールの形成にはレーザー加工機を
使用する。スルーホール径は、シート１１では約５０μ
ｍ径とし、それ以外のシート１２〜１４では約１００μ
ｍ程度にする。この時、最外層となるシート１１につい
ては、他のシート１２〜１４よりも薄いため、他のシー
ト１２〜１４より径の小さなスルーホールが形成でき、
かつ、導体ペーストの充填も可能となる。シート１２〜
１４はシート厚みがシート１１よりも厚いため、スルー
ホール径も大きくして、層間の導通性を確実にし、さら
に導体ペーストの充填性も良好にしている。

【００３４】図２では、導体ペーストを印刷した側を下
にして積層する状況を示しているが、この方が特に最外
層シート１１において、導体ペーストがシート裏面まで
達しないような不十分充填の状態であっても、後述する
研磨工程によってスルーホール電極を基板表面に出すこ
とが可能になるからである。

【００３５】また、スルーホールに導体ペーストを充填
するために設けたランドが、基板内部になることによ
り、基板内の導体との接続がより安定する。

【００３６】更に、レーザー光により形成されるスルー
ホールの断面は、レーザー光があたった側が大きい辺と
なる台形形状となるため、基板表面に露出する電極径を
更に小さくさせることが可能となる。

【００３７】更に、図２では、多層基板を無収縮で焼成
するために、多層基板とは材質の異なるシート５１、５
２でサンドイッチすることを示している。このシート５
１、５２は、多層基板が焼成収縮する温度で収縮しない
シート（強制層）であり、そのときシート５１、５２の
張力で多層基板の平面方向の収縮を無くし、その分厚み
方向でのみで焼成収縮を起こさせて、基板の表面に形成
される電極の位置関係を基板の焼成前後で同一にするこ
とができる。

【００３８】図３はシート１１〜１４を積層して構成し
た誘電体基板１０（焼成前）を、無収縮にするためのシ
ート５１、５２でサンドイッチした積層体を示してい
る。この状態で基板１０の焼成を行う。当然ながらこの
時に各シート１１〜１４に印刷された導体ペーストも焼
成される。

【００３９】図４は焼成後にサンドイッチしていたシー
ト５１、５２を除去し、更に誘電体基板１０（焼成後）
の両面を研磨（ラッピング）して、焼成反りを除去する
と共に、基板１０の表面に確実に基板内のスルーホール
電極２１〜２４を露出させた状態を示している。

【００４０】スルーホール電極２３、２４は、研磨によ
り、電極１４１、１４２のスルーホール電極に導体ペー
ストを充填するために形成されたランド部分が除去され
た状態で電極が露出している。また、スルーホール電極
２１、２２も、研摩により、基板表面に露出している。

【００４１】図５は研磨された誘電体基板１０に対して
フォトリソグラフィー技術を用いて高精細な電極パター
ン３１〜３３が形成されている。

【００４２】この工程では、先ず、誘電体基板１０の表
面に形成したベタパターンの電極膜を形成する。その電
極膜の全面に、スピンコータ等で感光性レジスト塗料を
塗布する。次に、レジストを熱処理等により一次硬化さ
せた後、フォトマスクを感光性レジスト塗料の塗布され
た基板に接触させて露光、現像する。これにより、目的
の電極パターンを得るためのエッチングレジストパター
ンを形成する。この露光の際、本発明の製造方法におい
て導体焼成後の基板の反りを低減させているため、フォ
トマスクを密着させ、高精度のレジストパターンを形成
することができる。

【００４３】次に、エッチングレジストパターンを形成
した基板に、必要に応じて熱処理等を加え、レジストの
二次硬化を行う。その後、エッチング槽に浸漬するか、
エッチング液によるシャワー洗浄槽に入れて、目的の電
極パターン以外の導体膜を除去する。これにより、目的
の電極パターンを得る。

【００４４】この時得られるパターンは微細であるが、
誘電体基板１０の上に露出している電極を小さくしてい
るため、誘電体基板１０が平面方向で多少焼成収縮を起
こしていても、微細な電極パターンを合わせ込むことが
可能である。

【００４５】一方、誘電体基板１０の裏面については、
本実施例では比較的大きな電極となる端子電極４１、４
２を形成することにしているので、端子電極４１、４２
を印刷により形成することができる。よって、誘電体基
板１０の裏面に露出するスルーホール電極の径はある程
度大きくても、端子電極４１、４２と接続させることが
できる。

【００４６】上記実施例では無収縮にセラミック基板を
焼成する１つの方法を簡単に示したが、他の無収縮方法
を用いてもよい。また、収縮する多層基板であっても、
収縮する割合が一定であれば、本発明の多層基板の構成
は有効である。

【００４７】また、上記実施例では、電極パターン３１
〜３３は、フォトリソグラフィ技術を適用して形成した
が、アプリケーションによっては、フォトリソグラフィ
技術を用いることなく、印刷法を用いて形成することも
できる。

【００４８】上記実施例で述べたフォトリソグラフィ技
術の方法についての制限はない。例えばベタの導体膜
は、厚膜技術で形成されるものであっても、薄膜技術で
形成されるものであってもよい。

【００４９】更に、上記実施例における無収縮の基板を
得る際、基板内部で同時に焼成される導体が場合によっ
て収縮が進み、いわゆる「巣」が入ることがある。この
場合、スルーホール内で断線が生じることがある。この
ような「巣」による断線を回避する手段として、基板内
のスルーホールを複数化することが有効である。また、
高周波帯でのアプリケーションの場合はスルーホール電
極の導電性が劣化する可能性がある。スルーホールの複
数化は、このような導電性劣化を回避するのにも有効で
ある。

【００５０】また、実施例では、基板表面に１層の電極
パターン３１〜３３が形成されているだけであるが、そ
の上に樹脂等の絶縁膜を形成し、更に導体配線を行うこ
と（多層配線化）も可能である。これらの形成にあって
はフォトリソグラフィー技術の適用が可能である。

【００５１】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 （ａ）基板表面に形成される電極パターンを、高度に細
密化し得る多層基板を提供することができる。 （ｂ）基板表面に形成される電極パターンと、スルーホ
ール電極との接続信頼性を高めた多層基板を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る多層基板の断面図である。

【図２】図１に示した多層基板の製造方法を示す図であ
る。

【図３】図１に示した多層基板の製造方法を示す図であ
る。

【図４】図２、３に示した製造工程の次の工程を示す図
である。

【図５】図４に示した製造工程の次の工程を示す図であ
る。

【符号の説明】

１０ 誘電体基板 １１〜１２ 誘電体層またはシート ２１、２２ 最外側誘電体層に設けられたス
ルーホール電極 ２３、２４ 他の誘電体層に設けられたスル
ーホール電極 ５０、５１ 無収縮焼成を行うためのシート

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA24 BB04 BB11 CC22 CC25 CD25 GG14 5E346 AA04 AA13 AA15 AA26 AA27 AA29 AA42 AA43 BB01 BB15 BB16 CC21 DD02 DD13 DD32 DD45 DD48 EE24 EE25 FF18 GG03 GG06 GG09 GG10 HH11 HH25 HH26

Claims (4)

【特許請求の範囲】
1. 【請求項１】 誘電体基板と、導体配線と、電極パター
   ンとを含む多層基板であって、 前記誘電体基板は、複数の誘電体層を積層して構成され
   ており、 前記導体配線は、前記誘電体基板の内部に備えられてお
   り、 前記電極パターンは、少なくとも１つの最外側誘電体層
   の表面に設けられており、 前記最外側誘電体層は、層厚方向に貫通するスルーホー
   ルを備えており、 前記スルーホールは、前記電極パターンと前記導体配線
   とを接続するものであって、孔径が、前記誘電体基板の
   内部に形成され前記導体配線間を接続するスルーホール
   の孔径よりも小さい多層基板。
2. 【請求項２】 請求項１記載された多層基板であって、 前記複数の誘電体層のうちの少なくとも１つの最外側誘
   電体層は、他の誘電体層よりも薄くなっている多層基
   板。
3. 【請求項３】 請求項１または２の何れかに記載された
   多層基板であって、 前記電極パターンはフォトリソグラフィー技術を用いて
   形成される多層基板。
4. 【請求項４】 請求項１乃至３の何れかに記載された多
   層基板であって、 複数のスルーホールを用い層間の接続を行った多層基
   板。