CZ2002148A3 - Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu - Google Patents

Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu Download PDF

Info

Publication number
CZ2002148A3
CZ2002148A3 CZ2002148A CZ2002148A CZ2002148A3 CZ 2002148 A3 CZ2002148 A3 CZ 2002148A3 CZ 2002148 A CZ2002148 A CZ 2002148A CZ 2002148 A CZ2002148 A CZ 2002148A CZ 2002148 A3 CZ2002148 A3 CZ 2002148A3
Authority
CZ
Czechia
Prior art keywords
dielectric material
parallel lines
dielectric
copper
pattern
Prior art date
Application number
CZ2002148A
Other languages
English (en)
Inventor
John Lauffer
David Russell
Original Assignee
International Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corporation filed Critical International Business Machines Corporation
Publication of CZ2002148A3 publication Critical patent/CZ2002148A3/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Description

VÝROBU
Oblast techniky
Vynález se týká obecně povrchových laminárních obvodů s vysokou hustotou obsahujících zakomponované nebo integrované pasivní prvky jako jsou odpory, kondenzátory, transformátory a induktory.
Dosavadní stav techniky
Technologie povrchových laminárních obvodů - Surface Laminar Circuitry™ (SLC) poskytuje výraznou výhodu svojí schopností zajistit elektronické zapouzdření s vysokou hustotou. Hlavní výhoda spočívá v mikroprokovech, které umožňují propojení o vysoké hustotě mezi různými vrstvami zapojení. Použití mikroprokovů poskytuje více volného prostoru pro zapojení obvodů, protože plochu nezabírají vrtané PTH (pokovené díry) s velkým průměrem a jejich odpovídající kontakty s velkým průměrem a izolační plochy kontaktů.
Elektronické zapouzdření vyžaduje propojení mezi stovkami i tisíci různých součástek. Hlavní neboli aktivní součástky se skládají z integrovaných obvodů (tj. logických nebo paměťových integrovaných obvodů). Správné fungování každé aktivní součástky vyžaduje přidání pasivních součástek (odporů, kondenzátorů, transformátorů a induktorů), aby se správně upravily signály do a z integrovaného obvodu. Tyto pasivní součástky zabírají v dnešních elektronických pouzdrech velkou část užitečné plochy, která by byla jinak
83249 (2783249_CZ.doc)
JUDr. Petr Kalenský advokát
120 00 Praha 2, Hálkova 2
IJpEr&uénáÍstřďnai » : ’.’J « · 4 · 9 9 9 4 9 9 • » ·* ·· »«·· ·· ··«· použitelná pro ještě větší obvodové hustoty.
Pájení diskrétních prvků na povrch(y) desky zabírá značnou část možné užitečné plochy pro propojování umístěním těchto prvků. Integrace pasivních prvků zajišťuje více užitečné plochy pro propojování s vysokou hustotou a také zajišťuje lepší chování díky menšímu odstupu pasivních součástek od integrovaných obvodů. V minulosti se tento problém řešil zapouzdřením pasivních součástek jako diskrétních součástí (s vývody do otvorů nebo pro povrchovou montáž) a jejich pájením na obvodovou desku.
CA-A-2 246 405, patřící Hokuriku Electric Industry Co. popisuje elektronické pouzdro o vysoké hustotě s pasivní součástkou integrovanou do dielektrického materiálu. EP-A0 574 206 popisuje způsob pro výrobu velmi husté tištěné obvodové desky s odporem integrovaným do dielektrického materiálu.
Podstata vynálezu
Vynález poskytuje elektronické pouzdro, které dokáže plně využít možnosti spojování s vysokou hustotou technologie SLC (Surface Laminar Circuitry(tm)) .
Vynález také zvyšuje hustotu obvodů, poskytuje jednodušší nalezení signálové cesty, snižuje počet pokovených děr a pájených spojů, snižuje náklady na sestavení a zlepšuje elektrické chování.
Struktura SLC (Surface Laminar Circuitry™) s integrovanými pasivními prvky a způsob výroby struktury, jak se zde překládá, tyto schopnosti poskytuje.
Elektronické pouzdro s vysokou hustotou obsahuje (2783249_CZ.doc)
2a
JJfxáMénáJstWna:,: :' *··· · 4 *44 ** 44 44 »444 44 4**4 substrát s elektricky vodivou vrstvou, přednostně měděnou fólii a citlivý dielektrický materiál na elektricky vodivé vrstvě, a poskytuje alespoň jeden obecně rovinný povrch. Dielektrický materiál má přednostně dielektrickou konstantu asi 5,0 nebo méně. Typicky zahrnuje epoxid obsahující přidanou citlivou látku. Na obecně rovinný povrch se namontuje alespoň jedna aktivní součástka obsahující (2783249_CZ.doc) • * ·· • · ·· ···· integrovaný obvod. Alespoň jedna pasivní součástka vybraná ze skupiny tvořené jedním nebo více odpory, kondenzátory, transformátory, induktory a jejich kombinacemi se integruje do dielektrického materiálu v elektrickém spojení s uvedenou alespoň jednou aktivní součástkou.
dielektrického vzoru pasivní
Z jiného hlediska vynálezu je popsán způsob vytvoření elektronického pouzdra s vysokou hustotou. Pouzdro je tvořeno citlivým dielektríckým materiálem s alespoň jedním rovinným povrchem, alespoň jednou aktivní součástkou namontovanou na tomto povrchu a alespoň jednou pasivní součástkou integrovanou do povrchu dielektrického materiálu a elektricky spojenou s aktivní součástkou. Způsob obsahuje kroky nanesení tenké vrstvy citlivého materiálu přes vzor obvodu; exponování součástky na povrchu dielektrického materiálu, aby se vytvořila alespoň jedna prohlubeň v povrchu dielektrického materiálu; a vyplnění prohlubně materiálem s potřebnými vlastnostmi pasivní součástky. Citlivý materiál je takový, že se může exponovat světlem, laserem, plasmou nebo jinými podobnými prostředky. Do dielektrického materiálu se může integrovat nejméně jedna, ale přednostně více pasivních součástek se stejnými nebo různými vlastnostmi a možnostmi. Mohou zahrnovat oddělovací nebo obvodové kondenzátory, odpory, transformátory a induktory.
Vynález se týká obvodové struktury obsahující substrát, obsahující první vodivou vrstvu vhodného kovu, jako je fólie nebo galvanická vrstva mědi, vrstvu světlem naexponovaného dielektrického materiálu na první vodivé vrstvě a druhou vodivou vrstvu z kovu, jako je měď, na dielektriku. Dielektrikum obsahuje alespoň jednu pasivní součástku a více světlem vytvořených prokovů elektricky spojujících dvě vodivé vrstvy. Pasivní součástka se vybere ze skupiny tvořené kondenzátory, odpory, induktory a transformátory.
(2783249_CZ.doc) • · 4 ’ 4
Když je pasivní součástkou kondenzátor, první vodivá kovová vrstva zde obsahuje vymezený vzor obvodu a je elektricky spojená přes světlem vytvořené prokovy s obvodovým vzorem vymezeným ve druhé vodivé kovové vrstvě. Druhá část první vodivé vrstvy se exponuje podle vzoru spodního kondenzátoru a elektricky se spojí jedním nebo více světlem vytvořenými prokovy s druhou Částí druhé měděné vrstvy exponované podle vzoru horního kondenzátoru. Když je pasivní součástkou odpor, skládá se z elektricky odporového materiálu nacházejícího se ve světlem naexponovaném vybrání v díelektrickém materiálu. Odpor je s dielektrickou vrstvou buď v jedné rovině, nebo je na ní umístěn vertikálně. Když je pasivní součástkou induktor nebo transformátor, první a druhá vodivá kovová vrstva obsahují každá více rovnoběžných linek a světlem naexponovaná dielektrická vrstva zakrývá rovnoběžné linky a obsahuje více světlem vytvořených prokovů, které spojují konce rovnoběžných linek v první vodivé vrstvě s těmi ve druhé vodivé vrstvě. Dielektrikum obsahuje světlem naexponované vybrání nebo kanál na části linek uprostřed mezi jejich konci a vybrání obsahuje materiál s vysokou permeabilitou, aby se vytvořil induktor, První a druhá vodivá vrstva případně obsahují první řadu rovnoběžných linek elektricky vzájemně spojených přes světlem vytvořené prokovy, aby se vytvořilo primární vinutí transformátoru, a stejným způsobem elektricky spojenou druhou řadu linek, aby se vytvořilo sekundární vinutí. Materiál s vysokou permeabilitou ve světlem naexponovaném vybrání v dielektriku obsahuje feritové jádro, které souvisí s primárním a sekundárním vinutím, čímž se vytvoří transformátor.
Vynález se také týká elektronické struktury obsahující jednu nebo více pasivních součástek jako induktorů, kondenzátoru, odporů nebo transformátorů integrovaných do naexponovaného povrchu citlivého dielektrického materiálu.
(2783249_CZ.doc) · ···« ·· *·.* • · · ,· · · ·«
Povrch se naexponuje, aby se vytvořila jedna nebo více prohlubní nebo vybrání vytvarovaných pro přijetí každé z pasivních součástek.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na výkresech, na kterých představuje obr. 1 posloupnost kroků pro integrování kondenzátoru do struktury podkladu integrovaného obvodu;
obr. 2 různá provedení pro integrování odporu do struktury podkladu;
obr. 3 průřez struktury podkladu s induktorem integrovaným do struktury;
obr. 4 posloupnost kroků pro sestavování induktoru při sestavování podkladu;
obr. 5 půdorys sestavy podkladu obsahujícího induktor;
a obr. 6 půdorys sestavy podkladu obsahujícího transformátoru.
Příklady provedení vynálezu
Pouzdro SLC (Surface Laminar Circuitry™) upřednostňovaného provedení vynálezu poskytuje velmi vysokou hustotu elektronického zapouzdření jednak zajištěním spojů s vysokou hustotou a možnostmi propojení základní (2783249_CZ.doc) * * * t *··« technologií SLC (Surface Laminar Circuitry™) a dále integrováním funkcí pasivních elektronických prvků do pouzdra. Při integrování funkcí pasivních elektronických prvků se pro zajištění velmi přesných pasivních prvků používají postupy zpracování SLC (Surface Laminar Circuitry™) . Přestože integrované pasivní prvky (odpory, kondenzátory, transformátory a induktory) jsou popsány jednotlivě, odborníkům bude zřejmé, že každou z těchto součástek lze integrovat do jednoho vicevrstevného elektronického pouzdra SLC (Surface Laminar Circuitry™) .
Technologie SLC (Surface Laminar Technology™) se skládá z obvodové desky FR4 (skelný epoxid) s běžným typem podkladu. Podklad může obsahovat jednu nebo více obvodových rovin v signálové nebo napájecí konfiguraci. Podklad může také obsahovat pokovené díry, které propojují různé vrstvy spojů. Pokovené díry (PTH) se mohou přidat coby část konečné sestavy SLC (Surface Laminar Circuitry™) .
Obvody se vymezí na vnějších površích podkladu. Vrstva fotocitlivého dielektrika se potom umístí na tyto obvodové vrstvy a propojovací prokovy se naexponují a vyvolají z dielektrika. Dále se na fotocitlivém dielektriku vymezí další obvodová vrstva buď úplným pokovením mědí a leptáním, nebo pokovením vzorem, přičemž se tento další obvod propojí s obvodem pod ním přes pokovené světlem naexponované prokovy.
Předchozí postup přidávání dielektrika a obvodových vrstev se může postupně opakovat, dokud se nedokončí žádaný obvod.
Přestože jsou zde technologie integrovaných pasivních prvků popsány ve smyslu fotocitlivých dielektrických materiálů, integrované pasivní prvky jsou stejně účinné (2783249_CZ.doc) • 00 0 · · * 0 «00» · 0 ·
00 00 000« :Ůprávenác*strana
«00 •0 00·· s jinými technologiemi Surface Laminar Circuitry™, jako jsou laserem či plazmou vymezené prokovy apod. Pro účely upřednostňovaného provedení vynálezu se tedy zamýšlí, že výrazy jako světelná expozice zahrnují také tyto jiné technologie.
Integrované pasivní prvky se začleňují do obvodové struktury následujícím způsobem.
Oddělovací a filtrovací kondensátory se přidávají do obvodů kvůli snížení vysokofrekvenčního šumu, který nastává při zapínání zdroje. Tento typ kondenzátoru se nejlépe integruje do struktury SLC (Surface Laminar Circuitry™) použitím libovolného v průmyslu známého postupu pro jejich začlenění do struktury podkladu. V tomto případě bude podklad obsahovat alespoň jeden napájecí - zemnící rovinný sendvič, kde jsou napájecí a zemnící rovina rovnoběžně a blízko u sebe s tenkým dielektrikem mezi sebou. Dielektrický materiál může být buď standardní, tenký materiál FR4, nebo upravený materiál, takže se dosáhne vyšší dielektrické konstanty.
Obvodový kondenzátor je definován jako kondenzátor typu rovnoběžných desek se zmenšenou tloušťkou dielektrika. Tento kondenzátor se vytvoří ve struktuře SLC (Surface Laminar Circuitry™) následovně:
a) Struktura podkladu se vymezí asi 1,5 mil (38,1 μτη) až 2,5 mil (63,5 μτη) silnou vrstvou měděné fólie. (Běžná aproximace jednotkami SI pro jeden mil je 0,02 54 mm.) Na vnější měděné povrchy se poté nanese světelná překážka (fotorezist) a naexponuje se podle vzoru dolního kondenzátoru, přičemž se po expozici a vyvolání může překážka z celého povrchu odstranit, kromě tvarů kondenzátoru.
(2783249_CZ.doc) jU^av^n^sďáná • · · » · · · · 41 ·· ··· • · • · • *
V · » ·* ·«»·
b) Podklad se potom vyleptá použitím Fluid Head™ nebo jiného stejnoměrného leptacího postupu, takže části kondenzátorů zůstanou nevyleptané a v původní tloušťce a zbývající měď se vyleptá na tloušťku mezi asi 0,5 mil (12,7 pm) a asi 1 mil (25,4 pm). Materiál světelné překážky se potom z desky odstraní.
c) Na vyleptaný měděný povrch a vzor obvodu vymezený leptáním v dříve vyleptané mědi se nanese druhá světelná překážka. Kondenzátor se v tomto kroku leptání ochrání světelnou překážkou, a
d) Na povrch vyleptaného podkladu se nanese vrstva fotocitlivého dielektrického materiálu silná 2 mil (50,8 pm) až 3 mil (76,2 pm) . V prvním provedení obvodového kondenzátorů se struktura podkladu s fotocitlivým díelektrikem stlačí při dostatečné teplotě a tlaku, aby se vyrovnalo fotocitlivé dielektrikum, čímž vznikne struktura s jednotnou tloušťkou dielektrika na obvodech 1,5 mil (38,1 pm) až 2,5 mil (63,5 pm) , ale 0,2 mil (5,08 pm) až 1 mil (25,4 pm)tlusté dielektrikum na tlustším kondenzátorů.
Potom se expozicí a vyvoláním a posléze vytvrdnutím dielektrického materiálu v dielektrickém materiálu vymezí světlem vytvořené prokovy. Potom se na fotocitlivém, vytvrzeném dielektriku vymezí druhá měděná obvodová vrstva a vrchní kondenzátor použitím standardních SLC (Surface Laminar Circuitry™) postupů.
Ve druhém provedení obvodového kondenzátorů se fotocitlivé dielektrikum v místech prokovů naexponuje a vyvolá. Vedle expozice prokovů se také vyvoláním odstraní okénko obklopující dolní kondenzátor, čímž se ponechá dolní elektroda kondenzátorů odkrytá. V tomto provedení se potom (2783249_CZ.doc) · · v » * · • » · » t · φ· ····
8fc/ϊ! ·· . ·· ·· : Upravtená strana • · · · · · · · • · · · » · · ·· ·· ·· ·«·« na dolní elektrodu kondenzátoru přímo nanese druhý dielektrický materiál použitím sítotisku nebo cyklostylového tisku, extruzním vstřikováním nebo jinými vhodnými postupy. Tento druhý dielektrický materiál může být standardní teplem (278324S_CZ.doc) • « ··
4 ·· ·««« • ••4 tvrditelná nebo termoplastická pryskyřice, ale přednostně se modifikuje, aby se výsledně zvýšila dielektrická konstanta. Upřednostňovanou modifikací je přimíšení bárium titanátu nebo podobného korpuskulárního pryskyřičného tmelu. Druhé dielektrikum se potom zarovná, jak se vyžaduje, stlačením do plochy nebo seříznutím jakýchkoliv přečnívajících ploch, buď před, nebo po vytvrdnutí. Potom se nad dolním kondenzátorem a vytvrzeným dielektrickým materiálem vymezí druhá měděná obvodová vrstva použitím standardních SLC postupů.
Přesný odpor od asi jednoho ohmu do 100 ΜΩ je definován ve struktuře SLC podle upřednostňovaného provedení vynálezu použitím následujících způsobů:
Podkladová měděná vrstva se vyleptá do předem definovaného obvodového vzoru.
Fotocitlivé dielektrikum se nanese přes vyleptaný vzor a naexponují se jak světlem vytvořené prokovy, tak vzor odporu. Vzor odporu může být jednoduchým čtvercovým nebo obdélným vybráním, nebo může být složitějším zakrouceným tvarem v dielektriku. Tento tvar bude záviset na cílené hodnotě odporu. Poté, co se dielektrikum zpracuje a vytvrdí, vznikne definované vybrání pro odpor, které má přesné rozměry délky, šířky a tloušťky.
Odporový materiál se poté vloží do vybrání pro odpor. Nanesení se provede sítotiskem nebo cyklostylovým tiskem, extruzním vstřikováním nebo jinými vhodnými postupy. Odporový materiál je jedním z libovolných materiálů komerčně dostupných od dodavatelů jako I. E. Dupont, EMCA-Remex, W. R. Grace, Rohm and Haas a další, typicky označovaným jako materiály polymerických odporových tlustých blan (PTFR). Tyto materiály jsou typicky teplem tvrditelné pryskyřice, které se stmelí materiálem uhlíkových korpuskulí. Počet, typ (2783249_CZ.doc)
« · • * · *· ···· «
• ·
a tvar tmelu určí měrný odpor fólie nebo jednotkový odpor na délku a šířku při určité tloušťce. Různé odporové materiály se vloží do různých vybráni, aby se vymezila široká škála hodnot odporů. Použití různých materiálů společně s různými tvary odporů umožňuje definovat širokou škálu hodnot odporů. Přesně řízená délka, šířka a tloušťka vybrání ve fotocitlivém dielektriku umožňuje vyrábět přesné odpory.
Po vytvrdnutí odporového materiálu se zarovná jakýkoliv výstupek odporového materiálu nad fotocitlivým dielektrickým materiálem, což zanechá povrch rezistoru zarovnaný s povrchem dielektrika.
Potom se na vytvrzených materiálech dielektrika a odporu vymezí druhá měděná obvodová vrstva a vývody odporu použitím standardních postupů SLC (Surface Laminar Circuitry™) . Měděné vývody odporu se vymezí tak, že měď částečně přesahuje a přiléhá ke dvěma protějším stranám odporového materiálu, přičemž se nad tělem odporového materiálu měď rozdělí. V alternativních provedeních se mohou měděné vývody vymezit na dolní (podkladové) měděné vrstvě, Ni/Au pokovenými vývody na obou stranách mědi nebo na dalších vrstvách mědi.
V jiném provedení, konkrétně zaměřeném na odpory nízké hodnoty, se odpor orientuje vertikálně tím, že má první vývod na obvodu podkladu a druhý vývod na SLC (Surface Laminar Circuitry™) měděné vrstvě. Toto provedení odporu může také využít postup leptání mědi podkladu, aby se přesně řídila délka odporu.
Integrovaný induktor je vyroben následujícími způsoby:
V měděné vrstvě podkladu se vyleptá řada rovnoběžných linek, aby se opatřila jedna polovina vinutí induktoru.
(278324S_CZ.doc) • · *
’ · · ·· ···· ··*· • ··
Fotocitlivé dielektrikum se položí na měděnou vrstvu a označí se vzorem tak, že konce rovnoběžných obvodových linek jsou dielektrikem překryty. Také se blízko každého konce obvodových linek vytvoří světlem vytvořené prokovy.
V prvním provedení pro induktory nízkých hodnot se přes vytvrzené dielektrikum položí druhá měděná vrstva a na této měděné vrstvě se vymezí druhá soustava rovnoběžných linek. Tato druhá soustava linek se uspořádá tak, že se přes světlem vytvořené prokovy spojí s první soustavou měděných linek, čímž se přes světlem vytvořené prokovy a okolo fotocitlivého dielektrika vytvoří spojité vinutí.
tiskem, postupy, tepelně těžce naplní železnými použít epoxid naplněný
Ve druhém provedení induktoru obsahuje fotociltivé dielektrikum vedle vybrání pro světlem vytvořené prokovy z prvního provedení také vybrání na střední části měděných linek. Toto vybrání se poté naplní materiálem s vysokou permeabilitou sítotiskem nebo cyklostylovým extrusním vstřikováním nebo jinými vhodnými Materiál s vysokou permeabilitou je přednostně tvrditelná pryskyřice, která se korpuskulemi. Například se může železným práškem mezi 30% a 95%, přednostně okolo 75%. Na tomto materiálu s vysokou permeabilitou se potom vymezí druhá soustava rovnoběžných měděných linek, jako v prvním provedení, ale nyní vytvoří spojité vinutí kolem materiálu s vysokou permeabilitou. Druhá měděná vrstva je přednostně vymezena pokovením měděnými obvodovými linkami použitím permanentního materiálu světelné překážky, aby od sebe tyto linky izoloval. Díky materiálu jádra s vysokou permeabilitou použitému v tomto provedení jsou dosažitelné hodnoty induktance daleko větší, než ty z prvního provedení.
Pro ještě vyšší hodnoty induktance se používá třetí provedení s mezerou v jádru. Toto provedení je velmi podobné (2783249_CZ.doc) ·,· ·· , ·· *· zUprsixenaistranst • φ φ · » · « * · φ · φ · φ ·· ·· «φ φφφφ φφ φφ • » φ * « φ φ • φ φ · φφφ «φ ·ΦΦ· druhému provedení kromě toho, že se ve vybrání ponechá úzký proužek citlivého materiálu dielektrika pro materiál s vysokou permeabilitou, takže ve struktuře vznikne zabudovaná mezera vymezená citlivým dielektrikem.
Pouzdro SLC (Surface Laminar Circuitry™) vyrobené jakýmkoliv z dříve uvedených postupů přednostně obsahuje jednu nebo více integrovaných obvodových součástek namontovaných na jejích vnějších površích. Pro vyšší hustotu pouzdra se integrované obvody (IC) přednostně přidělávají přes vazbu C4 na lícním cípu. Pro pouzdra s nižší hustotou se mohou připustit i zadní vazby, drátkové vazby nebo IC zapouzdřené v plastu.
1/0 IC (vstupně - výstupní integrované obvody) jsou vzájemně spojeny s jinými IC a s integrovanými pasivními součástkami obvodovými spoji SLC (Surface Laminar Circuitry™) na jedné nebo více vrstvách a na jednom nebo více površích základního podkladu. Do obvodu zahrnujícího paralelní nebo sériová zapojení podobných součástek nebo paralelní nebo sériová zapojení různých pasivních součástek se může zapojit libovolná kombinace pasivních prvků.
Když se nyní podíváme na obrázky, tak obr. 1 ukazuje posloupnost kroků při vytváření obvodového kondenzátoru podle upřednostňovaného provedení vynálezu.
zobrazený na obr. 1 (A) zahrnuje vytvoření podkladu 10 měděné vrstvy 12 1,5 (38,1 pm)
První krok laminátového 2,5 mil az (63,5 pm) silné na rovinném povrchu substrátu 14. Na měděnou vrstvu se potom nanese světelná překážka 16 (viz obr. 1 (B) ) a naexponuje se podle vzoru prvního nebo dolního kondenzátoru 18. Světelná překážka se poté z měděného povrchu kromě kondenzátoru odstraní. Následuje leptání použitím Fluid Head™ nebo jiného leptacího postupu. Tloušťka vyleptané mědi je přednostně mezi asi
0,5 (12,7 pm) a asi (2783249_CZ.doc) *· *· :U6fav&násfráná I ϊ’ ί • ••••♦β φ · · φ φ • φ · *· φ« • · · ·· ·· • · φ • Φ φφφφ
1,0 mil (25,4 pm), zatímco tloušťka elektrody 18 kondenzátoru zůstává nezměněná mezi asi 1,5 (38,1 pm) až 2,5 (63,5 pm) mil. (viz obr. 1(0). Přes celý měděný povrch se potom nanese druhá světelná překážka 17, jak ukazuje obr. 1(D), a na povrchu mědi se sníženou tloušťkou se vyleptá vzor obvodu, dolní elektroda 18 kondenzátoru je během leptání chráněna světelnou překážkou 17. Potom se na vyleptaný povrch podkladu nanese fotocitlivé dielektrikum 20 tloušťky asi 2 (50,8 pm) až asi 3 mil (76,2 pm).
V prvním provedení se podklad stlačí, aby se zarovnalo fotocitlivé dielektrikum, aby se vytvořilo dielektrikum tloušťky 1,5 (38,1 pm) až 2,5 mil (63,5 pm) na vzoru obvodu a dielektrikum 0,2 (5,08 pm) až 1 mil (25,4 pm) na elektrodě kondenzátoru. Potom se exponováním a vyvoláním dielektrika vyrobí v dielektrickém materiálu světlem vytvořené prokovy. Potom se na vytvrzeném fotocitlivém dielektriku vymezí druhá měděná obvodová vrstva a vrchní elektroda kondenzátoru.
Ve druhém provedení ukázaném na obr. 1(E) se vytvoří okénko 26 obklopující dolní kondenzátor 18, jak se exponují a vyvolávají světlem vytvořené prokovy. Jak je poznamenáno na obr. 1(F), okénko 26 se naplní druhým dielektrikem 22 naneseným na dolní kondenzátor 18 použitím běžných prostředků. Druhé dielektrikum se upraví, aby mělo vyšší dielektrickou konstantu než první dielektrikum, a srovná se tlakem naplocho nebo se před nebo po vytvrzení seřízne. Druhá měděná obvodová vrstva 24 se nanese jako dříve. (Viz obr. 1(G)) .
Přenesme se nyní na obr. 2, kde jsou zobrazena tři různá uspořádání pro spojování integrovaného odporu a elektrického vodiče. V prvním uspořádání zobrazeném na obr. 2(A) obsahuje laminátový podklad 60 první měděný vodič (2783249_CZ.doc) »· ·· • » « » « t ·
13B ; t/ppgýeníj s*^ah$ • · · · · · v · • · · · » « · ·· ·· ·· ··*♦ a druhý měděný vodič 74 na substrátu 64. Měď se leptá podle předem vymezeného vzoru obvodu. Na vyleptaný povrch se
JUDr. Petr K ’ povol·.' ?n'··' FČNÁ WUOKÁTN1’ KANČFl.AĎ VŠETEČKA ZELch ι 5‘.' ' CSK a.altii>k
A PARTNER!
i 20 Ol P'·,·’!'!.'’ ·' 1.K£Jv:· (2783249_CZ.doc) • ·· • * · • · • « ···» • · • · ·’ • · · ·· ·*·· nanese vrstva fotocitlivého dielektrika 70 a exponuje se vzor odporu a světlem vytvořené prckovy. Zpracování a vytvrzení dielektrika dává vybrání pro odpor s přesnými rozměry pro odpor. Šířka vybrání v dielektriku je zobrazena širší než mezera mezi dvěma vodiči 62 a 74, čímž se na každé straně vytvoří stupeň 78· Materiál 80, jako je slitina nikl/zlato, se může pokovit nebo jinak nanést na stupeň 78, aby se zajistila stabilita rozhraní podél konců odporu 76, zvláště používá-li se polymerická odporová tlustá blána (PTFR). Odporový materiál, který byl výše popsán, se potom vloží do vybrání pro odpor a vytvrdí se, čímž vytvoří odpor 76. Jakákoliv nerovnost odporového materiálu se před nebo po vytvrzení odstraní. Slitina nikl/zlato zajišťuje dobrý elektrický kontakt mezi odporem a vodiči 62 a 74.
Na obr. 2(B) se na substrát 64 nanese vrstva 70 fotocitlivého dielektrika a naexponuje se, čímž se vytvoří vymezené vybrání pro odporový materiál. Jako předtím se odporový materiál vloží do vybrání a vytvrdí se, čímž se vytvoří odpor 76. Elektrické vodiče 62 a 74 se nalaminují na dielektrické vrstvě 70 a částečně překrývají a jsou v elektrickém kontaktu s odporem 76.
Obr. 2(C) ukazuje ještě jiné uspořádání, kde je první vodič 62 v sendviči mezi substrátem 64 a odporem 76 s jedním koncem vodiče v elektrickém, kontaktu s odporem. Odpor se vytvoří vložením odporového materiálu do vybrání předem světelně vymezeným ve fotocitlivém dielektriku 70. Druhý vodič 74 se nalaminuje na vrchním povrchu odporu 7 6 a dielektriku 70 s jedním koncem v kontaktu s odporem.
Obr. 3 je průřez obr. 5, ukazující induktor integrovaný do obvodové struktury s vysokou hustotou. Kroky pro vytvoření struktury jsou postupně zobrazeny na obr. 4 (A) až (D) .
(27B3249_CZ.doc) ·· ·· 4 · · · • · ;
* ♦ · ·· »··· * ····
Obr. 4 (A) ukazuje vzor rovnoběžných vodivých drátků 110 vyleptaných v povrchu vodivé měděné vrstvy 112 navrchu substrátu, aby vytvořily dolní obvod. Obr. 4B ukazuje vrstvu citlivého dielektrika 120, která je vhodně naexponovaná, aby se vytvořilo více děr 128 prokovů souvisejících s drátky 110 zobrazenými na obr. 4A. V dielektriku 120 se může vytvořit mezera 130 jádra, aby se zvýšila induktance součástky. Kanál 132 vyčnívající z dolního obvodu se v dielektriku vytvoří exponováním. Kanál 132 se potom vyplní vhodným feroelektrickým materiálem, aby se vytvořilo feroelektrické jádro 134 zobrazené na obr. 4C. Vyleptaná měděná vrstva 136 s vytvořeným obvodem s více rovnoběžnými vodivými drátky 124 se položí přes dielektrikum, aby vytvořila horní obvod. Konce 126 drátků 124 překrývají světlem vytvořené prokovy (zobrazené jako 128 na obr. 4B a 5), aby se vytvořila elektrická spojení s dolními drátky.
Přenesme se nyní k obr. 6, kde je zobrazena konfigurace, kde pasivní součástka obsahuje transformátor integrovaný do vrstvy dielektrika. Součástka je připravena stejným způsobem, jaký se použil pro vytvoření integrovaného induktoru. Vzor rovnoběžných vodivých drátků 160 se vyleptá v měděném povrchu na substrátu (není zobrazeno). Vyleptané drátky na měděné vrstvě tvoří dolní obvod součástky. Přes dolní obvod se položí vrstva dielektrika a obsahuje kanál jádra. Do tohoto kanálu jádra se umístí feritové jádro 184. Transformátor obsahuje první soustavu sekundárního vinutí 164 a druhou soustavu sekundárního vinutí 174 obklopující jádro 184. Místo směsi železný prášek/epoxid se jádro vytvoří z práškového feritového materiálu v epoxidu nebo jiném tepelně tvrditelném pryskyřičném pojivu. Měděná vrstva s vytvořeným obvodem s rovnoběžnými vodivými drátky 174 v ní vyleptanými se položí přes dielektrikum a jádro s konci drátků překrývajícími světlem vytvořené prokovy 178, aby se (278324S_CZ.doc) ···· • · · .·· · .·· ·· i * · · • · « ϊ · · • * · ·· ···» vytvořily dvě soustavy elektrických spojení s vinutími 164, 174 a dolními drátky 160
Fotocitlivé dielektrické materiály, které se hodí pro použití ve spojení s upřednostňovaným provedením vynálezu, jsou Advanced Solder Mask k dostání od IBM Corporation, také komerčně dostupné jako DynaVia 2000™ firmy Morton, Probelec™ firmy Ciba Geigy Corporation a ViaLux 81™ a Vacrel™, oba k dostání od Ε. I. DuPont de Nemours & Co. Dielektrický materiál se nanáší vhodným postupem, jako je sítotisk, pokovování máčením, pokovování štětcem, nanášení sprejem nebo vakuově, nebo laminací suchého filmového materiálu válcováním za tepla podle běžných postupů. Fotocitlivé dielektrikum se vystaví vhodnému zdroji záření, jako je ultrafialové světlo, přes předem vytvořenou masku nebo mřížku, aby se světlo odblokovalo od vybraných oblastí potahu, čímž se vytvoří vymezený vzor. Potah se potom vyvolá ve vývojce jako je butyrol aceton nebo propylen karbonát, aby se z potahu odstranil neexponovaný materiál, čímž se vytvoří dutiny pro pasivní prvky.
Potom se přes dielektrikum, které se přednostně částečně vytvrdilo zahříváním na 125°C po dobu přibližně 30 minut pro zamezení tečení během lamínace, nalaminuje vrstva měděné fólie. Lamínace se dosáhne válcováním za tepla následovaným tepelným vytvrzováním při 185 °C až 200°C po 2 hodiny nebo zahříváním v laminačním lisu. Případně se může měď neelektricky nebo elektricky pokovit na povrch zcela vytvrzené citlivé dielektrické vrstvy. Pokovení mědí může být celodeskové následované subtraktívním vytvořením obvodu, nebo pokovení vzorem ve tvaru vrchní obvodové vrstvy.
Na elektricky vodivém materiálu se použitím běžných světelných překážek subtraktivního leptání, čímž se vytvoří vytvoří obvod nebo postupem vymezené vzory (2783249_CZ.doc) * · «
• « ···· ·· ·· • · · : .* • · ·· ···· obvodu.
Tato jedinečná schopnost propojení upřednostňovaného provedení vynálezu poskytuje přesné upravení signálů do a z IC. Kromě toho skutečnost, ze všechny pasivní prvky jsou ve velké blízkosti k IC, velmi vylepšuje celkové chování obvodu. Jiné výhody zahrnují snížení počtu pájecích spojů, vrtaných děr a částí prvků společně s celkovými náklady na sestavení.
Přestože jsou integrované pasivní prvky výše popisány jako součást vrstev SLC (Surface Laminar Circuitry™), na vrstvy struktury podkladu lze také použít stejné postupy integrovaných pasivních prvků nebo jiné postupy integrovaných pasivních prvků, takže konečná struktura SLC (Surface Laminar Circuitry™) má integrované pasivní prvky jako část obvodů podkladu, jako část SLC (Surface Laminar Circuitry™) vrstev, nebo obojí.
Dále může pouzdro SLC (Surface Laminar Circuitry™) obsahovat jenom jeden integrovaný pasivní prvek nebo jenom jeden typ integrovaných pasivních prvků, obojí jako Část podkladu nebo SLC (Surface Laminar Circuitry™) vrstev, aby se dosáhlo záměru upřednostňovaného provedení vynálezu. Pouzdro SLC (Surface Laminar Circuitry™) popsané výše, které obsahuje alespoň jeden integrovaný pasivní prvek, může také obsahovat alespoň jeden pasivní prvek, který je připájen na jeho povrchu nebo v pokovené díře. Pouzdro může obsahovat pasivní prvky uspořádané tak, aby fungovaly jako rezonátor nebo filtr integrovaných obvodů.
Místo dielektrik, která jsou exponována světelnou expozicí, lze použít jiná vhodná dielektrika se schopností být exponována laserovým paprskem nebo plasmovou technologií. V upřednostňovaném provedení vynálezu lze (2783249_CZ.doc) ♦ :
*♦·♦ 1 « ··*· ϊ ·· • * * • 9 použít libovolné dielektrikum s potřebnými elektrickými hodnotami a schopností být exponováno s vysokým stupněm přesnosti.

Claims (6)

1. Způsob výroby elektronického pouzdra s vysokou hustotou tvořeného citlivým dielektrickým materiálem, který má alespoň jeden rovinný povrch, alespoň jednu aktivní součástku namontovanou na rovinném povrchu a alespoň jednu pasivní součástku integrovanou do dielektrického materiálu a elektricky spojenou s uvedenou alespoň jednou aktivní součástkou, vyznačující se tím, že obsahuje kroky nanesení vrstvy citlivého dielektrického materiálu na vzor obvodu, exponování vzoru pro alespoň jednu pasivní součástku na povrchu dielektrického materiálu, aby se vytvořila alespoň jedna prohlubeň v povrchu dielektrického materiálu a vyleptání první soustavy rovnoběžných linek (110) do povrchu první měděné vrstvy (112) v prohlubni, pro vytvoření jedné poloviny vedení induktoru, nanesení citlivého dielektrického materiálu (120) na první soustavu rovnoběžných linek, vyvolání vzoru v dielektrickém materiálu (120) pro vytvoření světlem vytvořených prokovů (128) blízko každého konce, vyleptání druhé soustavy paralelních linek (124) do povrchu druhé měděné vrstvy (136) v prohlubni a spojení druhé soustavy paralelních linek (110) světlem vytvořenými prokovy (128) s první soustavou rovnoběžných linek.
2. Způsob podle nároku 1, vyznačující se tím, že se fotocitlivý dielektrický materiál (120) opatří vzorem, aby se vytvořilo vybrání na části měděných linek mezi dvěma konci první soustavy rovnoběžných linek (110), vybrání se naplní materiálem s vysokou magnetickou
27 83249 (2783249_CZ.doc)
-20; Upražený stran» ·*····· * * · t · • · · » * * * ··· ·· ·· ·· ♦··· ♦· ·«*· permeabilitou a druhá soustava rovnoběžných linek ve druhé měděné vrstvě se spojí s první soustavou světlem vytvořenými prokovy.
3. Způsob podle nároku 2, vyznačující se tím, že se vytvoří mezera v materiálu s vysokou permeabilitou ponecháním uvnitř malého proužku citlivého dielektrika (120) .
4. Elektronické pouzdro s vysokou hustotou tvořené citlivým dielektríckým materiálem, který má alespoň jeden rovinný povrch, alespoň jednu aktivní součástku namontovanou na rovinném povrchu a alespoň jednu pasivní součástku integrovanou do dielektrického materiálu a elektricky spojenou s uvedenou alespoň jednou aktivní součástkou, vyznačující se tím, že obsahuje vrstvu citlivého dielektrického materiálu nanesenou na vzoru obvodu, vzor pro alespoň jednu pasivní součástku naexponovaný na povrchu dielektrického materiálu, aby se vytvořila alespoň jedna prohlubeň v povrchu dielektrického materiálu, první soustavu rovnoběžných linek vyleptanou do povrchu první měděné vrstvy v prohlubni, pro vytvoření jedné poloviny vedení induktoru, citlivý dielektrický materiál nanesený na první soustavu rovnoběžných linek, vzor vyvolaný v dielektrickém materiálu pro vytvoření světlem vytvořených prokovů blízko každého konce, druhou soustavu paralelních linek vyleptanou do povrchu druhé měděné vrstvy v prohlubní a druhou soustavu paralelních linek spojenou světlem vytvořenými prokovy s první soustavou rovnoběžných linek.
5. Elektronické pouzdro s vysokou hustotou podle (2783249_CZ.doc) nároku 4, vyznačující se tím, že fotocitlivý dielektrický materiál je opatřen vzorem, aby se vytvořilo vybrání na částí měděných linek mezi dvěma konci první soustavy rovnoběžných linek, vybrání je naplněno materiálem s vysokou magnetickou permeabilitou a druhá soustava rovnoběžných linek ve druhé měděné vrstvě je spojena s první soustavou světlem vytvořenými prokovy.
6. Elektronické pouzdro s vysokou hustotou podle nároku 5, vyznačující se tím, že mezera v materiálu s vysokou permeabilitou je vytvořena ponecháním uvnitř malého proužku citlivého dielektrika.
CZ2002148A 1999-07-15 2000-07-13 Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu CZ2002148A3 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/353,992 US6542379B1 (en) 1999-07-15 1999-07-15 Circuitry with integrated passive components and method for producing

Publications (1)

Publication Number Publication Date
CZ2002148A3 true CZ2002148A3 (cs) 2002-05-15

Family

ID=23391460

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ2002148A CZ2002148A3 (cs) 1999-07-15 2000-07-13 Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu

Country Status (12)

Country Link
US (1) US6542379B1 (cs)
EP (1) EP1197130B1 (cs)
JP (1) JP3610339B2 (cs)
AT (1) ATE241257T1 (cs)
AU (1) AU6167600A (cs)
CZ (1) CZ2002148A3 (cs)
DE (1) DE60002879T2 (cs)
HU (1) HUP0202178A2 (cs)
IL (2) IL147419A0 (cs)
PL (1) PL352325A1 (cs)
TW (1) TW507350B (cs)
WO (1) WO2001006818A1 (cs)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
US6850144B1 (en) * 2001-03-30 2005-02-01 Intel Corporation Coil for use on a substrate
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
FR2856552B1 (fr) * 2003-06-23 2005-10-21 Imphy Ugine Precision Procede de fabrication de pieces pour composants electroniques passifs et pieces obtenues
EP1641329A4 (en) * 2003-06-30 2010-01-20 Ibiden Co Ltd CIRCUIT BOARD
US20050062587A1 (en) * 2003-09-24 2005-03-24 Wei-Chun Yang Method and structure of a substrate with built-in via hole resistors
DE102004017840A1 (de) * 2004-04-13 2005-11-03 Deutsche Telekom Ag Anordnung zum Schutz von Daten
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US8607445B1 (en) 2005-01-10 2013-12-17 Endicott Interconnect Technologies, Inc. Substrate having internal capacitor and method of making same
US7088215B1 (en) 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Ｔｄｋ株式会社 電子部品及びその製造方法
US7279426B2 (en) * 2005-09-22 2007-10-09 International Business Machines Corporation Like integrated circuit devices with different depth
US7670919B2 (en) 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
US7518480B1 (en) * 2006-08-03 2009-04-14 Rf Micro Devices, Inc. Printed circuit board inductor
US7531319B2 (en) * 2006-08-31 2009-05-12 Kimberly-Clark Worldwide, Inc. Array for rapid detection of a microorganism
US7763442B2 (en) 2006-08-31 2010-07-27 Kimberly-Clark Worldwide, Inc. Method for detecting candida on skin
DE102006058068B4 (de) 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
US20080145269A1 (en) * 2006-12-15 2008-06-19 Martin Stephanie M Deodorizing container that includes a modified nanoparticle ink
US20080145268A1 (en) * 2006-12-15 2008-06-19 Martin Stephanie M Deodorizing container that includes an anthraquinone ink
US20080147028A1 (en) * 2006-12-15 2008-06-19 Marie Luna Deodorizing release liner for absorbent articles
US7879744B2 (en) 2007-08-30 2011-02-01 Kimberly-Clark Worldwide, Inc. Stabilized decolorizing composition
US20090151849A1 (en) * 2007-12-13 2009-06-18 Kimberly-Clark Worldwide, Inc. Cosmetic Wipe that Provides a Visual Indication of its Effectiveness
US8287677B2 (en) 2008-01-31 2012-10-16 Kimberly-Clark Worldwide, Inc. Printable elastic composite
US8836454B2 (en) * 2009-08-11 2014-09-16 Telepath Networks, Inc. Miniature magnetic switch structures
US8432240B2 (en) * 2010-07-16 2013-04-30 Telepath Networks, Inc. Miniature magnetic switch structures
US8957747B2 (en) 2010-10-27 2015-02-17 Telepath Networks, Inc. Multi integrated switching device structures
US9084838B2 (en) 2011-02-04 2015-07-21 Kimberly-Clark Worldwide, Inc. Feminine care absorbent article for use in warm climates
KR101193173B1 (ko) * 2011-04-14 2012-10-19 삼성에스디아이 주식회사 회로모듈 및 이를 구비한 전지 팩
US8911681B2 (en) 2011-09-12 2014-12-16 Kimberly-Clark Worldwide, Inc. Wetness indicator having varied hues
EP2761640B1 (en) 2011-09-30 2016-08-10 Telepath Networks, Inc. Multi integrated switching device structures
US20140000099A1 (en) * 2012-06-29 2014-01-02 Noah Austin Spivak Methods for building resistive elements into printed circuit boards
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US9844141B2 (en) * 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US9337251B2 (en) 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
US11172580B2 (en) * 2017-07-24 2021-11-09 Rosemount Aerospace Inc. BGA component masking dam and a method of manufacturing with the BGA component masking dam
DE102017213080A1 (de) * 2017-07-28 2019-01-31 Robert Bosch Gmbh Verfahren zum Integrieren einer elektrischen Schaltung in eine Vorrichtung und Vorrichtung
US11527489B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Apparatus and system with package stiffening magnetic inductor core and methods of making the same
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB206006A (en) 1922-10-25 1923-11-01 Walter James Hill Improvements in or relating to fastening and lock devices for trunks, cases, boxes, and the like
GB218816A (en) 1923-06-14 1924-07-17 Margaret Emily Rhoda Douglas Improvements in and relating to bedsteads
DE2231614C3 (de) 1972-06-28 1981-02-12 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf Verfahren zur Herstellung gedruckter Schaltungen unter Verwendung eines Photopolymers als Maske sowie einer leitfähigen Paste als Stromleiter und Vorrichtungen zur Durchführung des Verfahrens
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
US4566186A (en) 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4889790A (en) 1988-02-26 1989-12-26 Morton Thiokol, Inc. Method of forming a conformable mask on a printed circuit board
US4992354A (en) 1988-02-26 1991-02-12 Morton International, Inc. Dry film photoresist for forming a conformable mask and method of application to a printed circuit board or the like
JPH02154496A (ja) 1988-12-06 1990-06-13 Hitachi Chem Co Ltd 配線板の製造法
US4999740A (en) 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
CA2040994A1 (en) 1990-05-08 1991-11-09 David D. Ngo Photoimageable polyimide coating
EP0496491A1 (en) 1991-01-22 1992-07-29 National Semiconductor Corporation Leadless chip resistor capacitor carrier for hybrid circuits and a method of making the same
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5262280A (en) 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
JPH05283866A (ja) 1992-04-03 1993-10-29 Hitachi Ltd ポリマ−印刷抵抗内蔵多層配線板
US5928839A (en) 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JPH05343855A (ja) 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
US5334487A (en) 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5485038A (en) 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JPH0845738A (ja) 1994-07-27 1996-02-16 Canon Inc インダクタンス素子
US5709979A (en) 1994-10-21 1998-01-20 Sheldahl, Inc. Printed wiring board with photoimageable dielectric base substrate and method of manufacture therefor
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
US5798909A (en) 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5648200A (en) 1995-03-22 1997-07-15 Macdermid, Incorporated Process for creating circuitry on the surface of a photoimageable dielectric
US5643657A (en) 1995-04-28 1997-07-01 E. I. Du Pont De Nemours And Company Aqueous processable, multilayer, photoimageable permanent coatings for printed circuits
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5721088A (en) 1995-12-20 1998-02-24 Ppg Industries, Inc. Electrodepositable photoimageable compositions with improved edge coverage
US5707782A (en) 1996-03-01 1998-01-13 The Board Of Trustees Of The University Of Illinois Photoimageable, dielectric, crosslinkable copolyesters
US5665650A (en) 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
CA2246405A1 (en) 1996-12-17 1998-06-25 Yozo Ohara Circuit board having electric component and its manufacturing method
US6169320B1 (en) * 1998-01-22 2001-01-02 Raytheon Company Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal
US6068782A (en) 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6171921B1 (en) * 1998-06-05 2001-01-09 Motorola, Inc. Method for forming a thick-film resistor and thick-film resistor formed thereby
US6194990B1 (en) * 1999-03-16 2001-02-27 Motorola, Inc. Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing

Also Published As

Publication number Publication date
EP1197130A1 (en) 2002-04-17
DE60002879D1 (de) 2003-06-26
JP3610339B2 (ja) 2005-01-12
ATE241257T1 (de) 2003-06-15
JP2003504895A (ja) 2003-02-04
PL352325A1 (en) 2003-08-11
DE60002879T2 (de) 2004-03-11
AU6167600A (en) 2001-02-05
EP1197130B1 (en) 2003-05-21
WO2001006818A1 (en) 2001-01-25
IL147419A (en) 2006-04-10
IL147419A0 (en) 2002-08-14
US6542379B1 (en) 2003-04-01
TW507350B (en) 2002-10-21
HUP0202178A2 (en) 2002-10-28

Similar Documents

Publication Publication Date Title
CZ2002148A3 (cs) Obvody s integrovanými pasivními prvky a způsob pro jejich výrobu
JP3910045B2 (ja) 電子部品内装配線板の製造方法
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
US6021050A (en) Printed circuit boards with integrated passive components and method for making same
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
KR100688769B1 (ko) 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US7376318B2 (en) Circuit board and its manufacturing method
JPH04283987A (ja) 電子回路装置とその製造方法
JP3953122B2 (ja) 回路カード及びその製造方法
US7200920B2 (en) Method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP2004064052A (ja) ノイズ遮蔽型積層基板とその製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP2001274546A (ja) 電子部品実装用基板及びその製造方法
CA1307594C (en) Multilayer electronic circuit and method of manufacture
US7049929B1 (en) Resistor process
US6586687B2 (en) Printed wiring board with high density inner layer structure
US7958626B1 (en) Embedded passive component network substrate fabrication method
JPH1070363A (ja) 印刷配線板の製造方法
US5763060A (en) Printed wiring board
US6400570B2 (en) Plated through-holes for signal interconnections in an electronic component assembly
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
EP0572232A2 (en) A multilayer printed circuit board and method for manufacturing same
KR100338668B1 (ko) 다층 인쇄회로기판 제조방법
JP2626291B2 (ja) 配線板の製造法