DE60002879T2 - Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung - Google Patents

Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung Download PDF

Info

Publication number
DE60002879T2
DE60002879T2 DE60002879T DE60002879T DE60002879T2 DE 60002879 T2 DE60002879 T2 DE 60002879T2 DE 60002879 T DE60002879 T DE 60002879T DE 60002879 T DE60002879 T DE 60002879T DE 60002879 T2 DE60002879 T2 DE 60002879T2
Authority
DE
Germany
Prior art keywords
dielectric
parallel lines
dielectric material
copper
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60002879T
Other languages
English (en)
Other versions
DE60002879D1 (de
Inventor
John Lauffer
David Russell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE60002879D1 publication Critical patent/DE60002879D1/de
Application granted granted Critical
Publication of DE60002879T2 publication Critical patent/DE60002879T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • Y10T428/24975No layer or component greater than 5 mils thick

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich allgemein auf einen oberflächenlaminaren Schaltungsaufbau hoher Dichte, der eingebettete oder integrierte passive Komponenten, Übertrager und Induktivitäten enthält.
  • Beschreibung des Standes der Technik
  • Die Surface-Laminar-CircuitryTM(SLC)-Technologie stellt einen signifikanten Vorteil hinsichtlich ihrer Fähigkeit bereit, elektronische Packungen hoher Dichte zu liefern. Der Hauptvorteil liegt in den Mikrodurchkontakten begründet, die eine Zwischenverbindungsfähigkeit hoher Dichte zwischen verschiedenen Verdrahtungsschichten ermöglichen. Die Verwendung von Mikrodurchkontakten stellt mehr offene Fläche zur Verdrahtung von Schaltkreisen bereit, da die Fläche nicht durch gebohrte PTHs (plattierte Durchkontaktöffnungen) mit großem Durchmesser und ihre zugehörigen Anschlussflächen mit großem Durchmesser und Zwischenraum-Anschlussflächen belegt ist.
  • Elektronisches Packen erfordert die Zwischenverbindung von hunderten und sogar tausenden verschiedener Bauelemente. Die hauptsächlichen oder aktiven Bauelemente bestehen aus integrierten Schaltkreisen (d. h. integrierten Logik- oder Speicherschaltkreisen). Ein richtiges Funktionieren jedes aktiven Bauelements erfordert die Hinzufügung von passiven Bauelementen (Übertrager und Induktivitäten), um die Signale in den integrierten Schaltkreis hinein und aus ihm heraus geeignet zu modifizieren. Diese passiven Bauelemente in heutigen elektronischen Packungen verbrauchen einen großen Prozentsatz des tatsächlichen Oberflächenbauraums, der ansonsten für noch höhere Schaltkreisdichten zur Verfügung stünde.
  • Das Löten von diskreten Komponenten auf die Oberfläche(n) der Leiterplatte verwendet viel potentiellen Verdrahtungsbauraum zur Platzierung dieser Komponenten. Eine Integration der passiven Komponenten stellt mehr Bauraum für eine Verdrahtung hoher Dichte bereit und liefert außerdem eine verbesserte Leistungsfähigkeit aufgrund der engeren Nachbarschaft der passiven Bauelemente zu den integrierten Schaltkreisen. In der Vergangenheit wurde dieses Problem durch Packen der passiven Komponenten als diskrete Komponenten (Stift-in-Loch- oder Oberflächenmontage) und Löten derselben auf die Leiterplatte gelöst.
  • US-A-5 612 660 von Takimoto offenbart ein Verfahren zum Integrieren eines induktiven Elements in eine Leiterplatte durch Ätzen der zwei Hälften der Windungen der Induktivität in zwei Kupferschichten und Verbinden derselben mittels Photodurchkontakten.
  • CA-A-2 246 405, übertragen auf Hokuriku Electric Industry Co., offenbart eine elektronische Packung hoher Dichte mit einem passiven Bauelement, das in dielektrisches Material integriert ist. EP-A-0 574 206 offenbart ein Verfahren zur Herstellung einer Leiterplatte hoher Dichte mit einem Widerstand, der in ein dielektrisches Material integriert ist.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung stellt eine elektronische Packung bereit, die in der Lage ist, die gesamte Verdrahtungsfähigkeit hoher Dichte der Surface-Laminar-CircuitryTM-Technologie zu nutzen.
  • Die vorliegende Erfindung erhöht außerdem die Schaltkreisdichte, stellt eine einfachere Signalführung bereit, reduziert die Anzahl an plattierten Durchkontaktöffnungen und Lötverbindungen, reduziert Montagekosten und steigert die elektrische Leistungsfähigkeit.
  • Die Surface-Laminar-CircuitryTM-Struktur mit integrierten passiven Komponenten und ein Verfahren zur Herstellung der Struktur, wie hier offenbart, stellen diese Fähigkeit bereit.
  • Eine elektronische Packung hoher Dichte beinhaltet ein Substrat, das eine elektrisch leitfähige Schicht, vorzugsweise aus Kupferfolie, und ein bildgebungsfähiges dielektrisches Material auf der elektrisch leitfähigen Schicht aufweist und wenigstens eine im Allgemeinen planare Oberfläche bereitstellt. Das dielektrische Material weist vorzugsweise eine Dielektrizitätskonstante von etwa 5,0 oder weniger auf. Typischerweise enthält es ein Epoxid, das eine darin eingebaute bildgebungsfähige Substanz aufweist. Wenigstens ein aktives Bauelement mit einem integrierten Schaltkreis ist auf der im Allgemeinen planaren Oberfläche angebracht. Wenigstens ein passives Bauelement, das aus denen ausgewählt ist, die aus einem oder mehreren Übertragern, Induktivitäten und Kombinationen derselben bestehen, ist in das dielektrische Material in elektrischer Verbindung mit dem wenigstens einen aktiven Bauelement integriert.
  • In einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung einer elektronischen Packung hoher Dichte beschrieben. Die Packung besteht aus einem bildgebungsfähigen dielektrischen Material mit wenigstens einer planaren Oberfläche, wenigstens einem aktiven Bauelement, das auf der Oberfläche angebracht ist, und wenigstens einem passiven Bauelement, das in die Oberfläche des dielektrischen Materials integriert und mit dem aktiven Bauelement elektrisch verbunden ist. Das Verfahren umfasst die Schritte: Anbringen einer dünnen Schicht aus einem bildgebungsfähigen dielektrischen Material über einer Schaltkreisstruktur; Abbilden einer Struktur für das passive Bauelement auf die Oberfläche des dielektrischen Materials, um wenigstens eine Vertiefung in der Oberfläche des dielektrischen Materials zu erzeugen; und Füllen der Vertiefung mit einem Material, das die erforderlichen Eigenschaften des passiven Bauelements aufweist. Das bildgebungsfähige dielektrische Material ist eines, das durch Licht, Laser, Plasma oder anderen ähnlichen Mitteln belichtet werden kann. Wenigstens eines, vorzugsweise jedoch eine Mehrzahl von passiven Bauelementen mit den gleichen oder verschiedenen Charakteristika und Fähigkeiten kann in das dielektrische Material integriert werden. Diese können Entkopplungs- oder schaltkreisinterne Übertrager und Induktivitäten beinhalten.
  • Die Erfindung bezieht sich auf eine Schaltkreisstruktur mit einem Substrat, das eine erste leitfähige Schicht aus einem geeigneten Metall, wie eine Folie oder galvanisch abgeschiedenes Kupfer, eine Schicht aus einem photographisch belichteten dielektrischen Material über der ersten leitfähigen Schicht, und eine zweite leitfähige Schicht aus einem Metall, wie Kupfer, über dem Dielektrikum umfasst. Das Dielektrikum beinhaltet wenigstens ein passives Bauelement und eine Mehrzahl von Photodurchkontakten, welche die zwei leitfähigen Schichten elektrisch verbinden. Das passive Bauelement ist aus der Gruppe ausgewählt, die aus Induktivitäten und Übertrager besteht. wenn das passive Bauelement eine Induktivität oder ein Übertrager ist, enthalten die erste und die zweite leitfähige Metallschicht jeweils eine Mehrzahl paralleler Leitungen, und die photographisch belichtete dielektrische Schicht bedeckt die parallelen Leitungen und enthält eine Mehrzahl von Photodurchkontakten, welche die Enden der parallelen Leitungen in der ersten leitfähigen Schicht mit jenen in der zweiten leitfähigen Schicht verbinden. Das Dielektrikum enthält eine photographisch belichtete Öffnung oder einen Kanal über einem Teil der Leitungen in der Mitte zwischen ihren Enden, und die Öffnung enthält ein Material mit hoher Permeabilität, um eine Induktivität zu bilden. Alternativ enthalten die erste und die zweite leitfähige Schicht eine erste Zeile paralleler Leitungen, die durch die Photodurchkontakte elektrisch miteinander verbunden sind, um eine primäre Übertragerwindung zu bilden, und eine zweite Zeile von Leitungen, die in einer ähnlichen Weise elektrisch verbunden sind, um eine sekundäre Windung zu bilden. Das Material mit hoher Permeabilität in der photographisch belichteten Öffnung in dem Dielektrikum beinhaltet einen Ferritkern, der mit der primären und der sekundären Windung zusammenwirkt, um einen Übertrager zu bilden.
  • Die Erfindung bezieht sich außerdem auf eine elektronische Struktur, die ein oder mehrere passive Bauelemente beinhaltet, wie Induktivitäten oder Übertrager, die in die belichtete Oberfläche eines bildgebungsfähigen dielektrischen Materials integriert sind. Die Oberfläche wird belichtet, um eine oder mehrere Vertiefungen oder Öffnungen zu erzeugen, die so geformt sind, dass sie jedes der passiven Bauelemente aufnehmen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Nunmehr wird eine bevorzugte Ausführungsform der vorliegenden Erfindung lediglich beispielhaft unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen:
  • 1 die sequentiellen Schritte für die Integration eines Kondensators in die Subkomponentenstruktur eines integrierten Schaltkreises zeigt;
  • 2 verschiedene Beispiele für die Integration eines Widerstands in eine Subkomponentenstruktur zeigt;
  • 3 eine Querschnittansicht einer Subkomponentenstruktur mit einer in die Struktur integrierte Induktivität ist;
  • 4 die sequentiellen Schritte für die Montage einer Induktivität in einen Subkomponentenaufbau zeigt;
  • 5 eine planare Draufsicht auf einen Subkomponentenaufbau ist, der eine Induktivität beinhaltet; und
  • 6 eine planare Draufsicht auf einen Subkomponentenaufbau ist, der einen Übertrager beinhaltet.
  • DETAILLIERTE BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM DER VORLIEGENDEN ERFINDUNG
  • Die Surface-Laminar-CircuitryTM-Packung der bevorzugten Ausführungsform dieser Erfindung stellt eine elektronische Packung sehr hoher Dichte bereit, indem zuerst Verdrahtungs- und Zwischenverbindungsfähigkeiten hoher Dichte der grundlegenden Surface-Laminar-CircuitryTM-Technologie bereitgestellt werden und zweitens mit der Packung Funktionen passiver elektronischer Komponenten integriert werden. Bei der Integration der Funktion der passiven Komponenten werden Surface-Laminar-CircuitryTM-Prozesstechniken verwendet, um passive Komponenten mit hoher Präzision bereitzustellen. wenngleich die integrierten passiven Komponenten (Widerstände, Kondensatoren, Übertrager und Induktivitäten) einzeln beschrieben werden, ist für den Fachmann offensichtlich, dass jedes dieser Bauelemente in eine einzige elektronische Surface-Laminar-CircuitryTM-Mehrschichtpackung integriert werden kann.
  • Die Surface-Laminar-CircuitryTM-Technologie besteht aus einer herkömmlichen Subkomposit-Leiterplatte vom FR4(Glasepoxid)-Typ. Das Subkomposit kann eine oder mehrere Schaltkreisebenen in Signal- oder Leistungskonfigurationen enthalten. Das Subkomposit kann außerdem plattierte Durchkontaktöffnungen enthalten, welche die verschiedenen Verdrahtungsschichten miteinander verbinden. Plattierte Durchkontaktöffnungen (PTHs) können als Teil des endgültigen Surface-Laminar-CircuitryTM-Aufbaus hinzugefügt werden.
  • Auf den externen Oberflächen des Subkomposits werden Schaltkreise definiert. Dann wird eine Schicht aus einem photographisch bildgebungsfähigen Dielektrikum über diesen Schaltkreisschichten platziert, und es werden Zwischenverbindungsdurchkontakte aus dem Dielektrikum belichtet und entwickelt. Als nächstes wird eine zusätzliche Schaltkreisschicht auf dem photographisch bildgebungsfähigen Dielektrikum entweder durch vollständige Kupferplattierung und Ätzen oder Strukturplattierung definiert, wodurch dieser zusätzliche Schaltkreis mit dem Schaltkreis darunter durch die plattierten Photodurchkontakte verbunden wird.
  • Die vorstehende Prozedur der Hinzufügung von dielektrischen und Schaltkreisschichten kann sequentiell wiederholt werden, bis der gewünschte Schaltkreis fertiggestellt ist.
  • Wenngleich Technologien für integrierte passive Komponenten hierin hinsichtlich photographisch bildgebungsfähigen dielektrischen Materialien beschrieben sind, sind die integrierten passiven Komponenten in gleicher Weise mit anderen Surface-Laminar-CircuitryTM-Technologien effektiv, wie durch Laser oder Plasma definierte Durchkontakte etc. Daher sind für die Zwecke einer bevorzugten Ausführungsform der vorliegenden Erfindung Ausdrücke wie "Photoabbildung" so gedacht, dass sie diese anderen Technologien ebenso einschließen.
  • Integrierte passive Komponenten werden in der folgenden Weise in die Schaltkreisstruktur eingebaut.
  • Entkopplungs- oder Bypass-Kondensatoren werden zum Zwecke der Reduzierung von Hochfrequenzrauschen, das während Leistungsumschaltung auftritt, in einen Schaltkreis eingebaut. Dieser Typ von Kondensator wird in eine Surface-Laminar-CircuitryTM-Struktur am besten unter Verwendung irgendeiner der verschiedenen, in der Industrie bekannten Techniken zum Einbau desselben in die Subkompositstruktur integriert. In diesem Fall beinhaltet das Subkomposit wenigstens ein Leistungs-Masseebenen-Sandwich, in dem sich die Leistungs- und Masseebenen in enger paralleler Nachbarschaft zueinander mit einem dünnen Dielektrikum dazwischen befinden. Das dielektrische Material kann entweder ein übliches dünnes FR4-Material oder ein modifiziertes Material sein, so dass eine höhere Dielektrizitätskonstante erzielt wird.
  • Der schaltkreisinterne Kondensator ist als Kondensator vom Parallelplattentyp mit einem Dielektrikum reduzierter Dicke definiert. Dieser Kondensator wird in der Surface-Laminar-CircuitryTM-Struktur wie folgt erzeugt:
    • a) Die Subkompositstruktur wird mit einer 1,5 Milliinch (38,1 μm) bis 2,5 Milliinch (63,5 μm) dicken Schicht aus einer Kupferfolie oder dergleichen definiert (die übliche Näherung für ein Milliinch in SI-Einheiten ist 0,0254 mm). Dann wird ein Photoresist an den äußeren Kupferoberflächen angebracht und in einer Struktur des unteren Kondensators belichtet, wobei das Resist nach Belichtung und Entwicklung von der gesamten Oberfläche mit Ausnahme der Elemente des Kondensators entfernt wird.
    • b) Dann wird das Subkomposit unter Verwendung einer Fluid-HeadTM- oder einer anderen gleichmäßigen Abätztechnik derart heruntergeätzt, dass der Kondensatorbereich ungeätzt und in seiner ursprünglichen Dicke verbleibt und das verbliebene Kupfer auf eine Dicke von zwischen etwa 0,5 Milliinch (12,7 μm) und etwa 1 Milliinch (25,4 μm) geätzt wird. Dann wird das Photoresistmaterial von dem Panel entfernt.
    • c) Es wird ein zweites Photoresist über der geätzten Kupferoberfläche angebracht und eine Schaltkreisstruktur durch Ätzen in das zuvor geätzte Kupfer definiert. Der Kondensator wird während dieses Ätzschrittes durch das Photoresist geschützt, und
    • d) es wird eine 2 Milliinch (50,8 μm) bis 3 Milliinch (76,2 μm) dicke Schicht aus einem photographisch bildgebungsfähigen dielektrischen Material über der Oberfläche des geätzten Subkomposits angebracht. In einem ersten Beispiel des schaltkreisinternen Kondensators wird die Subkompositstruktur mit photographisch bildgebungsfähigem Dielektrikum bei einer ausreichenden Temperatur und einem ausreichenden Druck gepresst, um das photographisch bildgebungsfähige Dielektrikum zu planarisieren, was zu einer Struktur mit einer gleichmäßigen Dicke des Dielektrikums von 1,5 Milliinch (38,1 μm) bis 2,5 Milliinch (63,5 μm) über den Schaltkreisen, jedoch einem 0,2 Milliinch (5,08 μm) bis 1 Milliinch (25,4 μm) dicken Dielektrikum über dem dickeren Kondensator führt. Dann werden Photodurchkontakte in dem dielektrischen Material durch Belichten und Entwickeln und anschließendes Aushärten des dielektrischen Materials definiert. Eine zweite Schaltkreisschicht aus Kupfer und ein oberer Kondensator werden dann über dem ausgehärteten, photographisch bildgebungsfähigen Dielektrikum unter Verwendung von üblichen Surface-Laminar-CircuitryTM-Prozessen definiert.
  • In einem zweiten Beispiel des schaltkreisinternen Kondensators wird das photographisch bildgebungsfähige Dielektrikum für einen Durchkontakt belichtet und entwickelt. Zusätzlich zur Bildgebung für einen Durchkontakt wird außerdem ein Fenster wegentwickelt, das den unteren Kondensator umgibt, wobei die untere Kondensatorelektrode freigelegt bleibt. In diesem Beispiel wird dann ein zweites dielektrisches Material direkt über der unteren Kondensatorelektrode unter Verwendung von Siebdrucken oder Schablonendrucken, Extrusionsinjektion oder andere geeignete Techniken angebracht. Dieses zweite dielektrische Material kann ein übliches, wärmeaushärtbares oder thermoplastisches Harz sein, wird jedoch vorzugsweise modifiziert, um zu einer erhöhten Dielektrizitätskonstante zu führen. Eine bevorzugte Modifikation besteht in der Zugabe eines Bariumtitanats oder eines ähnlichen korpuskularen Füllmittels zu dem Harz. Dieses zweite Dielektrikum wird dann nach Bedarf planarisiert, indem jegliche erhabene Flächen entweder vor oder nach dem Aushärten flachgedrückt oder weggeschliffen werden. Eine zweite Schaltkreisschicht aus Kupfer und ein oberer Kondensator werden dann über dem unteren Kondensator und den ausgehärteten dielektrischen Materialien unter Verwendung üblicher SLC-Prozesse definiert.
  • Ein Präzisionswiderstand von ungefähr einem Ohm bis 100 MOhm wird unter Verwendung der folgenden Verfahren in der Surface-Laminar-CircuitryTM-Struktur definiert:
    Eine Subkompositschicht aus Kupfer wird in einer vordefinierten Schaltkreisstruktur geätzt.
  • Ein photographisch bildgebungsfähiges Dielektrikum wird über der geätzten Struktur angebracht und sowohl mit einer Photodurchkontakt- als auch einer Widerstandsstruktur belichtet. Die Widerstandsstruktur kann eine einfache quadratische oder rechtwinklige Öffnung sein, oder sie kann eine komplexere serpentinenförmige Gestalt in dem Dielektrikum aufweisen. Diese Form ist abhängig von dem angestrebten Widerstandswert. Nach der Herstellung und Härtung des Dielektrikums liegt eine definierte Widerstandsöffnung vor, die präzise Abmessungen in Länge, Breite und Dicke aufweist.
  • Dann wird ein Widerstandsmaterial in der Widerstandsöffnung aufgebracht. Diese Anbringung erfolgt durch Siebdruck- oder Schablonendruck, Extrusionsinjektion oder andere geeignete Techniken. Das widerstandsmaterial ist eines von irgendwelchen Materialien, die von Anbietern wie I. E. Dupont, EMCA-Remex, W. R. Grace, Rohm und Haas und anderen kommerziell erhältlich sind und typischerweise als Polymer-Dickschicht-Widerstands(PTFR)-Materialien bezeichnet werden. Diese Materialien sind typischerweise wärmeaushärtbare Harze, die mit einem korpuskularen Kohlenstoffmaterial gefüllt sind. Die Menge, der Typ und die Form des Füllmittels bestimmen einen spezifischen Flächenwiderstand oder Widerstand pro Einheitslänge und -breite bei einer spezifizierten Dicke. Es werden unterschiedliche Widerstandsmaterialien in verschiedenen Öffnungen abgeschieden, um einen breiten Bereich von Widerstandswerten zu definieren. Die Verwendung verschiedener Materialien in Verbindung mit den unterschiedlichen Widerstandsformen ermöglicht, dass ein breiter Bereich von Widerstandswerten definiert wird. Die präzise gesteuerte Länge, Breite und Dicke der Öffnungen in dem photographisch bildgebungsfähigen Dielektrikum ermöglichen, dass Präzisionswiderstände erzeugt werden.
  • Nach dem Aushärten des Widerstandsmaterials wird jegliches überschüssige Widerstandsmaterial, das sich über dem photographisch bildgebungsfähigen, dielektrischen Material erstreckt, weggeschliffen, was die Widerstandsoberfläche fluchtend mit der Oberfläche des Dielektrikums zurücklässt.
  • Eine zweite Schaltkreisschicht aus Kupfer und die Widerstandsanschlüsse werden dann über den ausgehärteten, photographisch bildgebungsfähigen dielektrischen und Widerstandsmaterialien unter Verwendung von üblichen Surface-Laminar-CircuitryTM-Prozessen definiert. Die Widerstandsanschlüsse aus Kupfer werden derart definiert, dass das Kupfer zwei entgegengesetzte Enden des Widerstandsmaterials teilweise überlappt und kontaktiert, wobei das Kupfer über dem Volumen des Widerstandsmaterials getrennt ist. In alternativen Beispielen können die Widerstandsanschlüsse aus Kupfer in der unteren (Subkomposit-) Kupferschicht, Ni/Au-plattierten Anschlüssen in beiden Kupferschichten oder in alternativen Kupferschichten definiert sein.
  • In einem weiteren Beispiel, das spezifisch auf niederohmige Widerstände abzielt, ist der Widerstand vertikal orientiert, indem er einen ersten Anschluss auf dem Subkomposit-Schaltkreis und einen zweiten Anschluss auf der Surface-Laminar-CircuitryTM-Kupferschicht aufweist. Dieser Widerstand kann ebenfalls die Subkomposit-Kupferabätztechnik verwenden, um die Widerstandslänge präzise zu steuern.
  • Eine integrierte Induktivität wird durch die folgenden Verfahren hergestellt:
  • Eine Serie paralleler Leitungen wird in die Subkomposit-Kupferschicht geätzt, um eine Hälfte der Induktivitätswindung bereitzustellen. Das photographisch bildgebungsfähige Dielektrikum wird über der Kupferschicht angebracht und derart strukturiert, dass die Enden der parallelen Schaltkreisleitungen durch das Dielektrikum bedeckt sind. Außerdem wird nahe jedes Endes der Schaltkreisleitungen ein Photodurchkontakt erzeugt.
  • In einer ersten Ausführungsform für Induktivitäten mit niedrigem Induktionswert wird eine zweite Kupferschicht über dem ausgehärteten Dielektrikum angebracht, und ein zweiter Satz paralleler Leitungen wird in dieser Kupferschicht definiert. Dieser zweite Satz von Leitungen wird derart angeordnet, dass er durch die Photodurchkontakte hindurch eine Verbindung zu dem ersten Satz von Kupferleitungen herstellt, womit eine kontinuierliche Windung durch die Photodurchkontakte hindurch und um das photographisch bildgebungsfähige Dielektrikum herum erzeugt wird.
  • In einer zweiten Ausführungsform der Induktivität enthält das photographisch bildgebungsfähige Dielektrikum zusätzlich zu den Photodurchkontaktöffnungen der ersten Ausführungsform außerdem eine Öffnung über einem Mittenbereich der Kupferleitungen. Diese Öffnung wird dann mit einem Material hoher Permeabilität mittels Sieb- oder Schablonendruck, Extrusionsinjektion oder anderer geeigneter Techniken gefüllt. Das Material mit hoher Permeabilität ist vorzugsweise ein wärmeaushärtbares Harz, das stark mit pulverisierten Eisenpartikeln versetzt wurde. Zum Beispiel kann ein Epoxid verwendet werden, das mit zwischen 30% und 95%, vorzugsweise etwa 75% pulverisiertem Eisen versetzt wurde. Dann wird ein zweiter Satz paralleler Kupferleitungen über diesem Material hoher Permeabilität definiert, wie in der ersten Ausführungsform, der nunmehr jedoch eine kontinuierliche Windung um das Material hoher Permeabilität erzeugt. Die zweite Kupferschicht wird vorzugsweise durch Plattieren von Schaltkreisleitungen aus Kupfer unter Verwendung eines permanenten Photoresistmaterials definiert, um zwischen diesen Leitungen zu isolieren. Aufgrund des Kernmaterials hoher Permeabilität, das in dieser Ausführungsform verwendet wird, sind die erreichbaren Induktivitätswerte signifikant höher als jene der ersten Ausführungsform.
  • Für noch höhere Induktivitätswerte wird eine dritte Ausführungsform der Erfindung unter Verwendung eines Kerns mit Lücke hergestellt. Diese Ausführungsform ist der zweiten Ausführungsform sehr ähnlich, mit der Ausnahme, dass ein schmaler Streifen aus bildgebungsfähigem dielektrischem Material in der Öffnung für das Material hoher Permeabilität belassen wird, so dass in der Struktur eine durch das bildgebungsfähige Dielektrikum definierte, eingebaute Lücke erzeugt wird.
  • Die durch irgendeinen der zuvor erwähnten Prozesse aufgebaute Surface-Laminar-CircuitryTM-Packung enthält vorzugsweise ein oder mehrere integrierte Schaltkreisbauelemente, die auf ihren Außenflächen angebracht sind. Für ein Packen höchster Dichte werden die integrierten Schaltkreise (IC) vorzugsweise über Flip-Chip-C4-Bonden angebracht. Bei geringeren Packungsdichten sind auch rückseitengebondete, drahtgebondete oder mit Kunststoff gepackte ICs akzeptabel.
  • Die Eingänge/Ausgänge des IC sind mit anderen ICs und mit den passiven integrierten Bauelementen durch die Surface-Laminar-CircuitryTM-Schaltkreisdrähte auf einer oder mehreren Schichten und auf einer oder mehreren Oberflächen des Basis-Subkomposits verbunden. Jede beliebige Kombination passiver Komponenten kann in den Schaltkreis verdrahtet werden, einschließlich paralleler oder serieller Verbindungen gleichartiger passiver Bauelemente oder paralleler oder serieller Verbindungen verschiedener passiver Bauelemente.
  • Nunmehr bezugnehmend auf die Zeichnungen zeigt 1 die sequentiellen Schritte bei der Bildung eines schaltkreisinternen Kondensators. Der in 1(A) gezeigte erste Schritt beinhaltet die Bildung eines Subkomposit-Laminats 10 aus einer 1,5 Milliinch (38,1 μm) bis 2,5 Milliinch (63,5 μm) dicken Schicht 12 auf einer planaren Oberfläche eines Substrats 14. Ein erstes Photoresist 16 wird dann über der Kupferschicht angebracht [siehe 1(B)] und wird in eine Struktur eines ersten oder unteren Kondensators 18 belichtet. Das Photoresist wird dann von der Kupferoberfläche mit Ausnahme des Kondensators entfernt. Dem folgt ein Ätzvorgang unter Verwendung einer Fluid-HeadTM- oder einer anderen geeigneten Abätztechnik. Die Dicke des geätzten Kupfers beträgt vorzugsweise zwischen etwa 0,5 Milliinch (12,7 μm) und etwa 1,0 Milliinch (25,4 μm), während die Dicke der Kondensatorelektrode 18 bei etwa 1,5 Milliinch (38,1 μm) bis 2,5 Milliinch (63,5 μm) gleichbleibt [siehe 1(C)]. Dann wird ein zweites Photoresist 17 über der gesamten Kupferoberfläche angebracht, wie in 1(D) gezeigt, und eine Schaltkreisstruktur wird in die Oberfläche des Kupfers mit reduzierter Dicke geätzt, wobei die untere Kondensatorelektrode 18 während des Ätzvorgangs durch das Photoresist 17 geschützt ist. Ein photographisch bildgebungsfähiges Dielektrikum 20 wird dann über der geätzten Oberfläche des Subkomposits mit einer Dicke von etwa 2 Milliinch (50,8 μm) bis etwa 3 Milliinch (76,2 μm) angebracht.
  • In einem ersten Beispiel wird das Subkomposit gepresst, um das photographisch bildgebungsfähige Dielektrikum zu planarisieren, um ein Dielektrikum mit einer Dicke von 1,5 Milliinch (38,1 μm) bis 2,5 Milliinch (63,5 μm) über der Schaltkreisstruktur und ein Dielektrikum mit 0,2 Milliinch (5,08 μm) bis 1 Milliinch (25,4 μm) über der Kondensatorelektrode zu bilden. Dann werden durch Belichten und Entwickeln des Dielektrikums Photodurchkontakte in dem dielektrischen Material erzeugt. Eine zweite Schaltkreisschicht aus Kupfer und eine obere Kondensatorelektrode werden anschließend über dem ausgehärteten, photographisch bildgebungsfähigen Dielektrikum definiert.
  • In einem in 1(E) gezeigten, zweiten Beispiel wird ein Fenster 26 gebildet, das den unteren Kondensator 18 umgibt, wenn die Photodurchkontakte belichtet und entwickelt werden. Wie in 1(F) gezeigt, wird das Fenster 26 mit einem zweiten Dielektrikum 22 gefüllt, das durch herkömmliche Mittel über dem unteren Kondensator 18 angebracht wird. Das zweite Dielektrikum 22 wird modifiziert, damit es eine höhere Dielektrizitätskonstante als jene des ersten Dielektrikums aufweist, und wird durch Flachdrücken oder Schleifen vor oder nach dem Aushärten planarisiert. Eine zweite Schaltkreisschicht 24 aus Kupfer wird angebracht wie zuvor [siehe 1(G)].
  • Sich nunmehr 2 zuwendend sind drei verschiedene Beispiele für Anordnungen zum Verbinden eines integrierten Widerstands und der elektrischen Leiter gezeigt. In der ersten, in 2(A) gezeigten Anordnung beinhaltet ein Subkomposit-Laminat 60 einen ersten Kupferleiter 62 und einen zweiten Kupferleiter 74 auf einem Substrat 64. Das Kupfer ist in eine vordefinierte Schaltkreisstruktur geätzt. Eine Schicht aus einem photographisch bildgebungsfähigen Dielektrikum 70 ist über der geätzten Oberfläche angebracht und mit Photodurchkontakten und einer Widerstandsstruktur belichtet. Herstellen und Aushärten des Dielektrikums ergibt eine Widerstandsöffnung mit präzisen Abmessungen für den Widerstand. Die Breite der Öffnung in dem Dielektrikum ist größer als der Abstand zwischen den zwei Leitern 62 und 74 gezeigt, wodurch sich auf jeder Seite eine Stufe 78 bildet.
  • Ein Material 80 wie eine Nickel/Gold-Legierung kann plattiert oder auf andere Weise an der Stufe 78 angebracht sein, um eine Grenzflächenstabilität entlang der Enden des Widerstands 76 bereitzustellen, insbesondere wenn ein Dickschichtwiderstand aus Polymer (PTFR) verwendet wird. Dann wird ein Widerstandsmaterial, wie zuvor beschrieben, in die Widerstandsöffnung eingebracht und wird ausgehärtet, um den Widerstand 76 zu bilden. Jegliches überschüssige Widerstandsmaterial wird vor oder nach dem Aushärten entfernt. Die Nickel/Gold-Legierung liefert einen guten elektrischen Kontakt zwischen dem widerstand und den Leitern 62 und 74.
  • In 2(B) wird eine Schicht 70 aus einem photographisch bildgebungsfähigen Dielektrikum über dem Substrat 64 angebracht und photographisch belichtet, um eine definierte Öffnung für das Widerstandsmaterial zu bilden. Wie zuvor wird das Widerstandsmaterial in die Öffnung eingebracht und ausgehärtet, um den Widerstand 76 zu bilden. Elektrische Leiter 62 und 74 werden über die dielektrische Schicht 70 laminiert, teilweise über dem Widerstand 76 liegend und in elektrischem Kontakt mit diesem.
  • 2(C) zeigt noch eine weitere Anordnung, bei der ein erster Leiter 62 zwischen dem Substrat 64 und dem Widerstand 76 als Sandwich angeordnet ist, wobei ein Ende des Leiters in elektrischem Kontakt mit dem Widerstand ist. Der Widerstand wird gebildet, indem ein Resistormaterial in eine zuvor in dem photographisch bildgebungsfähigen Dielektrikum 70 photographisch definierte Öffnung eingebracht wird. Der zweite Leiter 74 wird auf die Oberseite des Widerstands 76 und des Dielektrikums 70 laminiert, wobei ein Ende in Kontakt mit dem Widerstand ist.
  • 3 ist eine Seitenansicht als Querschnitt durch 5, die eine in eine Schaltkreisstruktur hoher Dichte integrierte Induktivität zeigt. Die Schritte zur Erzeugung der Struktur sind sequentiell in den 4(A) bis 4(D) gezeigt.
  • 4(A) zeigt eine Struktur paralleler leitfähiger Drähte 110, die in die Oberfläche einer leitfähigen Kupferschicht 112 auf der Oberseite des Substrats geätzt sind, um einen unteren Schaltkreis zu bilden. 4B zeigt eine Schicht aus einem bildgebungsfähigen Dielektrikum 120, das geeignet belichtet wird, um eine Mehrzahl von Durchkontaktöffnungen 128 zu erzeugen, die mit den in 4A gezeigten Drähten 110 in Verbindung stehen. Eine Kernlücke 130 kann in dem Dielektrikum 120 ausgebildet sein, um die Induktivität des Bauelements zu erhöhen. Ein Kanal 132, der sich zu dem unteren Schaltkreis erstreckt, wird durch Belichten in dem Dielektrikum erzeugt. Der Kanal 132 wird dann mit einem geeigneten ferroelektrischen Material gefüllt, um einen ferroelektrischen Kern 134 zu bilden, der in 4C gezeigt ist. Eine verschaltete Kupferschicht 136 mit einer Mehrzahl paralleler leitfähiger Drähte 124, die darin geätzt sind, wird über das Dielektrikum gelegt, um den oberen Schaltkreis zu bilden. Die Enden der Drähte 124 liegen über den Photodurchkontakten (in den 4B und 5 als 128 gezeigt), um elektrische Verbindungen mit den unteren Drähten zu bilden.
  • Sich nunmehr 6 zuwendend, ist dort eine Konfiguration gezeigt, bei der das passive Bauelement einen Übertrager beinhaltet, der in die dielektrische Schicht integriert ist. Das Bauelement wird in einer weise ähnlich jener hergestellt, die zur Herstellung einer integrierten Induktivität verwendet wurde. Eine Struktur paralleler leitfähiger Drähte 160 wird in die Kupferoberfläche auf einem Substrat (nicht gezeigt) geätzt. Die geätzten Drähte auf der Kupferschicht bilden den unteren Schaltkreis des Bauelements. Eine dielektrische Schicht wird über dem unteren Schaltkreis aufgebracht und beinhaltet einen Kernkanal. In diesen Kernkanal wird ein Ferritkern 184 platziert. Der Übertrager beinhaltet einen ersten Satz von sekundären Windungen 164 und einen zweiten Satz von sekundären Windungen 174, die den Kern 184 umgeben. Anstelle einer Mischung aus einem pulverisierten Eisen und Epoxid besteht der Kern aus pulverisiertem Ferritmaterial in einem Epoxid oder einem anderen wärmeaushärtbaren Harzbindemittel. Eine verschaltete Kupferschicht mit parallelen leitfähigen Drähten 174, die darin geätzt sind, wird über das Dielektrikum und den Kern gelegt, wobei die Enden der Drähte über den Photodurchkontakten 178 liegen, um zwei Sätze von elektrischen Verbindungen mit den Windungen 164, 174 und den unteren Drähten 160 zu bilden.
  • Photographisch bildgebungsfähige dielektrische Materialien, die zur Verwendung in Verbindung mit den Lehren einer bevorzugten Ausführungsform der vorliegenden Erfindung geeignet sind, sind Advanced Solder Mask, erhältlich von IBM Corporation, außerdem kommerziell erhältlich als DynaVia 2000TM von Morton, ProbelecTM von Ciba Geigy Corporation und ViaLux 81TM und VacrelTM, beide erhältlich von E. I. DuPont de Nemours & Co. Das dielektrische Material wird durch einen geeigneten Prozess, wie Siebdrucken, Eintauchen, Streichen, Sprühanbringung oder Vakuum oder durch Heißwalzlaminierung eines trockenen Filmmaterials, gemäß herkömmlichen Techniken angebracht. Das photographisch bildgebungsfähige Dielektrikum wird mit einer geeigneten Strahlungsquelle, wie ultraviolettem Licht, durch eine vorgeformte Maske oder ein Gitter belichtet, um das Licht vor ausgewählten Bereichen der Beschichtung abzuschirmen, wodurch die definierte Struktur gebildet wird. Die Beschichtung wird dann mit einem Entwickler wie Butyrolaceton oder Propylencarbonat entwickelt, um das nicht belichtete Material von der Beschichtung zu entfernen, um die Hohlräume für die passiven Komponenten zu bilden.
  • Die Kupferfolienschicht wird dann über das Dielektrikum laminiert, das vorzugsweise durch Erwärmen auf 125°C während ungefähr 30 Minuten teilweise ausgehärtet wurde, um ein Fließen während der Laminierung zu verhindern. Die Laminierung wird durch Heißwalzen gefolgt von einem Härtungsbacken bei 185 °C bis 200°C während 2 Stunden oder durch Erwärmung derselben in einem Laminierungsprozess erreicht. Alternativ kann das Kupfer stromlos oder elektrisch auf die Oberfläche der vollständig ausgehärteten, bildgebungsfähigen dielektrischen Schicht plattiert werden. Die Kupferplattierung kann ganzflächig gefolgt von einer subtraktiven Schaltkreisbildung oder durch Strukturplattierung in der Form der oberen Schaltkreisschicht erfolgen.
  • Das elektrisch leitfähige Material wird unter Verwendung von herkömmlichen Photoresist- oder subtraktiven Ätzprozessen in Schaltkreise strukturiert, um definierte Schaltkreisstrukturen zu bilden.
  • Diese einzigartige Zwischenverbindungsfähigkeit einer bevorzugten Ausführungsform der vorliegenden Erfindung sorgt für ein präzises Maßschneidern von Signalen in den IC hinein und aus diesem heraus. Außerdem wird durch die Tatsache, dass alle passiven Komponenten nunmehr in enger Nachbarschaft zu den ICs liegen, die gesamte Leistungsfähigkeit des Schaltkreises beträchtlich gesteigert. weitere Vorteile beinhalten eine Reduktion der Anzahl von Lotverbindungen, gebohrten Löchern und Komponententeilen, zusammen mit den Gesamtkosten des Aufbaus.
  • Wenngleich die integrierten passiven Komponenten vorstehend als Teil der Surface-Laminar-CircuitryTM-Schichten beschrieben sind, können die gleichen Techniken für integrierte passive Komponenten oder andere Techniken für integrierte passive Komponenten auch auf Schichten der Subkompositstruktur angewendet werden, so dass die fertiggestellte Surface-Laminar-CircuitryTM-Struktur integrierte passive Komponenten als Teil des Subkomposit-Schaltungsaufbaus, als Teil der Surface-Laminar-CircuitryTM-Schichten oder von beiden aufweist.
  • Außerdem kann die Surface-Laminar-CircuitryTM-Packung nur eine integrierte passive Komponente oder nur einen Typ einer integrierten passiven Komponente entweder als Teil des Subkomposits oder der Surface-Laminar-CircuitryTM-Schichten enthalten, um in dem Umfang einer bevorzugten Ausführungsform der vorliegenden Erfindung zu liegen. Die vorstehend beschriebene Surface-Laminar-CircuitryTM-Packung, die wenigstens eine integrierte passive Komponente enthält, kann außerdem wenigstens eine diskrete passive Komponente beinhalten, die an ihre Oberfläche oder in eine plattierte Durchkontaktöffnung gelötet ist. Die Packung kann passive Komponenten enthalten, die so angeordnet sind, dass sie als Resonator oder Filter für den integrierten Schaltungsaufbau fungieren.
  • Anstelle von Dielektrika, die durch Photobelichtung bildgebend bearbeitet werden, können weitere geeignete Dielektrika verwendet werden, die in der Lage sind, von Laserstrahl- oder Plasma-Technologien belichtet zu werden. Jegliches Dielektrikum mit den erforderlichen elektrischen Werten, das mit einem hohen Präzisionsgrad belichtet werden kann, kann in den Lehren einer bevorzugten Ausführungsform der vorliegenden Erfindung verwendet werden.

Claims (4)

  1. Verfahren zur Herstellung einer elektronischen Packung hoher Dichte, die aus einem bildgebungsfähigen dielektrischen Material mit wenigstens einer planaren Oberfläche, wenigstens einem aktiven Bauelement, das auf der planaren Oberfläche angebracht ist, und wenigstens einem passiven Bauelement besteht, das in das dielektrische Material integriert ist und mit dem wenigstens einen aktiven Bauelement elektrisch verbunden ist, wobei das Verfahren die Schritte umfasst: Ätzen eines ersten Satzes paralleler Leitungen (110) in die Oberfläche einer ersten Kupferschicht (112), um eine Hälfte der Windungen eines Induktors zu bilden; Anbringen des bildgebungsfähigen dielektrischen Materials (120) über dem ersten Satz paralleler Leitungen; Entwickeln einer Struktur in dem dielektrischen Material (120), um Photodurchkontakte (128) nahe eines jeden Endes der parallelen Leitungen zu bilden; Ätzen eines zweiten Satzes paralleler Leitungen (124) in die Oberfläche einer zweiten Kupferschicht (136); und Verbinden des zweiten Satzes paralleler Leitungen (110) durch die Photodurchkontakte (128) mit dem ersten Satz paralleler Leitungen; dadurch gekennzeichnet, dass das bildgebungsfähige dielektrische Material (120) strukturiert wird, um eine Öffnung über einem Teil der Kupferleitungen zwischen den zwei Enden des ersten Satzes paralleler Leitungen (110) zu erzeugen, und die Öffnung mit einem Material hoher magnetischer Permeabilität gefüllt wird.
  2. Verfahren nach Anspruch 1, wobei ein Spalt in dem Material hoher Permeabilität gebildet wird, indem ein kleiner Streifen des bildgebungsfähigen Dielektrikums (120) darin belassen wird.
  3. Elektronische Packung hoher Dichte, die aus einem bildgebungsfähigen dielektrischen Material mit wenigstens einer planaren Oberfläche, wenigstens einem aktiven Bauelement, das auf der planaren Oberfläche angebracht ist, und wenigstens einem passiven Bauelement besteht, das in das dielektrische Material integriert ist und mit dem wenigstens einen aktiven Bauelement elektrisch verbunden ist, wobei die elektronische Packung hoher Dichte beinhaltet: einen ersten Satz paralleler Leitungen (110), die in die Oberfläche einer ersten Kupferschicht (112) geätzt sind, um eine Hälfte der Windungen eines Induktors zu bilden; ein bildgebungsfähiges dielektrisches Material (120), das über dem ersten Satz paralleler Leitungen angebracht ist; eine Struktur, die in dem dielektrischen Material entwickelt ist, um Photodurchkontakte (128) nahe eines jeden Endes der parallelen Leitungen (110) zu bilden; einen zweiten Satz paralleler Leitungen (124), die in die Oberfläche einer zweiten Kupferschicht (136) geätzt und durch die Photodurchkontakte (128) mit dem ersten Satz paralleler Leitungen verbunden sind, dadurch gekennzeichnet, dass das bildgebungsfähige dielektrische Material (120) strukturiert ist, um eine Öffnung (132) über einem Teil der Kupferleitungen zwischen den zwei Enden des ersten Satzes paralleler Leitungen zu erzeugen, und die Öffnung mit einem Material hoher magnetischer Permeabilität gefüllt ist.
  4. Elektronische Packung hoher Dichte nach Anspruch 3, wobei ein Spalt (130) in dem Material hoher Permeabilität ausgebildet ist, indem ein kleiner Streifen des bildgebungsfähigen Dielektrikums darin belassen wird.
DE60002879T 1999-07-15 2000-07-13 Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung Expired - Lifetime DE60002879T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US353992 1999-07-15
US09/353,992 US6542379B1 (en) 1999-07-15 1999-07-15 Circuitry with integrated passive components and method for producing
PCT/GB2000/002679 WO2001006818A1 (en) 1999-07-15 2000-07-13 Circuitry with integrated passive components and method for producing same

Publications (2)

Publication Number Publication Date
DE60002879D1 DE60002879D1 (de) 2003-06-26
DE60002879T2 true DE60002879T2 (de) 2004-03-11

Family

ID=23391460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60002879T Expired - Lifetime DE60002879T2 (de) 1999-07-15 2000-07-13 Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung

Country Status (12)

Country Link
US (1) US6542379B1 (de)
EP (1) EP1197130B1 (de)
JP (1) JP3610339B2 (de)
AT (1) ATE241257T1 (de)
AU (1) AU6167600A (de)
CZ (1) CZ2002148A3 (de)
DE (1) DE60002879T2 (de)
HU (1) HUP0202178A2 (de)
IL (2) IL147419A0 (de)
PL (1) PL352325A1 (de)
TW (1) TW507350B (de)
WO (1) WO2001006818A1 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
US6850144B1 (en) 2001-03-30 2005-02-01 Intel Corporation Coil for use on a substrate
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
FR2856552B1 (fr) * 2003-06-23 2005-10-21 Imphy Ugine Precision Procede de fabrication de pieces pour composants electroniques passifs et pieces obtenues
JP4606329B2 (ja) * 2003-06-30 2011-01-05 イビデン株式会社 プリント配線板
US20050062587A1 (en) * 2003-09-24 2005-03-24 Wei-Chun Yang Method and structure of a substrate with built-in via hole resistors
DE102004017840A1 (de) * 2004-04-13 2005-11-03 Deutsche Telekom Ag Anordnung zum Schutz von Daten
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US8607445B1 (en) 2005-01-10 2013-12-17 Endicott Interconnect Technologies, Inc. Substrate having internal capacitor and method of making same
US7088215B1 (en) 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor
JP4844045B2 (ja) * 2005-08-18 2011-12-21 Tdk株式会社 電子部品及びその製造方法
US7279426B2 (en) * 2005-09-22 2007-10-09 International Business Machines Corporation Like integrated circuit devices with different depth
US7670919B2 (en) 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
US7518480B1 (en) * 2006-08-03 2009-04-14 Rf Micro Devices, Inc. Printed circuit board inductor
US7763442B2 (en) 2006-08-31 2010-07-27 Kimberly-Clark Worldwide, Inc. Method for detecting candida on skin
US7531319B2 (en) * 2006-08-31 2009-05-12 Kimberly-Clark Worldwide, Inc. Array for rapid detection of a microorganism
DE102006058068B4 (de) 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
US20080147028A1 (en) * 2006-12-15 2008-06-19 Marie Luna Deodorizing release liner for absorbent articles
US20080145269A1 (en) * 2006-12-15 2008-06-19 Martin Stephanie M Deodorizing container that includes a modified nanoparticle ink
US20080145268A1 (en) * 2006-12-15 2008-06-19 Martin Stephanie M Deodorizing container that includes an anthraquinone ink
US7879744B2 (en) 2007-08-30 2011-02-01 Kimberly-Clark Worldwide, Inc. Stabilized decolorizing composition
US20090151849A1 (en) * 2007-12-13 2009-06-18 Kimberly-Clark Worldwide, Inc. Cosmetic Wipe that Provides a Visual Indication of its Effectiveness
US8287677B2 (en) 2008-01-31 2012-10-16 Kimberly-Clark Worldwide, Inc. Printable elastic composite
US8836454B2 (en) * 2009-08-11 2014-09-16 Telepath Networks, Inc. Miniature magnetic switch structures
US8432240B2 (en) * 2010-07-16 2013-04-30 Telepath Networks, Inc. Miniature magnetic switch structures
US8957747B2 (en) 2010-10-27 2015-02-17 Telepath Networks, Inc. Multi integrated switching device structures
US9084838B2 (en) 2011-02-04 2015-07-21 Kimberly-Clark Worldwide, Inc. Feminine care absorbent article for use in warm climates
KR101193173B1 (ko) * 2011-04-14 2012-10-19 삼성에스디아이 주식회사 회로모듈 및 이를 구비한 전지 팩
US8911681B2 (en) 2011-09-12 2014-12-16 Kimberly-Clark Worldwide, Inc. Wetness indicator having varied hues
WO2013049196A2 (en) 2011-09-30 2013-04-04 Telepath Networks, Inc. Multi integrated switching device structures
US20140000099A1 (en) * 2012-06-29 2014-01-02 Noah Austin Spivak Methods for building resistive elements into printed circuit boards
US9844141B2 (en) 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US9337251B2 (en) 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
TWI656815B (zh) * 2016-06-21 2019-04-11 中華精測科技股份有限公司 具有過孔電容結構的電路板及其製造方法
US11172580B2 (en) * 2017-07-24 2021-11-09 Rosemount Aerospace Inc. BGA component masking dam and a method of manufacturing with the BGA component masking dam
DE102017213080A1 (de) * 2017-07-28 2019-01-31 Robert Bosch Gmbh Verfahren zum Integrieren einer elektrischen Schaltung in eine Vorrichtung und Vorrichtung
US11527489B2 (en) * 2018-06-29 2022-12-13 Intel Corporation Apparatus and system with package stiffening magnetic inductor core and methods of making the same
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB206006A (en) 1922-10-25 1923-11-01 Walter James Hill Improvements in or relating to fastening and lock devices for trunks, cases, boxes, and the like
GB218816A (en) 1923-06-14 1924-07-17 Margaret Emily Rhoda Douglas Improvements in and relating to bedsteads
DE2231614C3 (de) 1972-06-28 1981-02-12 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf Verfahren zur Herstellung gedruckter Schaltungen unter Verwendung eines Photopolymers als Maske sowie einer leitfähigen Paste als Stromleiter und Vorrichtungen zur Durchführung des Verfahrens
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
US4566186A (en) 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4889790A (en) 1988-02-26 1989-12-26 Morton Thiokol, Inc. Method of forming a conformable mask on a printed circuit board
US4992354A (en) 1988-02-26 1991-02-12 Morton International, Inc. Dry film photoresist for forming a conformable mask and method of application to a printed circuit board or the like
JPH02154496A (ja) 1988-12-06 1990-06-13 Hitachi Chem Co Ltd 配線板の製造法
US4999740A (en) 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
CA2040994A1 (en) 1990-05-08 1991-11-09 David D. Ngo Photoimageable polyimide coating
EP0496491A1 (de) 1991-01-22 1992-07-29 National Semiconductor Corporation Kontaktstiftloser Chip-Widerstand-Kondensator-Träger und Herstellungsverfahren
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5262280A (en) 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
JPH05283866A (ja) 1992-04-03 1993-10-29 Hitachi Ltd ポリマ−印刷抵抗内蔵多層配線板
US5928839A (en) 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JPH05343855A (ja) 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
US5334487A (en) 1992-07-23 1994-08-02 International Business Machines Corporation Method for forming a patterned layer on a substrate
US5485038A (en) 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
JPH0845738A (ja) 1994-07-27 1996-02-16 Canon Inc インダクタンス素子
US5709979A (en) 1994-10-21 1998-01-20 Sheldahl, Inc. Printed wiring board with photoimageable dielectric base substrate and method of manufacture therefor
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
US5798909A (en) 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5648200A (en) 1995-03-22 1997-07-15 Macdermid, Incorporated Process for creating circuitry on the surface of a photoimageable dielectric
US5643657A (en) 1995-04-28 1997-07-01 E. I. Du Pont De Nemours And Company Aqueous processable, multilayer, photoimageable permanent coatings for printed circuits
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5721088A (en) 1995-12-20 1998-02-24 Ppg Industries, Inc. Electrodepositable photoimageable compositions with improved edge coverage
US5707782A (en) 1996-03-01 1998-01-13 The Board Of Trustees Of The University Of Illinois Photoimageable, dielectric, crosslinkable copolyesters
US5665650A (en) 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
CA2246405A1 (en) 1996-12-17 1998-06-25 Yozo Ohara Circuit board having electric component and its manufacturing method
US6169320B1 (en) * 1998-01-22 2001-01-02 Raytheon Company Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal
US6068782A (en) 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6171921B1 (en) * 1998-06-05 2001-01-09 Motorola, Inc. Method for forming a thick-film resistor and thick-film resistor formed thereby
US6194990B1 (en) * 1999-03-16 2001-02-27 Motorola, Inc. Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing

Also Published As

Publication number Publication date
CZ2002148A3 (cs) 2002-05-15
US6542379B1 (en) 2003-04-01
PL352325A1 (en) 2003-08-11
DE60002879D1 (de) 2003-06-26
HUP0202178A2 (en) 2002-10-28
IL147419A (en) 2006-04-10
IL147419A0 (en) 2002-08-14
JP3610339B2 (ja) 2005-01-12
ATE241257T1 (de) 2003-06-15
EP1197130A1 (de) 2002-04-17
TW507350B (en) 2002-10-21
JP2003504895A (ja) 2003-02-04
WO2001006818A1 (en) 2001-01-25
EP1197130B1 (de) 2003-05-21
AU6167600A (en) 2001-02-05

Similar Documents

Publication Publication Date Title
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE10361087B4 (de) Gedruckte Schaltplatte mit eingebetteten Kondensatoren und Verfahren zur Herstellung derselben
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE10323903B4 (de) Verfahren zur Herstellung einer Mehrschicht-Schaltkreiskarte
DE69727373T2 (de) Halbleitervorrichtung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE10320646A1 (de) Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE102004002176A1 (de) Mikrominiatur-Stromrichter
DE102006047992A1 (de) Kernloses Substrat und dessen Herstellverfahren
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE10220982B4 (de) Sensor für schwach magnetische Felder unter Verwendung der Herstellungstechnik für gedruckte Leiterplatten und Verfahren zum Herstellen eines solchen Sensors
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102007059128A1 (de) Mikrominiatur-Leistungswandler
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE10318297A1 (de) Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung
DE3939647A1 (de) Traegersubstrat und verfahren zur herstellung des traegersubstrates

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: DUSCHER, R., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 7