DE3939647A1 - Traegersubstrat und verfahren zur herstellung des traegersubstrates - Google Patents
Traegersubstrat und verfahren zur herstellung des traegersubstratesInfo
- Publication number
- DE3939647A1 DE3939647A1 DE3939647A DE3939647A DE3939647A1 DE 3939647 A1 DE3939647 A1 DE 3939647A1 DE 3939647 A DE3939647 A DE 3939647A DE 3939647 A DE3939647 A DE 3939647A DE 3939647 A1 DE3939647 A1 DE 3939647A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- carrier substrate
- circuit elements
- connection
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft im allgemeinen ein Gehäuse für ein Schaltungselement
und betrifft insbesondere ein Trägersubstrat für das Gehäuse für das Schal
tungselement und ein Verfahren zur Herstellung des Gehäuses, das geeignet
ist zum Aufnehmen einer integrierten Schaltung von großem Integrationsgrad
(LSI-Schaltung), wie z.B. eine integrierte Schaltung auf Halbleiterbasis.
Kürzlich sind Schaltungen, insbesondere Halbleiterschaltungen, in einem
Gehäuse mit immer größer werdender Dichte und größerem Integrationsgrad
untergebracht worden, was eine erhöhte Anzahl von Anschlußstiften, die von
außen zugänglich sind, erfordert. Um diese Anforderungen bzw. Erfordernisse
zu erfüllen, wurde ein Flip-Chip-Bondierverfahren für die integrierten
Halbleiterschaltungen vorgeschlagen, bei dem Anschlüsse auf jeder Fläche
eines Chips vorgesehen sind, anstatt Anschlüsse nur an den peripheren bzw.
außenliegenden Flächen des Chips vorzusehen, wie es vorher der Fall war.
Um diese Technik ausführen zu können, sind Anschlüsse des Halbleiterge
häuses, das solche integrierten Halbleiterschaltungen enthält, entsprechend
gitterförmig bzw. netzförmig herausgeführt.
Das Halbleitergehäuse vom Typ wie oben angeführt, weist im allgemeinen
Schaltungselemente bzw. Bauelemente wie z.B. Halbleiterchips und ein Träger
substrat auf, auf dem die Halbleiterchips untergebracht bzw. befestigt sind.
Das Trägersubstrat, das in dem Halbleitergehäuse eingesetzt wird, ist im
allgemeinen ein Keramiksubstrat, das aus Metallen mit hohem Schmelzpunkt
hergestellt ist, die simultan zusammengebacken bzw. gebacken bzw. gebrannt
werden.
Außerdem wird ein angepaßtes Abschlußsystem bzw. Anschlußsystem für
Schaltungen eingesetzt, die mit einem Computersystem verbunden sind. Im
angepaßten Abschlußsystem wird eine Übertragungsleitung mit einem Wider
stand abgeschlossen, der gleich der Impedanzcharakteristik bzw. der Lei
tungsimpedanz ist, so daß keine Reflexionen und keine stehenden Wellen
auftreten.
Aus diesem Grund werden Abschlußwiderstände um das Gehäuse der integrier
ten Halbleiterschaltung oder des Chips herum angeordnet, um ein Abschließen
bzw. einen Abschluß der Übertragungsleitungen zu bewirken, wenn die
integrierte Halbleiterschaltung auf dem Substrat befestigt wird.
Die Abschlußwiderstände, die bis jetzt eingesetzt wurden, sind diskrete
Widerstandschips bzw. Bauelemente. Dies bringt gewichtige Begrenzungen
bezüglich der Aufgabe, die Größe des Gehäuses für die integrierte Halbleiter
schaltung zu reduzieren, mit sich, da diese diskreten Widerstandschips selbst
eine Begrenzung bzw. eine Beschränkung bezüglich einer geringen Größe
haben und wesentliche Flächen oder Räume zum Befestigen bzw. Unterbringen
erfordern. Somit sind die diskreten Widerstandschips kaum geeignet, um eine
erhöhte Unterbringungsdichte zu erreichen. Anders ausgedrückt, können nur
eine begrenzte Anzahl von Gehäusen für integrierte Halbleiterschaltungen
oder Chips auf einer Leiterplatte zusammen angeordnet werden, sobald die
diskreten Widerstandschips eingesetzt werden.
Um dieses Problem zu lösen wird in der japanischen, ungeprüften Patentver
öffentlichung (Kokai) Nr. 58-1 99 552 eine Technik beschrieben, die sich auf
Abschlußwiderstandschips bezieht, aber fähig dazu ist, eine erhöhte Anzahl
von LSI-Einheiten zusammen anzuordnen.
Die Veröffentlichung beschreibt insbesondere einen Widerstandschip, der eine
Isolatorbasis bzw. Grundfläche und eine Vielzahl von Widerstandselementen
aufweist, die auf der Basis ausgebildet sind, die, und zwar an einem Ende
des jeweiligen Widerstandselements, mit einem Durchgangsloch bzw. einer
Durchgangsbohrung, die ein Halbleiterchip und eine Leiterplatte verbindet,
und mit einer Elektrodenschicht bzw. Anschlußschicht, die auf der Leiterplat
te vorgesehen ist, verbunden ist, und zwar am anderen Ende des jeweiligen
Widerstandselementes. Die Widerstandselemente bzw. Bauelemente sind auf der
Isolatorbasis, die z.B. eine keramische Basis sein kann, durch eine Dünnfilm
technik oder eine Dickfilmtechnik hergestellt und mit den Durchgangslöchern
durch Verdrahtung jeweils verbunden. Die Widerstandswerte der Widerstands
elemente werden durch Lasertrimmen bzw. Abstimmung eingestellt, nachdem
die Widerstandselemente hergestellt worden sind.
Entsprechend der in der Veröffentlichung beschriebenen Technik werden die
Widerstandselemente vorläufig, wie oben beschrieben, hergestellt und nur die
Widerstandselemente, die für Halbleiterchips und/oder logische Verdrahtungen,
die auf der Leiterplatte vorgesehen sind, gebraucht werden, bleiben zurück,
wohingegen die übrigen Widerstandschips durch Durchschneiden der Verdrah
tung mit einem Laserstrahl abgeschnitten werden. Diese Widerstandschips
werden durch Löten mit den Halbleiterchips verbunden und die so ausgebilde
ten Anordnungen werden des weiteren mit der Leiterplatte durch Löten
verbunden, um einsetzbar sein zu können.
Diese bekannte Technik verschweigt jedoch, wie eine Anzahl von Wider
standselementen auf der Leiterplatte vorzusehen sind. Wie oben beschrieben,
muß der Widerstandswert des Widerstandselements wie z.B. einem Wider
standsmodul durch Trimmen während der Herstellung eingestellt werden. Im
Detail, und zwar in dem Fall, wo die Widerstandselemente als Dünnfilm, der
auf der keramischen Basis ausgebildet ist, vorliegen, variiert der Wider
standswert des Filmes stark ortsabhängig, und zwar wegen der Rauhigkeit
oder der Unregelmäßigkeit der Oberfläche der keramischen Basis, wodurch
ein Einstellen des Widerstandswertes erforderlich wird. Im Falle, wo die
Widerstandselemente in Dickfilmtechnik ausgeführt sind, kann dagegen die
Genauigkeit des Widerstandswertes nicht garantiert werden, wodurch ebenfalls
eine Einstellung des Widerstandswertes erforderlich wird.
In diesem Zusammenhang sollte angemerkt werden, daß kürzlich vorgestellte,
hochintegrierte Halbleiterschaltungen mehrere hundert oder sogar noch mehr
Widerstände benötigen und es ist ziemlich schwierig, für jeden der Wider
stände eine Einstellung durch Messen des jeweiligen Widerstands bzw.
Widerstandswertes und Trimmen desselben durchzuführen.
Somit ist die bekannte Technik, wie sie in der Veröffentlichung beschrieben
ist, nicht praktisch anwendbar oder doch zumindest für wirkliche Verhältnis
se unpraktikabel.
Die bekannte Technik gibt des weiteren nicht die vorgesehene Anordnung der
Widerstände an. Die Widerstände werden genauer gesehen benachbart zu den
Durchgangslöchern angeordnet, die die Leiterplatte mit den Halbleiterchips,
die auf ihr befestigt sind, verbinden. Deshalb, wenn die Integration weiterhin
ansteigt und Kontaktflecken (bumps) näher aneinander angeordnet werden,
werden die Flächen bzw. Bereiche zum Befestigen der Widerstände abnehmen
bzw. kleiner werden. Dies bringt eine Einschränkung für die Größe und die
Anordnung der Widerstände mit sich.
Wie aus dem Vorhergehenden entnommen werden kann, bestehen tatsächlich
einige Schwierigkeiten, die vorherbeschriebene Technik bei einem Trägersub
strat einzusetzen. Deshalb ist eine Aufgabe, die Schwierigkeiten zu lösen, um
ein Schaltungsgehäuse zu realisieren, das das Trägersubstrat verwendet.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Trägersubstrat
zu schaffen, das fähig dazu ist, Dünnfilmschaltungselemente z.B. Widerstands
elemente mit der erforderlichen Genauigkeit zu erzeugen und ein Verfahren
zur Herstellung des Trägersubstrats anzugeben.
Es ist eine andere Aufgabe der vorliegenden Erfindung, ein Trägersubstrat
und ein Verfahren zur Herstellung des Trägersubstrats zu schaffen, wobei das
Trägersubstrat dazu fähig ist, Schaltungselemente wie z.B. Widerstandsele
mente ohne wesentliche Einschränkungen bzw. Begrenzungen der Größe und
des Layouts zu schaffen, sogar wenn es erforderlich ist, hochintegrierte
Schaltungselemente zu befestigen bzw. unterzubringen, in denen Kontakt
flecken zur Verbindung nahe aneinander vorgesehen sind.
Es ist eine weitere Aufgabe der vorliegenden Erflndung, ein Gehäuse für ein
Schaltungselement zu schaffen, das das oben spezifizierte Trägersubstrat
einsetzt.
Um die oben beschriebenen Aufgaben zu lösen, werden drei erfindungsgemäße
Trägersubstrate angegeben.
Ein erstes erfindungsgemäßes umfaßt ein Trägersubstrat umfaßt eine Isola
torbasis mit Anschlüssen bzw. Anschlußstiften zur Außenverbindung und einen
Verdrahtungsabschnitt, der auf der Isolatorbasis zum Verbinden von Schal
tungselementen, die auf dem Trägersubstrat befestigt werden sollen, mit
diesen Anschlüssen zur Außenverbindung vorgesehen ist. Der Verdrahtungsab
schnitt umfaßt eine Vielzahl von isolierenden Filmen bzw. Schichten, eine
Elektrodenschicht, die auf der obersten Isolatorschicht zum Verbinden mit
den Schaltungselementen vorgesehen ist, eine Schicht oder Schichten mit
Schaltungselementen, die auf der Isolationsschicht oder den isolierenden
Schichten vorgesehen sind, die nicht der obersten Isolationsschicht ent
sprechen und Schaltungselemente haben, die in der Form eines Dünnfilms
ausgebildet sind, und Leiter bzw. Leiterbahnen auf den isolierenden Filmen
zum Verbinden der Elektrodenschicht mit dem Anschluß zur Außenverbindung
durch bzw. über die Schicht oder Schichten mit Schaltungselementen.
Ein zweites erfindungsgemäßes Trägersubstrat weist eine Isolationsbasis mit
Anschlüssen für eine Außenverbindung und einen Verdrahtungsabschnitt auf,
der auf der Isolationsbasis zum Verbinden von Schaltungselementen, die auf
dem Trägersubstrat befestigt werden sollen, mit dem Anschluß für die
Außenverbindung ausgebildet ist. Der Verdrahtungsabschnitt umfaßt eine
Vielzahl von Isolationsfilmen, eine Elektrodenschicht, die auf dem obersten
Isolationsfilm vorgesehen ist und die Elektroden zur Verbindung mit den
Schaltungselementen aufweist, eine Verdrahtungsschicht, die auf irgendeiner
anderen Isolationsschicht vorgesehen ist, die nicht der obersten Isolations
schicht entspricht, und zwar zum Verbinden bzw. Koordinieren der Anordnung
der Elektroden auf der Elektrodenschicht mit den Anschlüssen für die
Außenverbindung, um die Elektroden mit den Anschlüssen zu verbinden, und
Leiter, die auf den Isolationsschichten zum Verbinden der Elektrodenschicht
mit den Anschlüssen für die Außenverbindung durch bzw. über die Verdrah
tungsschicht vorgesehen sind.
Ein drittes erfindungsgemäßes Trägersubstrat weist eine Isolationsbasis mit
Anschlüssen für eine Außenverbindung und einen Verdrahtungsabschnitt auf,
der auf der Isolationsbasis zum Verbinden von Schaltungselementen, die auf
dem Trägersubstrat zu befestigen sind, mit den Anschlüssen für die Außen
verbindung vorgesehen ist, wobei der Verdrahtungsabschnitt eine Vielzahl von
Isolationsfilmen, eine Elektrodenschicht, die auf der obersten Isolations
schicht zum Verbinden mit den Schaltungselementen vorgesehen ist, eine
Schicht mit Schaltungselementen, die auf einer Isolationsschicht vorgesehen
ist, die nicht der obersten Isolationsschicht entspricht und die Schaltungs
elemente aufweist, die in Dünnfilmtechnik ausgebildet sind, eine Verdrah
tungsschicht, die zwischen der Schicht mit Schaltungselementen und der
Elektrodenschicht vorgesehen ist, zum Verbinden bzw. Koordinieren der
Anordnung der Elektroden auf der Elektrodenschicht mit den Anschlüssen für
eine Außenverbindung, um die Elektroden mit den Anschlüssen zu verbinden,
und Leiter aufweist, die auf den Isolationsschichten zum Verbinden der
Elektrodenschicht mit den Anschlüssen für die Außenverbindung durch die
Verdrahtungsschicht vorgesehen sind.
Weiterhin wird ein Gehäuse für Schaltungselemente vorgestellt, in dem die
Schaltungselemente auf dem Trägersubstrat, wie oben spezifiziert wurde, zur
Verbindung mit einer Elektrodenschicht des Trägersubstrats untergebracht
bzw. befestigt sind.
Des weiteren wird ein Verfahren zur Herstellung eines Trägersubstrats
angegeben, das eine Isolatorbasis mit Anschlüssen für eine Außenverbindung
und einen Verdrahtungsabschnitt aufweist, der auf der Isolatorbasis zum
Verbinden von Schaltungselementen, die auf dem Trägersubstrat befestigt
werden sollen, mit den Anschlüssen der Isolatorbasis für eine Außenverbin
dung vorgesehen ist, wobei das Herstellungsverfahren die folgenden Schritte
aufweist:
Erzeugen der Verdrahtungsabschnitte durch Ausbilden eines Isolationsfilmes
auf der Isolatorbasis; Ausbilden von Schaltungselementen in einem Film auf
dem Isolationsfilm; Ausbilden eines anderen Isolationsfilms auf dem Film der
Schaltungselemente; Ausbilden einer Verdrahtungsschicht auf dem anderen
Isolationsfilm zum Verbinden bzw. Koordinieren der Schaltungselemente, die
auf dem Trägersubstrat untergebracht werden sollen, mit den Anschlüssen für
die externe Verbindung der Isolatorbasis, um eine Verbindung zwischen
diesen zu erhalten; Ausbilden eines weiteren Isolationsfilmes auf der Ver
drahtungsschicht; Ausbilden einer Elektrodenschicht auf dem weiteren Isola
tionsfilm zum Verbinden mit den Schaltungselementen; und Erzeugen von
Durchgangslöchern und Verdrahtungsleitern in Verbindung bzw. Zuordnung
mit bzw. zu den jeweiligen Isolationsfilmen.
Bei dem Trägersubstrat gemäß der vorliegenden Erfindung, wird bevorzugter
weise als Isolatorbasis eine keramische Basis eingesetzt. Die Isolatorbasis
wird mit Durchgangslöchern bzw. Bohrungen versehen, die mit der oberen
bzw. obenliegenden und der unteren bzw. untenliegenden Fläche bzw. Ober
fläche der Basis kommunizieren bzw. zwischen diesen verlaufen.
Das Dünnfilmschaltungselement kann z.B. ein Dünnfilmwiderstandselement
sein, das als Abschlußwiderstand eingesetzt werden kann. Das Dünnfilmwider
standselement kann z.B. durch eine Vakuumabscheidung mit Cr Cermet
(Metallkeramik) hergestellt werden.
Die Isolationsfilme werden bevorzugterweise aus organischen Materialien wie
z.B. Polyimiden erzeugt.
Das Gehäuse bzw. die Verpackung des Schaltungselements gemäß der vor
liegenden Erfindung wird bevorzugt durch Unterbringen bzw. Befestigen der
Schaltungselemente auf dem Trägersubstrat hergestellt, das die Dünnfilm
widerstandselemente aufweist. In diesem Fall können die Dünnfilmwider
standselemente als Abschlußwiderstände dienen bzw. eingesetzt werden.
Die Schaltungselemente, die zusammen in dem Gehäuse für Schaltungselemen
te untergebracht bzw. eingebaut werden sollen, gemäß der vorliegenden
Erflndung, können integrierte Schaltungen sein. Und zwar kann insbesondere
eine integrierte Schaltung großer Integrationsdichte, wie z.B. ein LSI-Halb
leiter, wobei Elemente mit hoher Dichte angeordnet werden, geeignet mit
dem Trägersubstrat, das eine Verdrahtungsschicht aufweist, kombiniert
werden.
Gemäß der vorliegenden Erfindung wird der Isolationsfilm auf der Isolator
basis ausgebildet, um Dünnfilmschaltungselemente, wie z.B. Dünnfilmwider
standselemente, auszubilden. Deshalb werden Unregelmäßigkeiten oder Verbie
gungen bzw. Deformationen der Isolatorbasis, die z.B. aus Keramik sein kann,
durch den Isolationsfilm, der unten den Dünnfilmschaltungselementen vorge
sehen ist, ausgeglichen bzw. auch auf das gleiche Niveau gebracht. Somit
können die Schaltungselemente unbeeinflußt von ungewünschten Einflüssen
durch die Oberflächenrauhigkeit der Isolatorbasis sein. Deshalb können
Schaltungselemente mit einem gewünschten Wert, z.B. Widerstandswerte,
genau hergestellt werden. Als Ergebnis wird eine Einstellung wie z.B. Trim
men der Schaltungselemente oder der Dünnfilmwiderstandselemente nicht
mehr benötigt, nachdem sie ausgebildet worden sind.
In diesem Fall, hat das Trägersubstrat eine Verdrahtungsschicht auf der
Isolationsschicht, die die Elektrodenschicht zum Verbinden mit den Schal
tungselementen, die auf dem Trägersubstrat befestigt werden sollen, mit den
Anschlüssen der Isolatorbasis für die Außenverbindung verbindet, und zwar
während der Koordinierung bzw. Abstimmung. Demzufolge können Anschlüsse
der Schaltungselemente, die auf dem Trägersubstrat befestigt werden sollen,
mit den Anschlüssen der Isolatorbasis zum Außenverbinden sogar dann
verbunden werden, wenn das Layout für die Anschlüsse der Schaltungs
elemente gegenüber dem Layout für die Anschlüsse der Isolatorbasis nicht
ausgerichtet ist.
Zudem, wenn die Schaltungselemente, die auf dem Trägersubstrat befestigt
werden sollen, eine Anschlußanordnung aufweisen, bei der die Anschlüsse
sehr dicht beieinander angeordnet sind, kam die Anschlußdichte der An
schlußanordnung durch die Verdrahtungsschicht erreicht werden. Demzufolge,
wenn es erforderlich ist, das Schaltungsgehäuse zu befestigen bzw. unterzu
bringen, daß diese Schaltungselemente aufweist bzw. enthält, und zwar auf
einer Leiterplatte, kann die Verbindungsausführung leichter bewerkstelligt
bzw. durchgeführt werden.
Des weiteren, da die Anschlußanordnung hoher Dichte auf eine Anschlußan
ordnung niedriger Dichte reduziert werden kann und die Anschlußanordnungen
miteinander durch die Verdrahtungsschicht koordiniert werden können,
können die Signal oder Stromversorgungspositionen bzw. Anschlüsse willkür
lich geändert bzw. abgeändert werden, was es erlaubt, die Schaltung freier
bzw. unbeschränkter zu gestalten bzw. zu entwickeln. Dies bewirkt, daß das
Muster oder die Größe des Schaltungselementes, daß auf der Schaltungs
elementsschicht erzeugt bzw. ausgebildet ist, auf freierer Art und Weise
bestimmt werden kann.
Weitere Vorteile, Merkmale, Ausführungsformen und Anwendungsmöglich
keiten der vorliegenden Erfindung werden aus der nachfolgenden Beschrei
bung unter Zuhilfenahme der beiliegenden Zeichnungen ersichtlich. Es zeigen:
Fig. 1 eine Schnittansicht, die eine Ausführungsform eines Trägersubstrats
gemäß der vorliegenden Erfindung und ein Gehäuse für Schaltungs
elemente zeigt, das das Trägersubstrat einsetzt; und
Fig. 2 ein Musterdiagramm von Leiterabschnitten und Widerstandsabschnit
ten des Trägersubstrats in Querschnittsansicht entlang einer Linie
II-II.
Eine Ausführungsform der vorliegenden Erfindung wird nachstehend mit
Bezug auf die Zeichnungen beschrieben.
Fig. 1 zeigt in einer Schnittansicht eine Konfiguration des Trägersubstrats
gemäß der vorliegenden Erfindung.
Das dargestellte Trägersubstrat umfaßt eine keramische Basis 6 und einen
Dünnfilm-Verdrahtungsabschnitt 4, der auf der keramischen Basis 6 angeord
net ist.
Die keramische Basis 6 wird z.B. aus einem keramischen Pulver, das als
Hauptmaterial Aluminiumoxid (Alumina) enthält, erzeugt. Die keramische Basis
6 ist mit Durchgangslöchern 7 ausgestattet und mit Anschlüssen 10 bis 13
versehen. Die Anschlüsse 10 bis 13 werden für die Verbindung eingesetzt,
wenn die keramische Basis 6 auf einer gedruckten Leiterplatte (nicht gezeigt)
angeordnet bzw. befestigt wird. Die keramische Basis 6 bzw. Grundplatte 6
kann weiterhin mit einer Stromzuführschicht oder -schichten und/oder einer
Erdungsschicht bzw. Masseschicht oder -schichten versehen sein. Der An
schluß 10 wird eingesetzt als gemeinsamer Elektrodenanschluß bzw. Massean
schluß für Widerstandselemente 8, die im Detail weiter unten beschrieben
werden. Jeder der Anschlüsse 11 wird als Elektrodenanschluß für das Wider
standselement 8 verwendet. Die Anschlüsse 12 sind im allgemeinen Stromzu
führanschlüsse und die Anschlüsse 13 sind allgemeine Signalanschlußstifte für
eine großintegrierte Schaltung (LSI), die auf dem Trägersubstrat befestigt
ist. In der dargestellten Ausführungsform wird der Anschluß 10 als ein
spezieller Stromzuführanschluß für LSI eingesetzt, er wird aber auch als
Elektrode für das Widerstandselement, wie oben erwähnt, verwendet. Natür
lich können jeweils getrennte Anschlüsse für diese Funktionen vorgesehen
sein.
Der Dünnfilm-Verdrahtungsabschnitt 4 besteht aus Isolationsschichten, die
isolierende Filme 9 a, 9 b und 9 c aufweisen, die in dieser Reihenfolge vom
Boden bzw. der Unterseite her angeordnet sind. Eine Widerstandsschicht 15
wird zwischen den isolierenden Filmen 9 a und 9 b zum Ausbilden der Wider
standselemente 8 eingesetzt. Ähnlich ist eine Verdrahtungsschicht 14 zwi
schen den isolierenden Filmen 9 b und 9 c zum Ausbilden der Leiterverdrah
tung bzw. Leiterbahnverdrahtung 5 a vorgesehen. Auf der Oberseite des
isolierenden Films 9 c ist eine obere Verbindungsschicht 3 a zur Verbindung
mit Schaltungselementen vorgesehen, die über der Schicht 3 a zu befestigen
sind. Der isolierende Film 9 a, der die unterste Schicht des Dünnfilm-Verdrah
tungsabschnittes 4 bildet, hat auf seiner Unterseite bzw. unteren Oberfläche
eine untenliegende Verbindungsschicht 3 b, die in Positionen entsprechend
den Anschlüssen 10 bis 13 der keramischen Basis 6 zur Verbindung mit
jeweils diesen Anschlüssen 10 bis 13 ausgebildet ist.
Die Materialien für die isolierenden Filme bzw. Schichten 9 a, 9 b und 9 c sind
nicht kritisch und sie können aus irgendeinem Material bestehen, solange
dieses Material die Eigenschaft aufweist, die Oberfläche der keramischen
Basis 6 glatt zu machen bzw. horizontal bündig zu machen oder einzuebnen.
In der vorliegenden Ausführungsform bestehen die isolierenden Filme 9 a, 9 b
und 9 c aus einem organischen Material, wie z.B. Polyimidharz. Die Materi
alien der jeweiligen Schichten können unterschiedlich sein. Die Materialien
dieser isolierenden Schichten 9 a, 9 b und 9 c sind jedoch bevorzugterweise aus
dem gleichen oder aus ähnlichen Materialien gemacht, um eine thermische
Belastung bzw. Wärmespannung, die zwischen den Schichten erzeugt werden
könnte, zu minimieren. Der Film, auf dem die Widerstandsschicht ausgebildet
ist und der als Substrat für die Widerstandselemente dient, wird bevorzug
terweise aus einem Material bestehen bzw. gemacht, daß einen Wärmeaus
dehnungskoeffizienten ähnlich zu dem Wärmeausdehnungskoeffizienten der
keramischen Basis und dem Wärmeausdehnungskoeffizienten der Widerstands
elemente hat. Am besten, ist ein Material, das einen Wärmeausdehnungs
koeffizienten hat, der zwischen diesen beiden Wärmeausdehnungskoffizienten
liegt.
Die Widerstandsschicht 15, die Verdrahtungsschicht 14, die obere Verbin
dungsschicht 3 a und die untere Verbindungsschicht 3 b sind miteinander durch
die Leiterbahnverdrahtung 5 a und die Durchgangslöcher 5 b verbunden und
mit den Durchgangslöchern 7 der keramischen Basis 6 verbunden. Die Durch
gangslöcher 5 b werden durch Ausbilden von Löchern bzw. Bohrungen in den
isolierenden Filmen 9 a, 9 b und 9 c hergestellt und zwar durch Ätzen und
Füllen der Löcher bzw. Bohrungen mit Leitern bzw. Leiterbahnmaterial.
Die Widerstandselemente 8 bestehen aus einem Dünnfilm und werden in der
Form eines Rings, wie es in Fig. 2 gezeigt ist, ausgebildet. Der Innenum
fang und der Außenumfang des Rings werden jeweils mit Elektroden bzw.
Kontakten verbunden. Natürlich ist die Form bzw. sind die Abmessungen der
Widerstandselemente 8 nicht auf den Ring hin beschränkt und sie können in
einer anderen Form vorgesehen sein.
Obwohl Widerstandselemente 8 als Schaltungselemente in der dargestellten
Ausführungsform vorgesehen sind, kann auch ein anderer Typ von Schal
tungselementen alternativerweise oder zusätzlich vorgesehen sein. Zum
Beispiel können Kondensatoren vorgesehen werden. Im Fall, wo Schaltungs
elemente wie z.B. Abschlußwiderstände nicht erforderlich sind, können die
Widerstandselemente 8 weggelassen werden.
Fig. 2 stellt eine Ebene der Widerstandsschicht 15 dar. Wie in der Fig. 2
gezeigt wird, weist die Widerstandsschicht 15 eine Vielzahl von Widerstands
elementen 8 und Leitern 5 a und Durchgangslöchern 5 b auf, die ebenfalls als
Elektroden der Widerstandselemente 8 fungieren.
In der dargestellten Ausführungsform wird eine Verdrahtungsschicht 14, wie
vorher beschrieben, eingesetzt. Diese Verdrahtungsschicht 14 ist vorgesehen,
um eine Einstellung bezüglich Differenzen in den Anordnungen bzw. Aus
führungen des Layouts der Anschlüsse zu bewirken, die in der oberen
Verbindung mit Schaltungselementen wirkt, die oberhalb der Verbindungs
schicht 3 a und der unteren Verbindungsschicht 3 b befestigt werden sollen,
um eine Koordination, bzw. Abstimmung zwischen der oberen Verbindungs
schicht 3 a und der unteren Verbindungsschicht 3 b zu erreichen. In der
dargestellten Ausführungsform vergrößert die Verdrahtungsschicht 14 die
Anschlußanordnung hoher Dichte der oberen Verbindungsschicht 3 a, und zwar
in eine Anschlußanordnung, die für die untere Verbindungsschicht 3 b geeignet
ist. Die Verdrahtungsschicht 14 kann deshalb weggelassen werden, wenn
kein wesentlicher Unterschied in der Anschlußanordnung zwischen den beiden
Verbindungsschichten besteht. Oder eine Vielzahl von Verdrahtungsschichten
kann vorgesehen werden, wenn die Notwendigkeit dazu besteht.
Die Verdrahtungsschicht 14 ist über bzw. oberhalb der Widerstandsschicht 15
in der dargestellten Ausführungsform vorgesehen.
Die obere Verbindungsschicht 3 a hat eine Anschlußanordnung, die einer
Anordnung von Kontaktflecken bzw. Kontakten oder Kugeln (balls) ent
spricht, die auf dem LSI 1 vorgesehen sind, der auf dem Verdrahtungsab
schnitt 4 befestigt werden soll. Die untere Verbindungsschicht 3 b hat eine
Anschlußanordnung bzw. Kontaktanordnung, die einer Anordnung der An
schlüsse 10 bis 13 der keramischen Basis 6 entspricht.
Die integrierten Schaltungselemente, d.h. der LSI 1, ist auf dem Dünnfilm-
Verdrahtungsabschnitt 4 befestigt. Der LSI 1 ist mit seinen Kontaktflecken
(nicht gezeigt) eingebaut, die auf den Anschlüssen der oberen Verbindungs
schicht 3 a jeweils angeordnet sind und mit diesen durch ein Lot bzw.
Lötmittel 2 bondiert bzw. verbunden sind. Somit kann ein Gehäuse für
Schaltungselemente bzw. ein LSI-Gehäuse erzeugt werden.
Der Aufbau des Trägersubstrats wird nachfolgend genauer beschrieben,
während auf das Herstellungsverfahren des Trägersubstrats eingegangen
wird.
Die keramische Basis selbst wird mittels eines bekannten Verfahrens herge
stellt. Z. B. wird eine Dispersion oder ein Schlamm bzw. Dickschlamm aus
keramischem Pulver und einem flüssigen Bindemittel bzw. Lösungsmittel
hergestellt und in dünne Schichten bzw. Blätter gegossen bzw. geformt,
indem ein Nivelliermesser oder ein Streichmesser über den Schlamm gezogen
wird. Nach dem Austrocknen werden die Blätter auf die vorgesehene Größe
geschnitten, Durchgangslöcher und Hohlräume mechanisch ausgestanzt,
Verdrahtungsbahnen erzeugt und die Durchgangslöcher mit Metall gefüllt.
Mehrere dieser Blätter werden zusammengelegt zu einem Laminat und die
gesamte Struktur wird gebrannt, um einen monolithischen, gesinterten Körper
für die keramische Basis zu erzeugen. Im Verlauf des Herstellungsverfahrens
werden die Anschlüsse 10 bis 13 auf der keramischen Basis 6 ausgebildet.
Dann wird der Dünnfilm-Verdrahtungsabschnitt 4 auf der keramischen Basis 6
erzeugt.
In dem Dünnfilm-Verdrahtungsabschnitt 4 werden die untere Verbindungs
schicht 3 b, der isolierende Film 9 a, die Widerstandsschicht 15, der isolierende
Film 9 b, die Verdrahtungsschicht 14, der isolierende Film 9 c und die obere
Verbindungsschicht 3 a in dieser Reihenfolge vom Boden aus geschichtet bzw.
laminatartig angeordnet.
Die untere Verbindungsschicht 3 b wird auf der keramischen Basis 6 in
Positionen, die den Öffnungen der Durchgangslöcher 7 entsprechen, ausgebil
det, die jeweils mit den Anschlüssen 10 bis 13 verbunden sind. Die Schicht
3 b kann erzeugt werden, wenn die Durchgangslöcher der keramischen Basis 6
mit einem leitenden Material gefüllt sind.
Die isolierenden Filme 9 a, 9 b und 9 c werden mittels Aufbringen bzw. Über
ziehen einer Lacklösung, die Polyimide enthält, und weiter durch Trocknen
und Backen derselben erzeugt. Jeder der isolierenden Filme 9 a, 9 b und 9 c
ist mit den Leitern 5 a und den Durchgangslöchern 5 b versehen. Die
isolierenden Filme 9 a, 9 b und 9 c werden jeweils einem Ätzvorgang ausge
setzt, um Löcher oder Vertiefungen bzw. Hohlräume in den Filmen zu
erzeugen, und leitende Materialien werden in die Löcher gefüllt, um Leiter 5 a
und Durchgangslöcher 5 b zu erzeugen. Die leitenden Materialien werden
durch Metallisieren, Galvanisieren oder Plattieren erzeugt.
Der isolierende Film 9 a wird zuerst erzeugt. Dieser isolierende Film 9 a wird
so dick ausgebildet, daß er Vertiefungen bzw. Rillen oder Deformationen auf
der Oberfläche der keramischen Basis füllt, um eine glatte Oberfläche zu
erzeugen. Es ist für den isolierenden Film 9 a ausreichend, eine Oberfläche
zu haben, die so glatt wie die Widerstandselemente 8 ist, die auf dem
isolierenden Film 9 a vorzusehen sind, um die Widerstandselemente mit hoher
Genauigkeit zu erzeugen bzw. auszubilden. Z. B. ist der isolierende Film 9 a
10 bis 30µm dick.
Auf einer oberen Fläche bzw. Oberfläche des isolierenden Films 9 a ist die
Widerstandsschicht 15 vorgesehen. Die Widerstandselemente 8 sind in dieser
Schicht durch ein bekanntes Verfahren wie z.B. Vakuumabscheiden, Sputtern
oder ähnlichem erzeugt bzw. ausgebildet. Die Widerstandselemente 8 beste
hen aus einem Material mit Widerstandseigenschaft, wie z.B. Cr, Cr-Cermet
oder ähnlichem. Die Widerstandselemente 8 werden in einem gewünschten
Muster durch die Anwendung der Vakuumabschneidung durch eine Maske oder
durch die Anwendung von Fotoätzen nach der Abscheidung bzw. Ablagerung
geformt. Die Dicke des Widerstandselements 8 wird durch den spezifischen
Widerstand des eingesetzten Widerstandsmaterials bestimmt und ein Muster
des Widerstandselements wird ausgebildet. Die Dicke liegt z.B. bei 0.05 bis
30µm.
Der isolierende Film 9 b ist auf der Widerstandsschicht 15 in einer Art und
Weise aufgebracht, wie sie bezüglich des Films 9 a beschrieben ist.
Die Verdrahtungsschicht 14 ist auf dem isolierenden Film 9 b vorgesehen. Die
Leiter 5 a der Verdrahtungsschicht 14 bestehen aus Aluminium. Die Leiter 5 a
der Verdrahtungsschicht 14 werden z.B. durch Vakuumabscheidung usw. auf
gleiche Art und Weise, wie mit Bezug auf die Widerstandsschicht 15 beschrie
ben worden ist, erzeugt. In diesem Schritt kann eine Maskeneinrichtung
eingesetzt werden, um das gewünschte Leiterverdrahtungsmuster zu erhalten.
Alternativerweise kann ein Leiterfilm zuerst ausgebildet werden und dann
können die Muster z.B. durch Fotoätzen ausgebildet werden.
Der isolierende Film 9 c kann auf ähnliche Art und Weise, wie oben beschrie
ben wurde, ausgebildet werden, nachdem die Verdrahtungsschicht 14 ausge
bildet worden ist.
Die obere Verbindungsschicht 3 a ist auf dem isolierenden Film 9 c ausgebildet.
Die Leiter der Verbindungsschicht 3 a werden durch das Metall, das den
Durchgangslöchern 5 b zugeführt wird, die zwischen der Verdrahtungsschicht
14 und der oberen Verbindungsschicht 3 a ausgebildet sind, erzeugt. Deshalb
können die Leiter der Schicht 3 a simultan mit dem Einführen des Metalls,
in die Durchgangslöcher 5 b ausgebildet werden. Alternativerweise können
Elektroden separat von den Durchgangslöchern 5 b erzeugt werden und mit
den Durchgangslöchern 5 b verbunden werden.
Das Trägersubstrat der Ausführungsform ist somit hergestellt und die LSI-
Schaltung 1 kann auf dem Trägersubstrat befestigt bzw. angebracht werden,
um die LSI-Einheit bzw. das LSI-Gehäuse zu bilden. Zur Verbindung des LSI
1 werden Lötkugeln 2 eines hohen Schmelzpunktes der oberen Verbindungs
schicht 3 a zugeführt und der LSI 1 wird auf die Verbindungsschicht 3 a mit
seinen Kontaktflecken (nicht gezeigt) gesetzt, die jeweils auf den ent
sprechenden Lötkugeln 2 angeordnet sind, wonach das Schmelzen der Löt
kugeln 2 ausgeführt wird, um die gewünschte Verbindung zu erhalten.
Das so hergestellte LSI-Gehäuse wird z.B. auf einer gedruckten Leiterplatte
befestigt, wobei die Anschlüsse 10 bis 13 der keramischen Basis 6 mit der
Leiterplatte verbunden werden, und zwar durch Einsatz eines Lotes, das
einen Schmelzpunkt hat, der niedriger ist als der Schmelzpunkt der Lötkugel
2.
Wie oben beschrieben, ist der isolierende Film 9 a auf der keramischen Basis
6 vorgesehen und die Widerstandselemente 8 sind auf dem isolierenden Film
9 a ausgebildet. Mit dieser Anordnung wird die Unregelmäßigkeit der Ober
fläche der keramischen Basis 6 durch den isolierenden Film 9 a ausgeglichen
bzw. eingeebnet. Als Ergebnis davon können die Widerstandselemente 8
genau ausgebildet werden.
Die Verdrahtungsschicht 14, die zwischen der Widerstandsschicht 15 und der
oberen Verbindungsschicht 3 a angeordnet ist, weist die folgenden vorteilhaf
ten Effekte bzw. Wirkungen auf.
Erstens wirkt sie als eine Schnittstelle zum Koordinieren bzw. Abstimmen der
Anschlußanordnung der keramischen Basis mit der Anschlußanordnung der
integrierten Schaltungselemente, die auf der keramischen Basis befestigt
werden sollen.
Zweitens sind die Widerstandselemente von Beschränkungen in der Position
und der Fläche befreit, wo die Elemente vorgesehen sind, wobei diese
Beschränkung möglicherweise dann verursacht wird, wenn Anschlüsse bzw.
Anschlußdrähte der Anschlüsse für die integrierten Schaltungselemente und
die Abschlußwiderstandselemente zusammen vorhanden sind. Mit dieser
Anordnung können eine Vielzahl von Widerstandselementen in einer vorge
sehenen Anordnung und vorgesehener Größe angeordnet werden, ohne daß die
Funktion des Eingebens und/oder Ausgebens oder des Einsetzens und/oder
des Herausnehmens bezüglich der integrierten Schaltungselemente verschlech
tert wird.
Drittens geht die Anschlußanordnung der großintegrierten Schaltung, in der
die Anschlüsse mit einer hohen Dichte vorgesehen sind, in eine Anordnung
über, bei der die Anschlüsse mit einer reduzierten Dichte gegeben sind, und
zwar aufgrund der Schnittstellenfunktion der Verdrahtungsschicht, wie oben
beschrieben wurde. Demzufolge kann die Verbindung mit der gedruckten
Leiterplatte leicht erreicht werden. Zusätzlich, da die Größe des Gehäuses
selbst groß wird, ist die Handhabung des Gehäuses erleichtert.
Obwohl die Erfindung obenstehend bezüglich eines Trägersubstrats für einen
LSI beschrieben wurde, und bezüglich eines Gehäuses, das das Trägersub
strat einsetzt, ist die vorliegende Erfndung nicht auf diese Anwendungsmög
lichkeiten beschränkt.
Die isolierenden Filme der Ausführungsform, die oben erläutert wurde,
bestehen aus Polyimiden, können aber aus einem anderen Material bevorzug
terweise einem organischen Material bestehen.
Obwohl die Widerstandsschicht und die Verdrahtungsschicht in der darge
stellten Ausführungsform vorgesehen sind, werden sie nicht notwendigerweise
benötigt, wenn nur die Funktion von einer der Schichten erforderlich ist.
Claims (13)
1. Trägersubstrat, das eine Isolatorbasis mit Anschlüssen für eine äußere
Verbindung und einen Verdrahtungsabschnitt aufweist, der auf der
Isolatorbasis zum Verbinden von Schaltungselementen, die auf dem
Trägersubstrat aufgebracht werden sollen, mit diesen Anschlüssen für
eine äußere Verbindung vorgesehen ist; wobei dieser Verdrahtungs
abschnitt aufweist eine Vielzahl von isolierenden Filmen, eine Elektro
denschicht, die auf der obersten Isolationsschicht zur Verbindung mit den
Schaltungselementen vorgesehen ist, eine Schaltungselementschicht oder
Schichten, die auf der Isolationsschicht bzw. auf den Isolationsschichten
vorgesehen sind, die nicht der obersten Isolationsschicht entsprechen und
Schaltungselemente aufweist, die in einem Dünnfilm ausgebildet sind, und
Leiter, die auf den isolierenden Filmen zum Verbinden der Elektroden
schicht mit den Anschlüssen für die Außenverbindung durch die Schal
tungselementschicht oder Schichten vorgesehen sind.
2. Trägersubstrat, das aufweist eine Isolatorbasis mit Anschlüssen für eine
Außenverbindung und einen Verdrahtungsabschnitt, der auf der Isolator
basis zum Verbinden von Schaltungselementen, die auf dem Trägersub
strat zu befestigen sind, mit den Anschlüssen für die Außenverbindung
ausgebildet ist; wobei der Verdrahtungsabschnitt aufweist eine Vielzahl
von isolierenden Filmen, eine Elektrodenschicht, die auf dem obersten
isolierenden Film vorgesehen ist und Elektroden zur Verbindung mit den
Schaltungselementen hat, eine Verdrahtungsschicht, die auf irgendeiner
anderen isolierenden Schicht als der obersten isolierenden Schicht zum
Koordinieren der Anordnung der Elektroden auf der Elektrodenschicht
mit den Anschlüssen für die Außenverbindung vorgesehen ist, um die
Elektroden mit den Anschlüssen zu verbinden, und Leiter, die auf den
Isolationsschichten zum Verbinden der Elektrodenschicht mit den
Anschlüssen für die Außenverbindung durch die Verdrahtungsschicht
vorgesehen sind.
3. Trägersubstrat, das aufweist eine Isolatorbasis mit Anschlüssen für eine
Außenverbindung und einen Verdrahtungsabschnitt, der auf der Isolator
basis zum Verbinden von Schaltungselementen, die auf dem Substrat
befestigt werden sollen, mit den Anschlüssen für die Außenverbindung
vorgesehen ist, wobei der Verdrahtungsabschnitt aufweist eine Vielzahl
von isolierenden Filmen, eine Elektrodenschicht, die auf der obersten
isolierenden Schicht zum Verbinden mit den Schaltungselementen vorge
sehen ist, eine Schaltungselementschicht, die auf der isolierenden Schicht
vorgesehen ist, die nicht der obersten isolierenden Schicht entspricht,
und Schaltungselemente hat, die in einem Dünnfilm ausgebildet sind, eine
Verdrahtungsschicht, die zwischen der Schaltungselementschicht und der
Elektrodenschicht zur Koordination der Anordnung der Elektroden auf
der Elektrodenschicht mit den Anschlüssen für die Außenverbindung
vorgesehen ist, um die Elektroden mit den Anschlüssen zu verbinden, und
Leiter, die auf den isolierenden Schichten zum Verbinden der Elektroden
schicht mit den Anschlüssen für die Außenverbindung über die Verdrah
tungsschicht vorgesehen sind.
4. Schaltungselementgehäuse, dadurch gekennzeichnet, daß Schaltungs
elemente auf dem Trägersubstrat gemäß Anspruch 1 zum Verbinden mit
der Elektrodenschicht des Trägersubstrats befestigt sind.
5. Schaltungselementgehäuse, dadurch gekennzeichnet, daß Schaltungs
elemente auf dem Trägersubstrat nach Anspruch 2 zur Verbindung mit
der Elektrodenschicht des Trägersubstrats untergebracht sind.
6. Schaltungselementgehäuse, dadurch gekennzeichnet, daß Schaltungs
elemente auf dem Trägersubstrat gemäß Anspruch 3 zum Verbinden mit
der Elektrodenschicht des Trägersubstrats befestigt sind.
7. Trägersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die Dünn
filmschaltungselemente Dünnfilmwiderstandselemente sind.
8. Trägersubstrat nach Anspruch 3, dadurch gekennzeichnet, daß die Dünn
filmschaltungselemente Dünnfilmwiderstandselemente sind.
9. Schaltungselementgehäuse, dadurch gekennzeichnet, daß die Schaltungs
elemente auf dem Trägersubstrat nach Anspruch 7 zum Verbinden mit der
Elektrodenschicht des Substrats befestigt sind.
10. Trägersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß die iso
lierenden Filme aus organischen Materialien bestehen.
11. Trägersubstrat nach Anspruch 2, dadurch gekennzeichnet, daß die iso
lierenden Filme aus organischen Materialien bestehen.
12. Trägersubstrat nach Anspruch 3, dadurch gekennzeichnet, daß die iso
lierenden Filme aus organischen Materialien bestehen.
13. Verfahren zum Herstellen eines Trägersubstrats, das aufweist eine
Isolatorbasis mit Anschlüssen für eine Außenverbindung und einen
Verdrahtungsabschnitt, der auf der Isolatorbasis zum Verbinden von
Schaltungselementen, die auf dem Trägersubstrat zu befestigen sind, mit
den Anschlüssen der Isolatorbasis für die Außenverbindung vorgesehen
ist, wobei das Verfahren die folgenden Schritte aufweist:
Erzeugen des Verdrahtungsabschnitts durch:
Ausbilden eines isolierenden Films auf der Isolatorbasis;
Ausbilden von Schaltungselementen in einem Film auf dem isolierenden Film;
Ausbilden eines weiteren isolierenden Films auf dem Film der Schaltungs elemente;
Ausbilden einer Verdrahtungsschicht auf dem weiteren isolierenden Film zur Koordinierung der Schaltungselemente, die auf dem Trägersubstrat zu befestigen sind, mit den Anschlüssen für die Außenverbindung der Isolatorbasis, um zwischen diesen eine Verbindung zu erreichen;
Ausbilden eines noch weiteren isolierenden Films auf der Verdrahtungs schicht; und
Ausbilden einer Elektrodenschicht auf dem noch weiteren isolierenden Film zum Verbinden mit den Schaltungselementen; und
Erzeugen von Durchgangslöchern und Verdrahtungsleitern in Verbindung mit den jeweiligen isolierenden Filmen.
Erzeugen des Verdrahtungsabschnitts durch:
Ausbilden eines isolierenden Films auf der Isolatorbasis;
Ausbilden von Schaltungselementen in einem Film auf dem isolierenden Film;
Ausbilden eines weiteren isolierenden Films auf dem Film der Schaltungs elemente;
Ausbilden einer Verdrahtungsschicht auf dem weiteren isolierenden Film zur Koordinierung der Schaltungselemente, die auf dem Trägersubstrat zu befestigen sind, mit den Anschlüssen für die Außenverbindung der Isolatorbasis, um zwischen diesen eine Verbindung zu erreichen;
Ausbilden eines noch weiteren isolierenden Films auf der Verdrahtungs schicht; und
Ausbilden einer Elektrodenschicht auf dem noch weiteren isolierenden Film zum Verbinden mit den Schaltungselementen; und
Erzeugen von Durchgangslöchern und Verdrahtungsleitern in Verbindung mit den jeweiligen isolierenden Filmen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302396A JPH02148862A (ja) | 1988-11-30 | 1988-11-30 | 回路素子パッケージ、キャリヤ基板および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3939647A1 true DE3939647A1 (de) | 1990-05-31 |
Family
ID=17908409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3939647A Withdrawn DE3939647A1 (de) | 1988-11-30 | 1989-11-30 | Traegersubstrat und verfahren zur herstellung des traegersubstrates |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH02148862A (de) |
| KR (1) | KR930006274B1 (de) |
| CN (1) | CN1015582B (de) |
| DE (1) | DE3939647A1 (de) |
| GB (1) | GB2225670B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875936A2 (de) * | 1997-05-02 | 1998-11-04 | Shinko Electric Industries Co. Ltd. | Verdrahtungssubstrat mit Vias |
| EP1176641A2 (de) * | 2000-07-27 | 2002-01-30 | Fujitsu Limited | Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503725B2 (ja) * | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
| DE69304617T2 (de) * | 1992-06-15 | 1997-03-27 | Gnb Ind Battery Co | Modularer Gehäuseaufbau für Batterien |
| US5378927A (en) * | 1993-05-24 | 1995-01-03 | International Business Machines Corporation | Thin-film wiring layout for a non-planar thin-film structure |
| JPH07221462A (ja) * | 1994-02-03 | 1995-08-18 | Murata Mfg Co Ltd | 複合回路部品 |
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| US6614110B1 (en) | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
| JP2001523390A (ja) * | 1994-12-22 | 2001-11-20 | ベネディクト・ジー・ペース | 反転型のチップが接合された高い実装効率を有するモジュール |
| US6384344B1 (en) | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| FR2747780B1 (fr) * | 1996-04-22 | 1998-06-05 | Cogema | Dispositif de prelevement d'echantillons liquides nocifs, notamment charges de particules solides |
| EP1397031A3 (de) | 1996-09-12 | 2005-01-19 | Ibiden Co., Ltd. | Leiterplatte zur Montage von elektronischen Bauelementen |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2005045073A (ja) | 2003-07-23 | 2005-02-17 | Hamamatsu Photonics Kk | 裏面入射型光検出素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0111890A2 (de) * | 1982-12-15 | 1984-06-27 | Nec Corporation | Monolithisches Vielschichtkeramiksubstrat mit mindestens einer dielektrischen Schicht aus einem Material mit Perovskit-Struktur |
| EP0345809A1 (de) * | 1988-06-10 | 1989-12-13 | Hitachi, Ltd. | Mehrschichtige keramische Platine, Verfahren zu ihrer Herstellung und ihre Anwendung |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875479A (en) * | 1973-05-07 | 1975-04-01 | Gilbert R Jaggar | Electrical apparatus |
| US4023197A (en) * | 1974-04-15 | 1977-05-10 | Ibm Corporation | Integrated circuit chip carrier and method for forming the same |
| US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
| DE2915240A1 (de) * | 1978-06-28 | 1980-01-03 | Mitsumi Electric Co | Gedruckte schaltung |
| US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
| US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
| US4302625A (en) * | 1980-06-30 | 1981-11-24 | International Business Machines Corp. | Multi-layer ceramic substrate |
| US4407007A (en) * | 1981-05-28 | 1983-09-27 | International Business Machines Corporation | Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate |
| US4430365A (en) * | 1982-07-22 | 1984-02-07 | International Business Machines Corporation | Method for forming conductive lines and vias |
| JPS59180514A (ja) * | 1983-03-31 | 1984-10-13 | Toshiba Corp | 光受信モジユ−ル |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| JPS60178695A (ja) * | 1984-02-17 | 1985-09-12 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 電気的相互接続パツケ−ジ |
| JPS6148994A (ja) * | 1984-08-17 | 1986-03-10 | 株式会社日立製作所 | モジユ−ル基板 |
| JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
| JPH0734455B2 (ja) * | 1986-08-27 | 1995-04-12 | 日本電気株式会社 | 多層配線基板 |
| JPS6366993A (ja) * | 1986-09-08 | 1988-03-25 | 日本電気株式会社 | 多層配線基板 |
| GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
-
1988
- 1988-11-30 JP JP63302396A patent/JPH02148862A/ja active Pending
-
1989
- 1989-11-29 KR KR1019890017383A patent/KR930006274B1/ko not_active IP Right Cessation
- 1989-11-29 GB GB8926971A patent/GB2225670B/en not_active Expired - Lifetime
- 1989-11-30 DE DE3939647A patent/DE3939647A1/de not_active Withdrawn
- 1989-11-30 CN CN89109771A patent/CN1015582B/zh not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0111890A2 (de) * | 1982-12-15 | 1984-06-27 | Nec Corporation | Monolithisches Vielschichtkeramiksubstrat mit mindestens einer dielektrischen Schicht aus einem Material mit Perovskit-Struktur |
| EP0345809A1 (de) * | 1988-06-10 | 1989-12-13 | Hitachi, Ltd. | Mehrschichtige keramische Platine, Verfahren zu ihrer Herstellung und ihre Anwendung |
Non-Patent Citations (5)
| Title |
|---|
| F.N. Sinadurai "Handbook of Microelectronics Packaging and Interconnection Technologies", Verl. Electrochemical Publications Ltd. Ayr(1985) S. 29-34 * |
| IEEE Transact. on Components, Hybrids and Manufacturing Technology, Bd. CHMT-6, No. 3(Sept 1983) S. 283-289 * |
| IEEE Transact. on Components, Hybrids and Manufacturing Technology, Bd. CHMT-8, No. 4(Dez 1985) S. 462-467 * |
| JP 58-199552 (A) mit Abstract * |
| K.L. Chopra, J. Kanz: "Thin Film Device Applications" Plenum Press New York (1983) S. 129-144 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875936A2 (de) * | 1997-05-02 | 1998-11-04 | Shinko Electric Industries Co. Ltd. | Verdrahtungssubstrat mit Vias |
| EP0875936A3 (de) * | 1997-05-02 | 1999-05-26 | Shinko Electric Industries Co. Ltd. | Verdrahtungssubstrat mit Vias |
| US6093476A (en) * | 1997-05-02 | 2000-07-25 | Shinko Electric Industries Co., Ltd. | Wiring substrate having vias |
| EP1176641A2 (de) * | 2000-07-27 | 2002-01-30 | Fujitsu Limited | Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung |
| EP1176641A3 (de) * | 2000-07-27 | 2004-06-30 | Fujitsu Limited | Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung |
| US7222420B2 (en) | 2000-07-27 | 2007-05-29 | Fujitsu Limited | Method for making a front and back conductive substrate |
| US7579553B2 (en) | 2000-07-27 | 2009-08-25 | Fujitsu Limited | Front-and-back electrically conductive substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2225670B (en) | 1992-08-19 |
| KR930006274B1 (ko) | 1993-07-09 |
| JPH02148862A (ja) | 1990-06-07 |
| CN1043407A (zh) | 1990-06-27 |
| GB2225670A (en) | 1990-06-06 |
| CN1015582B (zh) | 1992-02-19 |
| KR900008664A (ko) | 1990-06-03 |
| GB8926971D0 (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60002879T2 (de) | Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung | |
| DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
| DE69827687T2 (de) | Träger für integrierte Schaltung und seine Herstellung | |
| EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
| DE4325668C2 (de) | Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung | |
| DE602004009821T2 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
| DE69910955T2 (de) | Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat | |
| DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE19650296A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE102004045719B4 (de) | Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben | |
| JPH08213754A (ja) | 積層配線基板の構造と製作 | |
| DE3939647A1 (de) | Traegersubstrat und verfahren zur herstellung des traegersubstrates | |
| DE4318920A1 (de) | Verbinder mit monolithischer Multikontaktanordnung | |
| DE19650148A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
| DE19626977A1 (de) | Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung | |
| DE102004001829A1 (de) | Halbleitervorrichtung | |
| WO2004015770A1 (de) | Mehrlagiger schaltungsträger und herstellung desselben | |
| DE10317675B4 (de) | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung | |
| DE112005000014T5 (de) | Innenleiterverbindungsstruktur und Mehrschichtsubstrat | |
| DE112015005031T5 (de) | Substrate und verfahren zu ihrer herstellung | |
| DE102007029713A1 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
| DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
| DE69637246T2 (de) | Leiterplatte zur montage elektronischer bauelemente | |
| EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
| DE10318297A1 (de) | Keramisches Multilayersubstrat und Verfahren zu dessen Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |