KR930006274B1 - 캐리어기판 및 그 제조방법 - Google Patents

캐리어기판 및 그 제조방법 Download PDF

Info

Publication number
KR930006274B1
KR930006274B1 KR1019890017383A KR890017383A KR930006274B1 KR 930006274 B1 KR930006274 B1 KR 930006274B1 KR 1019890017383 A KR1019890017383 A KR 1019890017383A KR 890017383 A KR890017383 A KR 890017383A KR 930006274 B1 KR930006274 B1 KR 930006274B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
circuit element
substrate
wiring
Prior art date
Application number
KR1019890017383A
Other languages
English (en)
Other versions
KR900008664A (ko
Inventor
히데다까 시기
다까지 다께나까
후미유끼 고바야시
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR900008664A publication Critical patent/KR900008664A/ko
Application granted granted Critical
Publication of KR930006274B1 publication Critical patent/KR930006274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

캐리어기판 및 그 제조방법
제1도는 본 발명의 캐리어기판 및 이것을 사용한 회로소자패키지의 일실시예의 구성을 나타낸 단면도.
제2도는 상기 실시예의 캐리어기판의 저항층을 나타낸 Ⅱ-Ⅱ단면도.
본 발명은 회로소자패키지에 관한 것이며, 특히 반도체집적회로와 같은 대규모 집적회로의 실장(實裝)에 적합한 캐리어기판 및 그 제조방법에 관한 것이다.
근년, 회로 특히 반도체회로는 고밀도, 고집적화되고, 또 다핀화가 요구되고 있다. 이에 따라서, 반도체 집적회로에서는 반도체칩의 주위에지부에만 단자를 형성하는 방식 대신에, 칩면 전체로부터 단자을 취출하는 이른바 플립칩(flip-chip)방식이 제안되어 있다. 또한, 이에 따라서 반도체패키지로부터의 단자의 취출도 전체로부터 단자를 취출하는 이른바 플립칩(flip-chip)방식이 제안되어 있다. 또한, 이에 따라서 반도체패키지로터의 단자의 취출도 구성된다. 이와 같은 방식에 의한 반도체패키지를 구성하는 캐리어기판으로서는 고융접금속을 동시 소결하는 세라믹기판이 많이 사용되고 있다.
한편, 계산기 등에 있어서 사용되는 회로에 있어서는, 고속디지탈신호를 전송하는 경우 반사노이즈를 억제하기 위해 회로와 전송선호와의 임피던스의 정합(整合)을 취하고, 또한 전송선로 임피던스와 동일한 저항치를 가진 저항기에서 종단(終端)하는 이른바 정합종단방식이 채용되고 있다.
그러므로, 상기환 반도체집적회로를 기판에 탑재할 때에는, 이 집적회로의 패키지 또는 칩의 주변에 종단용 저항기도 함께 배치하여, 전송선로 등의 종단처리를 행하도록 하고 있다.
그런데, 이 정합종단용 저항기로서는 종래 개별적인 저항소자가 사용되고 있다. 그러나, 개별소자이기 때문에 소형화에는 한도가 있으며, 이것을 실장하는데는 어느 정도의 면적으로 요하여, 실장밀도를 향상시키는 것에는 적합하지 않다. 즉, 배선기판에 집적할 수 있는 반도체집적회로패키지 또는 칩의 수가 한정되게 된다.
이 문제에 착안하여, 다수의 LSI의 탑재가 가능한 종단저항용의 저항칩에 관한 기술이 일본국 특개소 58(1983)-199552호 공보에 개시되어 있다. 이 공보에 개시된 기술은 절연기판 위에 복수개의 저항소자를 형성한 저항칩에 있어서, 이 저항소자의 일단이 반도체칩과 배선기판을 연결하는 관통공에 접속되고, 이 저항소자의 다른 일단이 기판내에 배설된 전극층과 접속되어 있는 것을 특징으로 하는 것이다. 여기서, 저항소자는 박막법(薄膜法) 또는 후막법(厚膜法)에 의해 세라믹 등의 절연기판 위에 형성되고, 배선에 의해 각 관통공에 접속된다. 저항소자의 저항치는 형성후에 레이저트리밍에 의해 조정된다.
상기 기술에서는, 저항칩을 사용할 때에 사용하는 반도체칩이나 논리배선에 있어서 필요한 저항만을 남기고, 예를들면 레이저광에 의해 배선을 절단한다. 그리고, 이 저항칩에 연땜납에 의해 반도체칩을 접속하고, 이것을 연땜납에 의해 배선기판에 접속하여 사용한다.
그러나, 상기 종래의 기술에서는 다수의 저항소자를 기판위에 형성하는 방법에 대한 배려가 되어 있지 않았다. 상기한 바와 같이, 이 종류의 모듈저항은 제조공정중에 트리밍에 의해 저항치를 조정할 필요가 있다. 이것은 세라믹기판위에 박막에 의해 저항을 형성한 경우에는 저항치의 불균일이 크므로 조정이 필요하게 되고, 또 후막에 의해 저항을 형성한 경우에는 원래 후막은 저항치를 정밀도 높게 설정하는 것이 곤란하여, 이것도 조정을 요하기 때문이다. 그런데, 반도체집적회로의 고집적화에 따라 실장상 하나의 반도체집적회로당 수백 내지 그 이상의 저항기가 필요하게 되므로, 상기한 바와 같이 한개 한개에 대하여 저항치를 측정하면서 수정가공하여, 저항치의 조정을 행하는 것은 매우 곤란하다.
따라서, 상기한 종래의 기술은 대규모의 집적회로에 있어서는 실현이 곤란하다.
또, 종래의 기술에서는 저항기의 배열에 대해서는 전혀 고려되어 있지 않다. 즉, 탑재되는 반도체칩과 배선기판을 접속하는 관통공에 인접하여 저항이 배설되어 있으므로, 집적도가 향상되어 범프(bump)가 고밀도로 배열되면 저항을 배치할 영역이 좁아진다. 그러므로, 저항의 크기, 배열에 대한 제약이 커진다는 문제가 있다.
이와 같이, 상기 종래의 기술을 캐리어기판에 적용하는 것은 여러가지의 곤란이 있다. 따라서, 이와 같은 캐리어기판을 사용한 회로패키지의 실현에는 상기한 문제점을 해결하는 것이 과제로 된다.
본 발명은 이와 같은 문제점을 해결하기 위해 이루어진 것이며, 그 제1의 목적은 트리밍을 요하지 않고, 필요한 정밀도의 박막회로소자를 형성할 수 있는 캐리어기판 및 그 제조방법을 제공하는 것에 있다.
또한, 본 발명의 제2의 목적은 접속용의 범프 등이 고밀도로 배열된 고집적도의 회로소자를 탑재하는 경우에는, 저항 등의 필요한 회로소자를 크기, 배열 등에 제약을 받지않고 형성할 수 있는 구조의 캐리어기판 및 그 제조방법을 제공하는 것에 있다.
또한, 본 발명의 제3의 목적은 상기 캐리어기판을 사용한 회로소자패키지를 제공하는 것에 있다.
상기 목적을 달성하는 수단으로서, 본원은 캐리어기판에 관한 발명을 제공한다.
캐리어기판에 관한 발명은 외부접속용 단자를 가진 절연기판과, 이 절연기판위에 형성되어서, 탑재될 회로소자를 상기 외부접속용 단자에 접속하기 위한 배선부를 가지며, 상기 배선부는, 상기 절연기판상에 배설되는 복수층의 유기절연막과, 상기 복수층의 유기절연막중 최소한 최하층의 유기절연막위에 배설되는 박막저항소자와, 상기 복수층의 유기절연막중 최상층의 유기절연막위에 배설되어서, 상기 회로소자와의 접속을 행하는 전극층과, 상기 복수층의 유기절연막의 전부 또는 일부의 위에 및 그것들의 전부 또는 일부를 관통하여 배설되고, 상기 전극층, 박막저항소자 및 상긱 외부접속단자와의 사이의 접속을 행하기 위한 도체배선을 가지며, 상기 박막저항소자는 도체배선보다 높은 저항치를 가지는 것을 특징으로 한다.
다음에, 회로소자패키지에 관한 발명을 또한 제공한다.
여기서는, 회로소자는 상기 발명의 캐리어기판을 사용하고, 회로소자를 그 캐리어기판의 전극층에 접속하여 탑재함으로써 구성한다. 또한, 캐리어기판의 제조방법에 관한 발명을 제공한다.
여기서는, 외부접속용 단자를 가진 절연기판과, 이 절연기판위에 형성되어서, 탑재될 회로소자를 상기 외부접속용 단자에 접속하기 위한 배선부를 가진 캐리어기판의 제조방법으로서, 상기 절연기판위에 유기절연막을 형성하고, 이 절연막위에 박막저항소자를 성막(成膜)하고, 다음에 유기절연막을 다시 형성하고, 이 절연막위에 탑재될 회로소자와 상기 외부접속용 단자를 그 배열을 정합시켜서 접속하기 위한 배선층을 배설하고, 다시 이 배선층의 위해 유기절연막을 형성하고, 이 절연막위에 상기 회로소자와의 접속을 행하기 위한 전극층을 배설하여, 상기 배선부를 형성하고, 또한 각 절연막을 형성할 때마다 그 막내 및 상하의 층간의 접속을 행하기 위한 도체배선 및 관통공을 형성하여, 상기 배선부내의 상호접속을 행한다.
상기 각 발명에 있어서, 절연기판으로서는 세라믹기판을 바람직하게 사용할 수 있다. 이 절연기판에는 기판의 상하면을 관통하는 관통공이 배설되어 있다.
상기 박막회로소자로서는 박막저항체를 형성할 수 있다. 이 박막저항은 종단저항으로서 사용할 수 있는 것을 형성할 수 있다. 박막저항체로서는 Cr서멧(cermet)을 진공증착 등에 의해 피착하여 형성할 수 있다.
또, 절연막은 유기물에 의해 형성되는 것이 바람직하다. 예를들면 폴리이미드막을 사용하는 것이 바람직하다.
회로소자패키지는 회로소자를 박막저항체를 가진 캐리어기판에 탑재하는 것이 바람직하다. 이 경우에는 이 박막저항체를 종단저항으로서 사용할 수 있다.
또, 이 회로소자패키지를 구성하는 회로소자는 집적화된 회로가 바람직하다. 특히, 상기한 배선층을 가진 캐리어기판을 사용하는 경우에는 고밀도로 소자가 배열된 대규모 집적회로 예를들면 반도체 LSI 등을 탑재하는 것이 바람직하다.
본 발명은 절연기판상에 절연막을 형성하고, 그 위에 박막저항등의 박막회로소자를 형성하고 있다. 그러므로, 절연기판 예를들면 세라믹기판의 표면의 요철(凹凸), 요곡(撓曲)등이 절연막에 의해 흡수되어, 박막회로소자는 절연기판의 표면의 거칠음 의해 영향받지 않고 성막된다. 따라서, 원하는 상수 예를들면 저항치를 가진 회로소자를 정밀도 높게 형성할 수 있다. 이 결과, 성막된 박막저항체 등의 회로소자에 대해 트리밍 등의 수정을 필요로 하지 않는다.
또, 본 발명은 절연막위에 탑재된 회로소자와 접속하는 전극층과, 절연기판의 외부접속용 단자를 그 배열을 정합시켜 접속하기 위한 배선층을 배설하고 있다. 그러므로, 탑재된 회로소자의 단자배열과 절연기판의 외부접속용 단자의 단자배열이 일치하지 않아도 접속이 가능하다.
더욱이, 탑재된 회로소자가 고밀도의 단자배열을 가진 경우에는 이 단자밀도를 낮게 할 수 있다. 이 결과, 이와 같은 회로소자를 탑재한 회로패키지를 프린트기판에 접속할 때에, 극단의 고밀도로 되지않으므로, 접속이 용이하게 되고, 사용성이 좋은 회로소자패키지를 형성할 수 있다.
또한, 상기한 바와 같이, 배선층의 존재는 고밀도의 단자배열을 저밀도의 단자배열로 변환할 수 있는 동시에, 단자배열의 정합을 취할 수 있으므로, 신호, 전원 등의 위치를 임의로 변경할 수 있고, 설계의 자유도를 크게 할 수 있다. 따라서, 소자층에 형성하는 박막회로소자의 패턴, 크기 등의 설정의 자유도가 커진다.
다음에, 본 발명의 일실시예에 대하여 도면에 따라서 상세히 설명한다.
제1도에 본 발명의 캐리어기판의 일실시예의 구성을 단면도로 나타낸다.
이 도면에 나타낸 캐리어기판은 세라믹기판(6)위에 박막배선부(4)를 배설하여 구성된다.
세라믹기판(6)은 예를들면 알루미나를 주원료로 하여 형성된다. 이것에 관통공(7)을 형성하는 동시에, 한쪽면에 단자(10)∼(13)가 배설되어 있다. 이들 단자(10)~(13)는 이 세라믹기판(6)을 도시하지않은 프린트 기판 등에 탑재할 경우에 접속을 위해 사용한다. 또, 이 세라믹기판(6)에는 전원층, 어스층 등을 배설해도 된다.
단자(10)는 후술하는 저항체(8)의 공통전극단자이다. 단자(11)는 이 저항체(8)의 전극단자이다. 단자(12)는 일반전원단자이다. 그리고, 단자(13)는 탑재할 LSI의 일반신호핀이다. 또한, 본 실시예에서는 단자(10)를 저항체용 전극으로 하는 외에, LSI의 특정전원단자로서도 사용하고 있다. 단, 양자를 분리하여 배설해도 된다.
박막배선부(4)에는 절연막(9a), (9b) 및 (9c)의 절연층으로서 하층으로부터 순자 배설된다. 또, 절연막(9a)과 절연막(9b)과의 사이에 저항체(8)를 형성하는 저항층(15)이 배설된다. 절연막(9b)과 절연막(9c)과의 사이에 도체배선(5a)으로 이루어지는 배선층(14)이 배설된다. 절연막(9c)위에는 그 위에 탑재되는 회로소자와의 접속을 행하는 전극층으로서 상부접속층(3a)이 배설된다. 또, 최하층의 절연막(9a)의 하면에는 상기 세라믹기판(6)의 단자(10)∼(13)와 접속하기 위해, 이것과 대응하는 위치에 하부접속층(3b)이 배설되어 있다.
절연막(9a), (9b) 및 (9c)은 세라믹기판(6)의 요철을 흡수할 수 있는 것이면 어떤 재료에 의해 형성되어도 된다. 본 실시예에서는, 유기물인 폴리이미드수지에 의해 형성한다. 또, 각 막의 재료가 동일하지 않아도 된다. 단, 이 절연막(9a), (9b) 및 (9c)의 재료로서는 열응력을 저감하기 위해 각 막을 동일 계통의 재료에 의해 형성하는 것이 바람직하다. 저항체의 성막의 바탕재로 되는 막은 세라믹기판 및 저항체의 열팽창율에 가까운 재료가 바람직하다. 특히, 중간의 열팽창율로 되는 것이 바람직하다.
상기 저항층(15), 배선층(14), 상부접속층(3a) 및 하부접속층(3b)은 각각 도체배선(5a) 및 관통공(5b)을 통해 적절히 접속되고, 또한 상기 세라믹기판(6)의 관통공(7)에 접속된다. 관통공(5b)은 상기 절연막(9a), (9b) 및 (9c)에 에칭 등에 의해 구멍을 뚫고, 이것에 도체를 매입(埋入)함으로써 배설할 수 잇다.
저항체(8)는 박막으로 형성되고, 본 실시예에서는 제2도에 나타낸 바와 같이 링형의 패턴으로 되어 있다. 이 링의 내주와 외주가 각각 전극에 접속된다. 단, 저항체(8)의 패턴은 링에 한정되지 않는다.
본 실시예에서는, 회로소자로서 저항체(8)를 배설하고 있으나, 다른 소자를 형성할 수도 있다. 예를들면, 콘덴서 등을 형성할 수 있다. 또, 종단저항 등의 회로소자를 필요로 하지 않는 경우에는 이 저항체(8)를 생략할 수 있다.
제2도에 저항층(15)의 면을 나타내고 있다. 이 도면에 나타낸 바와 같이, 이 저항층(15)에는 저항체(8)가 다수 배치되어 있는 동시에, 이 저항체(8)의 전극으로서도 기능하는 도체배선(5a) 및 관통공(5b)이 배설되어 있다.
배선층(14)은 본 실시예에서는 1층이 배설되어 있다. 이 배선층(4)은 그 위에 탑재되는 회로소자와의 접속을 행하는 전극층으로서 기능하는 상부접속층(3a)과, 상기 세라믹기판(6)의 단자(10)∼(13)와 접속하기 위해, 이것과 대응하는 위치에 배설되는 하부접속층(3b)을 접속할 때에, 그들의 배치의 상위에 대한 접합을 취하는 것이다. 본 실시예의 경우 고밀도로 배치되어 있는 상부접속층(3a)의 단자배열을 하부접속층(3b)에 적합한 단자구성으로 확대하여 배열하고 있다. 또, 양자의 배치에 큰 차이가 없는 경우에는 배선층(14)을 생략할 수도 있다. 또, 더욱 다수의 배선층을 배설해도 된다.
이 배선층(14)은 본 실시예에서는 저항층(15)위에 배설되어 있다.
상부접속층(3a)은 이 배선부(4)위에 탑재되는 LSI(1)의 범프, 볼등의 배치에 대응하고 있다. 또, 하부접속층(3b)은 세라믹기판(6)의 각 단자(10)∼(13)의 배치에 대응하고 있다.
이 박막배선부 (4)위에는 집적화된 회로소자로서 LSI(1)를 탑재한다. 이 LSI(1)는 도시하지 않은 범프를 상기 상부접속층(3a)에 대응시켜서, 연땜납(2)으로 접속함으로써 탑재할 수 있다. 이로써, 회로소자 패키지로서 LSI 패키지가 구성된다.
다음에 상기 캐리어기판의 구조에 대하여 그 제조방법과 함께 설명한다.
먼저, 세락믹기판(6)은 공지의 방법에 의해 형성된다. 예를들면, 세라믹분말과 액체베히클(vehicle)의 분산액 또는 슬러리를 제조하고, 독토블레이드(doctor blade)를 통해 얇은 시트형으로 주형한다. 건조시킨 후, 시트를 소정 사이즈로 절단하고, 관통공 등을 형성하고, 관통공엥 메탈을 넣는다. 수매의 시트를 적층하고, 소결시켜서, 세라믹기판의 모놀리식 소결체를 얻는다. 이때, 단자(10)∼(13)를 형성해 둔다. 이 세라믹기판(6)위에 배선부(4)를 형성한다.
이 배선부(4)에는 상기 하부접속층(3b), 절연막(9a), 저항층(15), 절연막(9b), 배선층(14), 절연막(9c) 및 상부접속층(3a)을 하층으로 부터 이 순으로 적층하여 배설한다.
상기 하부접속층(3b)은 세라믹기판(6)위에 상기 단자(10)∼(13)에 통하는 관통공(7)의 개구부에 형성된다. 이것은 세라믹기판(6)의 관통공(7) 형성시에 동시에 형성할 수 있다.
절연막(9a), (9b) 및 (9c)은 폴리이미드를 와니스분으로 하는 수지용액을 도포, 건조, 베이킹하여 형성된다. 절연막(9a), (9b) 및 (9c)의 각각에는 도체배선(5a) 및 관통공(5b)이 배설된다. 이들은 상기 절연막(9a), (9b) 및 (9c)에 대해 드라이에칭 등에 의해 구멍을 형성하고, 이것엥 도체를 매입함으로써 배설할 수 있다. 도체는 증착, 도금 등에 의해 매입할 수 있다.
절연막으로서, 먼저 절연막(9a)이 배설된다. 이 절연막(9a)은 바탕재로 되는 세라믹기판(6)의 표면의 요철, 요곡 등을 흡수하여, 이 절연막(9a)의 성막후의 표면이 평활한 면으로 되는 두께로 형성한다. 이 면의 평활성은 이 위에 형성되는 저항체(8)가 정밀도 높게 성막되면 된다. 절연막(9a)의 두께는 예를들면 10∼30㎛ 정도로 한다.
이 절연막(9a)의 상면이 저항층(15)으로 된다. 이 면에 저항체 (8)가 진공증착, 스퍼터링 등의 공지의 방법으로 형성된다. 저항체(8)는 예를들면 Cr, Cr 서멧 등의 저항재료를 사용한다. 저항체(8)의 패턴은 마스크를 통해 진공증착함으로써, 또 증착후에 포토에칭함으로써 원하는 형태로 형성할 수 있다. 이 저항체(8)의 막두께는 저항재료의 비저항과 형성할 저항체패턴을 고려하여 설정한다. 예를들면 0.05∼30㎛ 정도로 한다.
이 저항층(15)위에 절연막(9b)을 상기 절연막(9a)과 같은 방법으로 배설한다.
이 절연막(9b)에 상기 배선층(14)을 배설한다. 이 배선층(14)은 예를들면 알루미늄을 사용하여 형성한다. 배선층(14)에 형성되는 도체배선(5a)은 상기 저항층(15) 등과 같이 진공증착 등에 의해 형성할 수 있고, 이 때 마스크 등에 의해 원하는 패턴으로 할 수 있다. 또, 성막후에 포토에칭 등에 의해 원하는 패턴으로 할 수도 있다.
이 배선층(14)을 형성한 후, 절연막(9c)을 상기한 바와같이 형성한다.
이 절연막(9c)의 위에 상부접속층(3a)을 배설한다. 이 상부접속층(3a)은 상기한 배선층(14)으로 부터의 관통공(5b)의 개구부에 의해 이것을 형성한다. 따라서 본 실시예의 경우 이 관통공(5b)을 형성하는 것만으로도 된다. 다만, 관통공(5b)과는 별도로 전극을 형성하고, 이것을 관통공(5b)과 접속해도 된다.
이상에 의해 본 실시예의 캐리어기판을 제조할 수 있으며, 이 위에 LSI(1)을 탑재함으로써 LSI 패키지를 형성할 수 있다. 이 LSI(1)의 접속은 상기 상부접속층(3a)에 고융점 연땜납(2)의 입자를 놓고, 다시 그 위에 LSI(1)를 그 범프(도시하지 않음)를 대응하는 상기 연땜납(2) 위치에 놓고, 이 연땜납(2)을 용융시켜서 접속한다.
이와같이 해서 형성된 LSI 패키지는 이것을 탑재하는 프리트기판 등에 세라믹기판(6)의 각 단자(10)∼(13)를 상기 연땜납(2)보다 융점이 낮은 연땜납을 사용하여 접속한다.
본 실시예에서는, 세라믹기판(6)위에 절연막(9a)을 배설하고, 그 위에 저항체(8)를 성막하고 있다. 이로써, 세라믹기판(6)의 표면의 요철이 절연막(9a)에 의해 흡수된다. 따라서, 저항체(8)의 성막을 정밀 높게 할 수 있다.
또, 저항층(15)과 상부접속층(3a)과의 사이에 배선층(14)을 배설하고 있다. 이로써, 다음의 효과를 기대할 수 있다.
첫째로, 세라믹기판의 단자배치와, 탑재할 집적회로소자의 단자배치와의 불일치를 정합시키는 인터페이스로서의 기능을 부여할 수 있다.
둘째로, 회로소자 패키지에 있어서는 집적회로소자의 단자의 인출과, 종단저항의 기능이 혼재하는 것에 의한 저항체를 형성하는 위치 및 면적이 현저히 제한되는 것을 방지할 수 있다. 이로써, 배선층을 배설함으로써 집적회로소자에 대한 입출력의 기능을 손상하지 않고, 복수개의 저항체를 원하는 배열, 크기로 형성할 수 있다.
셋째로, 부차적인 효과로서, 대규모 집적회로 등의 고밀도의 단자배치를 배선층의 상기 인터페이스 기능을 이용하여 단자의 배열밀도를 낮게 함으로써, 프리트기판 등에 대한 접속이 용이해진다. 그리고, 패키지의 크기가 어느 정도 커지므로, 패키지의 취급도 용이하게 된다.
상기 실시예에서는 LSI 용의 캐리어기판 및 그것을 사용한 LSI 패키지의 실시예에 대해 기술하였으나, 본 발명은 이에 한정되는 것은 아니다.
또한, 상기 실시예에서는 절연마긍로서 폴리이미드를 사용하고 있으나, 이에 한하지 않으며, 다른 재료를 사용할 수 있다. 사용되는 재로로서는 유기물재료가 바람직하나, 물론 이에 한정되는 것은 아니다.
또한, 본 실시예에서는 저항층과 배선층을 가지고 있으나, 각각의 특징만을 필요로 하는 경우에는 어느 한쪽만을 가진 구성으로 해도 된다.

Claims (7)

  1. 외부접속용 단자를 가진 절연기판과, 이 절연기판위에 형성되어서, 탑재될 회로소자를 상기 외부접속용 단자에 접속하기 위한 배선부를 가지며, 상기 배선부는, 상기 절연기판상에 배설되는 복수층의 유기절연막과, 상기 복수층의 유기절연막중 최소한 최하층의 유기절연막위에 배설되는 박막저항소자와, 상기 복수층의 유기절연막중 최상층의 유기절연막위에 배설되어서, 상기 회로소자와의 접속을 행하는 전극층과, 상기 복수층의 유기절연막의 전부 도는 일부의 위에 및 그것들의 전부 또는 일부를 관통하여 배설되고, 상기 전극층, 박막저항소자 및 상기 외부접속단자와의 사이의 행하기 위한 도체배선을 가지며, 상기 박막저항소자는 도체배선보다 높은 저항치를 가지는 것을 특징으로 하는 캐리어기판.
  2. 제1항에 있어서, 상기 박막저항소자는 상기 도체배선을 통해 외부접속용 단자에 접속되는 것을 특징으로 하는 캐리어기판.
  3. 제1항에 있어서, 상기 전극층은 탑재될 회로소자의 단자배치에 대응하여 배열되는 단자를 가지며, 상기 박막저항소자와 상기 전극층과의 사이에 상기 전극층의 단자배열을 상기 외부접속용 단자의 배열에 정합시켜서 접속하기 위한 배선층을 가지는 것을 특징으로 하는 캐리어기판.
  4. 회로소자를 상기 청구항 제1항 기재의 캐리어기판의 전극층에 접속하여 탑재함으로써 구성되는 것을 특징으로 하는 회로소자 피캐지.
  5. 회로소자를 상기 청구항 제2항 기재의 캐리어기판의 전극층에 접속하여 탑재함으로써 구성되는 것을 특징으로 하는 회로소자 패키지.
  6. 회로소자를 상기 청구항 제3항 기재의 캐리어기판의 전극층에 접속하여 탑재함으로써 구성되는 것을 특징으로 하는 회로소자 패키지.
  7. 외부접속용 단자를 가진 절연기판과, 이 절연기판위에 형성되어서, 탑재될 회로소자를 상기 외부접속용 단자에 접속하기 위한 배선부를 가진 캐리어기판의 제조방법으로서, 상기 절연기판위에 유기절연막을 형성하고, 이 절연막위에 박막저항소자를 성막(成膜)하고, 다음에, 유기절연막을 다시 형성하고, 이 절연막위에 탑재될 회로소자와 상기 외부접속용 단자를 그 배열을 정합시켜서 접속하기 위한 배선층을 배설하고, 다시 이 배선층의 위에 유기절연막을 형성하고, 이 절연막위에 상기 회로소자와의 접속을 행하기 위한 전극층을 배설하여, 상기 배선부를 형성하고, 또한 각 절연막을 형성할 때마다 그 막내 및 상하의 층간의 접속을 행하기 위한 도체배선 및 관통공을 형성하여, 상기 배선부내의 상호접속을 행하는 것을 특징으로 하는 캐리어기판의 제조방법.
KR1019890017383A 1988-11-30 1989-11-29 캐리어기판 및 그 제조방법 KR930006274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-302396 1988-11-30
JP63302396A JPH02148862A (ja) 1988-11-30 1988-11-30 回路素子パッケージ、キャリヤ基板および製造方法

Publications (2)

Publication Number Publication Date
KR900008664A KR900008664A (ko) 1990-06-03
KR930006274B1 true KR930006274B1 (ko) 1993-07-09

Family

ID=17908409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017383A KR930006274B1 (ko) 1988-11-30 1989-11-29 캐리어기판 및 그 제조방법

Country Status (5)

Country Link
JP (1) JPH02148862A (ko)
KR (1) KR930006274B1 (ko)
CN (1) CN1015582B (ko)
DE (1) DE3939647A1 (ko)
GB (1) GB2225670B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
DE69304617T2 (de) * 1992-06-15 1997-03-27 Gnb Ind Battery Co Modularer Gehäuseaufbau für Batterien
US5378927A (en) * 1993-05-24 1995-01-03 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
JPH07221462A (ja) * 1994-02-03 1995-08-18 Murata Mfg Co Ltd 複合回路部品
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
EP0804806A1 (en) * 1994-12-22 1997-11-05 Benedict G. Pace Device for superheating steam
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
FR2747780B1 (fr) * 1996-04-22 1998-06-05 Cogema Dispositif de prelevement d'echantillons liquides nocifs, notamment charges de particules solides
DE69637246T2 (de) 1996-09-12 2008-02-14 Ibiden Co., Ltd., Ogaki Leiterplatte zur montage elektronischer bauelemente
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875479A (en) * 1973-05-07 1975-04-01 Gilbert R Jaggar Electrical apparatus
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
DE2915240A1 (de) * 1978-06-28 1980-01-03 Mitsumi Electric Co Gedruckte schaltung
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
DE3382208D1 (de) * 1982-12-15 1991-04-18 Nec Corp Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur.
JPS59180514A (ja) * 1983-03-31 1984-10-13 Toshiba Corp 光受信モジユ−ル
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS60178695A (ja) * 1984-02-17 1985-09-12 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電気的相互接続パツケ−ジ
JPS6148994A (ja) * 1984-08-17 1986-03-10 株式会社日立製作所 モジユ−ル基板
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板

Also Published As

Publication number Publication date
GB2225670A (en) 1990-06-06
KR900008664A (ko) 1990-06-03
GB2225670B (en) 1992-08-19
GB8926971D0 (en) 1990-01-17
CN1043407A (zh) 1990-06-27
JPH02148862A (ja) 1990-06-07
DE3939647A1 (de) 1990-05-31
CN1015582B (zh) 1992-02-19

Similar Documents

Publication Publication Date Title
US5375042A (en) Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit
US4665468A (en) Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
KR930006274B1 (ko) 캐리어기판 및 그 제조방법
US6172305B1 (en) Multilayer circuit board
US5281151A (en) Semiconductor chip carrier, module having same chip carrier mounted therein, and electronic device incorporating same module
US6891266B2 (en) RF transition for an area array package
JP2867313B2 (ja) セラミック基板
US7198996B2 (en) Component built-in module and method for producing the same
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US5559363A (en) Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US7911049B2 (en) Electrically optimized and structurally protected via structure for high speed signals
US6403463B1 (en) Method for fabricating a multichip module to improve signal transmission
KR20040030604A (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US4859808A (en) Electrical conductor having unique solder dam configuration
JP3340350B2 (ja) 薄膜多層基板及び電子装置
US5604658A (en) Trimmable capacitor
EP0797254B1 (en) LSI package and manufacturing method thereof
US5914533A (en) Multilayer module with thinfilm redistribution area
WO1991011025A1 (en) A method for manufacturing of mineature impedance matched interconnection patterns
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH0433396A (ja) 空気層を有するセラミック多層プリント板
JPH10135637A (ja) セラミック多層配線基板
JPH0677665A (ja) 多層回路基板及びその製法
JPS6293961A (ja) 多層配線回路板
JPH06232528A (ja) 混成集積回路基板及びその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee