JPH07221462A - 複合回路部品 - Google Patents
複合回路部品Info
- Publication number
- JPH07221462A JPH07221462A JP6011809A JP1180994A JPH07221462A JP H07221462 A JPH07221462 A JP H07221462A JP 6011809 A JP6011809 A JP 6011809A JP 1180994 A JP1180994 A JP 1180994A JP H07221462 A JPH07221462 A JP H07221462A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- terminal
- composite circuit
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板の寸法を縮小することにより、複合回路
部品全体の小型化、高密度実装化を実現できる複合回路
部品を提供することを目的とする。 【構成】 複数枚のセラミックシート４を積層してなる
長方形または方形の基板２に複数のコンデンサ、複数の
インダクタ、複数の抵抗（いずれも図示せず）のうちの
少なくとも一種を内蔵し、これらコンデンサ等の各々を
基板２に形成した複数の第一端子電極１２に接続し、基
板２の上面の第一端子電極１２の一端の各々にパッド電
極５を形成し、基板２の上面中央に、周辺側面に第二端
子電極８を有する長方形または方形のＩＣパッケージ３
を搭載し、第一、第二端子電極１２，８を整列させてパ
ッド電極５を介して互いに半田付けしてなる複合回路部
品１において、パッド電極５の下方にあたる部分に設け
た貫通孔１０に導体１１を形成し、導体１１を第一端子
電極１２としたことを特徴とする。
部品全体の小型化、高密度実装化を実現できる複合回路
部品を提供することを目的とする。 【構成】 複数枚のセラミックシート４を積層してなる
長方形または方形の基板２に複数のコンデンサ、複数の
インダクタ、複数の抵抗（いずれも図示せず）のうちの
少なくとも一種を内蔵し、これらコンデンサ等の各々を
基板２に形成した複数の第一端子電極１２に接続し、基
板２の上面の第一端子電極１２の一端の各々にパッド電
極５を形成し、基板２の上面中央に、周辺側面に第二端
子電極８を有する長方形または方形のＩＣパッケージ３
を搭載し、第一、第二端子電極１２，８を整列させてパ
ッド電極５を介して互いに半田付けしてなる複合回路部
品１において、パッド電極５の下方にあたる部分に設け
た貫通孔１０に導体１１を形成し、導体１１を第一端子
電極１２としたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、通信機やコンピュータ
等の電子機器に用いられる複合回路部品に関する。
等の電子機器に用いられる複合回路部品に関する。
【０００２】
【従来の技術】従来の複合回路部品の構成を、図５，図
６を用いて説明する。図５において、１は複合回路部品
であり、基板２にＩＣパッケージ３が搭載されてなるも
のである。ここで、基板２は、チタン酸バリウム等の誘
電体セラミックから構成される複数枚のセラミックシー
ト４の表面に、銀−パラジウム等から構成される導体
（図示せず）を印刷し、これらのセラミックシート４を
積層することにより、複数のコンデンサ、複数のインダ
クタ、複数の抵抗（いずれも図示せず）のうちの少なく
とも一種を内蔵してなるものである。そして、基板２の
上面２ａの、対向する長辺２ｂ，２ｃの近傍に、銀−パ
ラジウム等から構成されるパッド電極５が設けられる。
さらに、基板２の対向する側面２ｄ，２ｅに、パッド電
極５に対応して、それぞれ第一端子電極６が設けられ、
対向する端面２ｆ，２ｇにそれぞれ端面電極７が設けら
れる。第一端子電極６，端面電極７はそれぞれ銀−パラ
ジウム等から構成され、基板２に内蔵された導体に接続
され、基板２の上面２ａまで延在する。このうち、第一
端子電極６は、図６に示すように、中間端子９を介して
銀−パラジウム等をディッピングすることにより、パッ
ド電極５に接続される。また、基板２に搭載されるＩＣ
パッケージ３の対向する側面３ａ，３ｂには、銀−パラ
ジウム等から構成され、基板２の上面２ａまで延在し、
その一端がパッド電極５に接続される第二端子電極８が
設けられる。このように、第一端子電極６と第二端子電
極８がパッド電極５，中間端子９を介して接続されるこ
とにより、基板２とＩＣパッケージ３が接続される。
６を用いて説明する。図５において、１は複合回路部品
であり、基板２にＩＣパッケージ３が搭載されてなるも
のである。ここで、基板２は、チタン酸バリウム等の誘
電体セラミックから構成される複数枚のセラミックシー
ト４の表面に、銀−パラジウム等から構成される導体
（図示せず）を印刷し、これらのセラミックシート４を
積層することにより、複数のコンデンサ、複数のインダ
クタ、複数の抵抗（いずれも図示せず）のうちの少なく
とも一種を内蔵してなるものである。そして、基板２の
上面２ａの、対向する長辺２ｂ，２ｃの近傍に、銀−パ
ラジウム等から構成されるパッド電極５が設けられる。
さらに、基板２の対向する側面２ｄ，２ｅに、パッド電
極５に対応して、それぞれ第一端子電極６が設けられ、
対向する端面２ｆ，２ｇにそれぞれ端面電極７が設けら
れる。第一端子電極６，端面電極７はそれぞれ銀−パラ
ジウム等から構成され、基板２に内蔵された導体に接続
され、基板２の上面２ａまで延在する。このうち、第一
端子電極６は、図６に示すように、中間端子９を介して
銀−パラジウム等をディッピングすることにより、パッ
ド電極５に接続される。また、基板２に搭載されるＩＣ
パッケージ３の対向する側面３ａ，３ｂには、銀−パラ
ジウム等から構成され、基板２の上面２ａまで延在し、
その一端がパッド電極５に接続される第二端子電極８が
設けられる。このように、第一端子電極６と第二端子電
極８がパッド電極５，中間端子９を介して接続されるこ
とにより、基板２とＩＣパッケージ３が接続される。
【０００３】
【発明が解決しようとする課題】ところが、従来の複合
回路部品１においては、次のような問題点があった。
回路部品１においては、次のような問題点があった。
【０００４】すなわち、第一端子電極６とパッド電極５
は中間端子９を介して接続される。これは、第一端子電
極６をパッド電極５にディッピングにより直接接続する
と、ディッピングが盛り上がり、パッド電極５上で第一
端子電極６の各々の高さがばらつき、これにより、ＩＣ
パッケージ３を搭載する際に、第二端子電極８を第一端
子電極６上に重ねて載置するとＩＣパッケージ３がガタ
つくので、このガタつきを防ぐためである。このため、
図６に示すとおり、中間端子９の長さＬは不可欠であ
り、長さＬで規定される部分を削除して基板２の寸法を
縮小することはできず、複合回路部品１の小型化、高密
度実装化を図るうえで障害となっていた。そこで、本発
明においては、この長さＬで規定される部分を削除して
基板の寸法を縮小することにより、複合回路部品全体の
小型化、高密度実装化を実現できる複合回路部品を提供
することを目的とする。
は中間端子９を介して接続される。これは、第一端子電
極６をパッド電極５にディッピングにより直接接続する
と、ディッピングが盛り上がり、パッド電極５上で第一
端子電極６の各々の高さがばらつき、これにより、ＩＣ
パッケージ３を搭載する際に、第二端子電極８を第一端
子電極６上に重ねて載置するとＩＣパッケージ３がガタ
つくので、このガタつきを防ぐためである。このため、
図６に示すとおり、中間端子９の長さＬは不可欠であ
り、長さＬで規定される部分を削除して基板２の寸法を
縮小することはできず、複合回路部品１の小型化、高密
度実装化を図るうえで障害となっていた。そこで、本発
明においては、この長さＬで規定される部分を削除して
基板の寸法を縮小することにより、複合回路部品全体の
小型化、高密度実装化を実現できる複合回路部品を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、複数枚のセラミックシートを積
層してなる長方形または方形の基板に複数のコンデン
サ、複数のインダクタ、またはこれら両者を内蔵し、こ
れらコンデンサ等の各々を該基板に形成した複数の第一
端子電極に接続し、前記基板の上面の前記第一端子電極
の一端の各々にパッド電極を形成し、前記基板の上面中
央に前記第一端子電極と同一の間隔で周辺側面に第二端
子電極を有する長方形または方形のＩＣパッケージを搭
載し、前記第一、第二端子電極を整列させて前記パッド
電極を介して互いに半田付けしてなる複合回路部品にお
いて、前記パッド電極の下方にあたる部分に前記セラミ
ックシートを貫通する貫通孔を設け、該貫通孔に導体を
形成し、該導体を前記第一端子電極としたことを特徴と
する。
め、本発明においては、複数枚のセラミックシートを積
層してなる長方形または方形の基板に複数のコンデン
サ、複数のインダクタ、またはこれら両者を内蔵し、こ
れらコンデンサ等の各々を該基板に形成した複数の第一
端子電極に接続し、前記基板の上面の前記第一端子電極
の一端の各々にパッド電極を形成し、前記基板の上面中
央に前記第一端子電極と同一の間隔で周辺側面に第二端
子電極を有する長方形または方形のＩＣパッケージを搭
載し、前記第一、第二端子電極を整列させて前記パッド
電極を介して互いに半田付けしてなる複合回路部品にお
いて、前記パッド電極の下方にあたる部分に前記セラミ
ックシートを貫通する貫通孔を設け、該貫通孔に導体を
形成し、該導体を前記第一端子電極としたことを特徴と
する。
【０００６】また、前記第一端子電極の他端を前記基板
の底面に引き出し、該底面に前記第一端子電極に連続し
てバンプを形成し、該バンプを介して、前記基板を実装
面に実装したことを特徴とする。
の底面に引き出し、該底面に前記第一端子電極に連続し
てバンプを形成し、該バンプを介して、前記基板を実装
面に実装したことを特徴とする。
【０００７】さらに、前記第一端子電極の他端を前記基
板の側面に引き出し、該側面に前記第一端子電極に連続
する外部電極を形成し、該外部電極を介して前記基板を
実装面に実装したことを特徴とする。
板の側面に引き出し、該側面に前記第一端子電極に連続
する外部電極を形成し、該外部電極を介して前記基板を
実装面に実装したことを特徴とする。
【０００８】
【作用】本発明の複合回路部品においては、基板の電極
とパッド電極との接続が、基板の内部に形成された第一
端子電極を介してなされるので、基板上のパッド電極と
第一端子電極の接続に要していた部分を削除することが
でき、これにより基板の寸法が縮小される。
とパッド電極との接続が、基板の内部に形成された第一
端子電極を介してなされるので、基板上のパッド電極と
第一端子電極の接続に要していた部分を削除することが
でき、これにより基板の寸法が縮小される。
【０００９】
【実施例】本発明の実施例にかかる複合回路部品の構成
を、図１乃至図４を用いて説明する。なお、従来例と同
一、もしくは同等の部分については、同一符号を付し、
その説明は省略する。本発明は、基板の内部に形成され
た第一端子電極を介して、基板の電極とパッド電極との
接続がなされるとともに、実装する際の基板の電極と実
装面の配線との接続が、第一端子電極に接続されるバン
プまたは基板の側面に設けられる外部電極を介してなさ
れる複合回路部品を提供するものである。
を、図１乃至図４を用いて説明する。なお、従来例と同
一、もしくは同等の部分については、同一符号を付し、
その説明は省略する。本発明は、基板の内部に形成され
た第一端子電極を介して、基板の電極とパッド電極との
接続がなされるとともに、実装する際の基板の電極と実
装面の配線との接続が、第一端子電極に接続されるバン
プまたは基板の側面に設けられる外部電極を介してなさ
れる複合回路部品を提供するものである。
【００１０】まず、本発明の第一の実施例にかかる複合
回路部品の構成を、図１，図２を用いて説明する。複合
回路部品１を構成する基板２において、基板２の上面２
ａに形成されるパッド電極５の下方にあたる部分に、セ
ラミックシート４を積層方向に貫通し、基板２の底面２
ｈに達する貫通孔１０が形成される。そして、貫通孔１
０に銀−パラジウム等から構成される導体１１が充填さ
れることにより、第一端子電極１２が、その一端１２ａ
をパッド電極５に接続されて形成される。さらに、基板
２の底面２ｈには、第一端子電極１２の他端１２ｂに接
続され、半田等から構成されるバンプ１３が形成され
る。このような構成を備える複合回路部品１において
は、基板２とパッド電極５が第一端子電極１２を介して
接続され、また、複合回路部品１を実装する際には、基
板２の電極と実装面の配線（図示せず）とがバンプ１３
を介して接続される。
回路部品の構成を、図１，図２を用いて説明する。複合
回路部品１を構成する基板２において、基板２の上面２
ａに形成されるパッド電極５の下方にあたる部分に、セ
ラミックシート４を積層方向に貫通し、基板２の底面２
ｈに達する貫通孔１０が形成される。そして、貫通孔１
０に銀−パラジウム等から構成される導体１１が充填さ
れることにより、第一端子電極１２が、その一端１２ａ
をパッド電極５に接続されて形成される。さらに、基板
２の底面２ｈには、第一端子電極１２の他端１２ｂに接
続され、半田等から構成されるバンプ１３が形成され
る。このような構成を備える複合回路部品１において
は、基板２とパッド電極５が第一端子電極１２を介して
接続され、また、複合回路部品１を実装する際には、基
板２の電極と実装面の配線（図示せず）とがバンプ１３
を介して接続される。
【００１１】次に、本発明の第二の実施例にかかる複合
回路部品の構成を、図３，図４を用いて説明する。複合
回路部品１を構成する基板２において、基板２の上面２
ａのパッド電極５の下方にあたる部分に、セラミックシ
ート４を積層方向に貫通し、基板２の中間層のセラミッ
クシート４ａ上の導体１４に達する貫通孔１５が形成さ
れる。そして、貫通孔１５に銀−パラジウム等から構成
される導体１６が充填されることにより、第一端子電極
１７が、その一端１７ａをパッド電極５に接続され、他
端をセラミックシート４ａ上の導体１４に接続されて形
成される。そして、セラミックシート４ａ上の導体は基
板２の対向する側面２ｄ，２ｅまで延在しており、側面
２ｄ，２ｅに付され銀−パラジウム等から構成される外
部電極１８に連続する。このような構成を備える複合回
路部品１においては、基板２の電極とパッド電極５とが
第一端子電極１７を介して接続され、また、複合回路部
品１を実装する際には、基板２の電極と実装面の配線
（図示せず）とが外部電極１８を介して接続される。
回路部品の構成を、図３，図４を用いて説明する。複合
回路部品１を構成する基板２において、基板２の上面２
ａのパッド電極５の下方にあたる部分に、セラミックシ
ート４を積層方向に貫通し、基板２の中間層のセラミッ
クシート４ａ上の導体１４に達する貫通孔１５が形成さ
れる。そして、貫通孔１５に銀−パラジウム等から構成
される導体１６が充填されることにより、第一端子電極
１７が、その一端１７ａをパッド電極５に接続され、他
端をセラミックシート４ａ上の導体１４に接続されて形
成される。そして、セラミックシート４ａ上の導体は基
板２の対向する側面２ｄ，２ｅまで延在しており、側面
２ｄ，２ｅに付され銀−パラジウム等から構成される外
部電極１８に連続する。このような構成を備える複合回
路部品１においては、基板２の電極とパッド電極５とが
第一端子電極１７を介して接続され、また、複合回路部
品１を実装する際には、基板２の電極と実装面の配線
（図示せず）とが外部電極１８を介して接続される。
【００１２】なお、本実施例においては、基板に形成さ
れる貫通孔に導体を充填して第一端子電極を形成する場
合について説明したが、貫通孔の内壁に導体を塗布して
第一端子電極を形成しても同様の作用・効果が得られる
ものである。
れる貫通孔に導体を充填して第一端子電極を形成する場
合について説明したが、貫通孔の内壁に導体を塗布して
第一端子電極を形成しても同様の作用・効果が得られる
ものである。
【００１３】上記のとおり、本発明の複合回路部品によ
れば、基板の電極とパッド電極との接続が、基板の内部
に形成された第一端子電極を介してなされる。したがっ
て、基板上で第一端子電極とパッド電極とを接続する必
要がなく、基板上の両者の接続に要していた部分を削除
して基板の寸法を縮小することができ、複合回路部品全
体の小型化、高密度実装化が実現できる。
れば、基板の電極とパッド電極との接続が、基板の内部
に形成された第一端子電極を介してなされる。したがっ
て、基板上で第一端子電極とパッド電極とを接続する必
要がなく、基板上の両者の接続に要していた部分を削除
して基板の寸法を縮小することができ、複合回路部品全
体の小型化、高密度実装化が実現できる。
【００１４】
【発明の効果】本発明の複合回路部品によれば、基板上
で第一端子電極とパッド電極とを接続する必要がないた
めに、基板上の両者の接続に要していた部分を削除して
基板の寸法を縮小し、ひいては複合回路部品全体の小型
化、高密度実装化が実現できる。
で第一端子電極とパッド電極とを接続する必要がないた
めに、基板上の両者の接続に要していた部分を削除して
基板の寸法を縮小し、ひいては複合回路部品全体の小型
化、高密度実装化が実現できる。
【図１】本発明の第一の実施例にかかる複合回路部品の
斜視図。
斜視図。
【図２】本発明の第一の実施例にかかる複合回路部品の
断面図。
断面図。
【図３】本発明の第二の実施例にかかる複合回路部品の
斜視図。
斜視図。
【図４】本発明の第二の実施例にかかる複合回路部品の
断面図。
断面図。
【図５】従来の複合回路部品の斜視図。
【図６】従来の複合回路部品の断面図。
１ 複合回路部品 ２ 基板 ２ａ 基板の上面 ３ ＩＣパッケージ ４ セラミックシート ５ パッド電極 ８ 第二端子電極 １０ 貫通孔 １１ 導体 １２ 第一端子電極
Claims (3)
- 【請求項１】複数枚のセラミックシートを積層してなる
長方形または方形の基板に複数のコンデンサ、複数のイ
ンダクタ、複数の抵抗のうちの少なくとも一種を内蔵
し、これらコンデンサ等の各々を該基板に形成した複数
の第一端子電極に接続し、前記基板の上面の前記第一端
子電極の一端の各々にパッド電極を形成し、前記基板の
上面中央に前記第一端子電極と同一の間隔で周辺側面に
第二端子電極を有する長方形または方形のＩＣパッケー
ジを搭載し、前記第一、第二端子電極を整列させて前記
パッド電極を介して互いに半田付けしてなる複合回路部
品において、前記パッド電極の下方にあたる部分に前記
セラミックシートを貫通する貫通孔を設け、該貫通孔に
導体を形成し、該導体を前記第一端子電極としたことを
特徴とする複合回路部品。 - 【請求項２】前記第一端子電極の他端を前記基板の底面
に引き出し、該底面に、前記第一端子電極に連続してバ
ンプを形成し、該バンプを介して前記基板を実装面に実
装したことを特徴とする請求項１に記載の複合回路部
品。 - 【請求項３】前記第一端子電極の他端を前記基板の中間
部において前記基板の側面に引き出し、該側面に前記第
一端子電極に連続する外部電極を形成し、該外部電極を
介して前記基板を実装面に実装したことを特徴とする請
求項１に記載の複合回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6011809A JPH07221462A (ja) | 1994-02-03 | 1994-02-03 | 複合回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6011809A JPH07221462A (ja) | 1994-02-03 | 1994-02-03 | 複合回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221462A true JPH07221462A (ja) | 1995-08-18 |
Family
ID=11788161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6011809A Pending JPH07221462A (ja) | 1994-02-03 | 1994-02-03 | 複合回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186301A (ja) * | 2011-03-04 | 2012-09-27 | Olympus Corp | 配線板、配線板の製造方法、および撮像装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063986A (ja) * | 1983-09-19 | 1985-04-12 | 株式会社日立製作所 | 多層セラミツク配線基板 |
| JPH02148862A (ja) * | 1988-11-30 | 1990-06-07 | Hitachi Ltd | 回路素子パッケージ、キャリヤ基板および製造方法 |
| JPH05218653A (ja) * | 1992-01-31 | 1993-08-27 | Sumitomo Metal Ind Ltd | セラミック多層回路基板 |
| JPH05243744A (ja) * | 1992-03-02 | 1993-09-21 | Murata Mfg Co Ltd | 多層セラミック基板 |
-
1994
- 1994-02-03 JP JP6011809A patent/JPH07221462A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063986A (ja) * | 1983-09-19 | 1985-04-12 | 株式会社日立製作所 | 多層セラミツク配線基板 |
| JPH02148862A (ja) * | 1988-11-30 | 1990-06-07 | Hitachi Ltd | 回路素子パッケージ、キャリヤ基板および製造方法 |
| JPH05218653A (ja) * | 1992-01-31 | 1993-08-27 | Sumitomo Metal Ind Ltd | セラミック多層回路基板 |
| JPH05243744A (ja) * | 1992-03-02 | 1993-09-21 | Murata Mfg Co Ltd | 多層セラミック基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186301A (ja) * | 2011-03-04 | 2012-09-27 | Olympus Corp | 配線板、配線板の製造方法、および撮像装置 |
| US9693460B2 (en) | 2011-03-04 | 2017-06-27 | Olympus Corporation | Wiring board, manufacturing method for wiring board, and image pickup apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007019498A (ja) | 半導体マルチチップパッケージ | |
| JP3088021B2 (ja) | 電圧制御発振器 | |
| JPH10289837A (ja) | 積層電子部品 | |
| US6674221B2 (en) | Electronic component module and piezoelectric oscillator device | |
| US6756628B2 (en) | Capacitor sheet with built in capacitors | |
| JP2000223357A (ja) | 積層セラミックコンデンサ | |
| JP2982539B2 (ja) | チップ型貫通コンデンサ | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH07221462A (ja) | 複合回路部品 | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JP3152138B2 (ja) | 弾性表面波装置 | |
| JP3164182B2 (ja) | 複合電子部品 | |
| JPH05235689A (ja) | 高周波デバイス | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JPH0231797Y2 (ja) | ||
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JP2002359343A (ja) | 半導体装置 | |
| JPH05166672A (ja) | 複合部品 | |
| JP2604203Y2 (ja) | セラミックコンデンサ | |
| JPH10199745A (ja) | 表面実装型電子部品及び回路基板並びに実装方法 | |
| JPH0572177U (ja) | 多層基板による回路モジュール | |
| JPS61168992A (ja) | 回路基板 | |
| JPH06333773A (ja) | チップ型電子部品 |