JPS61168992A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS61168992A JPS61168992A JP60010143A JP1014385A JPS61168992A JP S61168992 A JPS61168992 A JP S61168992A JP 60010143 A JP60010143 A JP 60010143A JP 1014385 A JP1014385 A JP 1014385A JP S61168992 A JPS61168992 A JP S61168992A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic substrate
- dielectric constant
- thick film
- constant ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器に用いることができる回路基板に関す
るものである。
るものである。
従来の技術
近年、電子機器にセラミック誘電体を応用した回路基板
が幅広く使用されている。
が幅広く使用されている。
以下図面を参照しながら従来の回路基板の一例について
説明する。
説明する。
第３図は従来の回路基板の側断面図を示すものであシ、
第３図において、１は基板、２は電子部品、３は導体、
４は抵抗体、６はスルーホール、６は厚膜ガラス、樹脂
等のオーバーコート、８ははんだである。
第３図において、１は基板、２は電子部品、３は導体、
４は抵抗体、６はスルーホール、６は厚膜ガラス、樹脂
等のオーバーコート、８ははんだである。
以上のように構成された回路基板について、以下その動
作を説明する。
作を説明する。
第３図の回路基板は厚膜）・イブリッドＩＣ６って、一
般に基板１をアルミナにより構成しており、表面、裏面
に導体３を印刷法にて構成し、スルーホール５によって
表裏面の導体を結線し、抵抗体法にて構成した後、電子
部品２を搭載してはんだ８によって結線される。
般に基板１をアルミナにより構成しており、表面、裏面
に導体３を印刷法にて構成し、スルーホール５によって
表裏面の導体を結線し、抵抗体法にて構成した後、電子
部品２を搭載してはんだ８によって結線される。
一方、第２図は一般的なラジオ受信機におけるＦＭ−Ａ
Ｍ中間周波増幅回路例であり、増幅素子ＩＣ１，コンデ
ンサＣｌ−０１７、抵抗ｆｔ１−Ｒｌｌ、中間周波トラ
ンスＴＩ、Ｔ２、トランジスタＱ１．Ｑ２、コイルＬ１
．Ｌ２、バリコンＶ１１によシ構成され、これらは第３
図のような従来の回路基板に搭載され結線されていた。
Ｍ中間周波増幅回路例であり、増幅素子ＩＣ１，コンデ
ンサＣｌ−０１７、抵抗ｆｔ１−Ｒｌｌ、中間周波トラ
ンスＴＩ、Ｔ２、トランジスタＱ１．Ｑ２、コイルＬ１
．Ｌ２、バリコンＶ１１によシ構成され、これらは第３
図のような従来の回路基板に搭載され結線されていた。
発明が解決しようとする問題点
しかしながら上記のような構成では、搭載する電子部品
２の数が多く機器の高密度化、小型化が困難であり、部
品の実装コストが多くなるとともに、電子部品の接続点
における信頼性が低下するという問題点を有していた。
２の数が多く機器の高密度化、小型化が困難であり、部
品の実装コストが多くなるとともに、電子部品の接続点
における信頼性が低下するという問題点を有していた。
一方、回路基板１は回路結線だけの単一機能にとどまり
多機能化が困難という問題点を有していた。
多機能化が困難という問題点を有していた。
本発明は上記問題点に鑑み、高密度、小型化を実現させ
部品実装コストを低減するとともに信頼性の高い、複合
機能を有する回路基板を提供するものである。
部品実装コストを低減するとともに信頼性の高い、複合
機能を有する回路基板を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の回路基板は、高誘
電率セラミック基板内部に複数の積層コンデンサを設ケ
、そのコンデンサをスルーホールによって表面に引き出
すとともに表面に厚膜回路を構成して成る第１の複合部
品と、低誘電率セラミック基板内部に複数の積層コンデ
ンサを設け。
電率セラミック基板内部に複数の積層コンデンサを設ケ
、そのコンデンサをスルーホールによって表面に引き出
すとともに表面に厚膜回路を構成して成る第１の複合部
品と、低誘電率セラミック基板内部に複数の積層コンデ
ンサを設け。
そのコンデンサをスルーホールによって表面に引き出す
とともに表面に厚膜回路を構成して成る第２の複合部品
とを樹脂あるいは厚膜ガラス等によって接着すると同時
に対向する導体を接続し、さらに第１あるいは第２の複
合部品の表面に池の電子部品を装着して成るという構成
を備えたものである。
とともに表面に厚膜回路を構成して成る第２の複合部品
とを樹脂あるいは厚膜ガラス等によって接着すると同時
に対向する導体を接続し、さらに第１あるいは第２の複
合部品の表面に池の電子部品を装着して成るという構成
を備えたものである。
作用
本発明は上記した構成によって、高誘電率セラミック基
板と、低誘電率セラミック基板の内部に各々複数の積層
コンデンサを設けるとともに、そのコンデンサをスルー
ホール、厚膜導体により接続することによって回路基板
内にコンデンサ回路を構成し、さらに前記回路基板の表
面に厚膜回路を構成することによって表面に搭載する電
子部品を大幅に削減させることができ１機器の高密度化
、小型化がはかれ、部品の実装コストを下げることがで
きるとともに、電子部品の接続箇所が少なくなることか
ら信頼性を著しく向上させることができる。一方、回路
基板として回路結線だけの単一機能にとどまらずコンデ
ンサ、抵抗を複合した多機能回路基板が実現できる。
板と、低誘電率セラミック基板の内部に各々複数の積層
コンデンサを設けるとともに、そのコンデンサをスルー
ホール、厚膜導体により接続することによって回路基板
内にコンデンサ回路を構成し、さらに前記回路基板の表
面に厚膜回路を構成することによって表面に搭載する電
子部品を大幅に削減させることができ１機器の高密度化
、小型化がはかれ、部品の実装コストを下げることがで
きるとともに、電子部品の接続箇所が少なくなることか
ら信頼性を著しく向上させることができる。一方、回路
基板として回路結線だけの単一機能にとどまらずコンデ
ンサ、抵抗を複合した多機能回路基板が実現できる。
実施例
以下本発明の実施例の回路基板について１図面を参照し
ながら説明する。
ながら説明する。
第１図は本発明の一実施例における回路基板の側断面図
である。第１図において、２は電子部品、３は導体、４
は抵抗体、６．７はスルーホール、６は厚膜ガラス、樹
脂等のオーバーコート、８ははんだ、９は高誘電率セラ
ミック基板、１ｏは低誘電率セラミック基板シ１１はス
ルーホール５の低誘電率セラミック基板１０とを接着す
る厚膜ガラス、・ＣＩＱ、０１１は低誘電率セラミック
基板１０の内部に構成した積層コンデンサ、Ｃ１２゜０
１３は高誘電率セラミック基板９の内部に構成した積層
コンデンサである。
である。第１図において、２は電子部品、３は導体、４
は抵抗体、６．７はスルーホール、６は厚膜ガラス、樹
脂等のオーバーコート、８ははんだ、９は高誘電率セラ
ミック基板、１ｏは低誘電率セラミック基板シ１１はス
ルーホール５の低誘電率セラミック基板１０とを接着す
る厚膜ガラス、・ＣＩＱ、０１１は低誘電率セラミック
基板１０の内部に構成した積層コンデンサ、Ｃ１２゜０
１３は高誘電率セラミック基板９の内部に構成した積層
コンデンサである。
以上のように構成された回路基板について、以下第１図
、第２図を用いてその動作を説明する。
、第２図を用いてその動作を説明する。
コンデンサ０１０，０１１は低誘電率セラミック基板１
０の内部に積層法によって作られたコンデンサであり、
コンデンサ０１２，０１３は高誘電率セラミック基板９
の内部に積層法によりて作られたコンデンサを示しであ
る。これらはスルーホール５によりて各々のセラミック
基板９．１０の表面に導出され、導体１１を前記コンデ
ンサの端子電極としており、高誘電率セラミック基板９
にありては表面に構成した導体３．抵抗体４との接続に
よりネットワークを構成し、低誘電率セラミック基板１
０にあっては表面に構成した導体３との接続により電子
部品２との結線導体としている。
０の内部に積層法によって作られたコンデンサであり、
コンデンサ０１２，０１３は高誘電率セラミック基板９
の内部に積層法によりて作られたコンデンサを示しであ
る。これらはスルーホール５によりて各々のセラミック
基板９．１０の表面に導出され、導体１１を前記コンデ
ンサの端子電極としており、高誘電率セラミック基板９
にありては表面に構成した導体３．抵抗体４との接続に
よりネットワークを構成し、低誘電率セラミック基板１
０にあっては表面に構成した導体３との接続により電子
部品２との結線導体としている。
−÷ 鯰町官沃轡す志士３ ）ｐ廿帽＾ ／ＩＩＣ，
球唇會セラミック基板１ｏは厚膜ガラス１２によシ接着
するとともに、高誘電率セラミック基板９と低誘電率セ
ラミック基板１ｏとの結線を必要とする導体１１および
導体３は各々の箇所で対向させ、厚膜ガラスによる接着
時に同時に厚膜導体によシ接続できる。
球唇會セラミック基板１ｏは厚膜ガラス１２によシ接着
するとともに、高誘電率セラミック基板９と低誘電率セ
ラミック基板１ｏとの結線を必要とする導体１１および
導体３は各々の箇所で対向させ、厚膜ガラスによる接着
時に同時に厚膜導体によシ接続できる。
なお、スルーホール７は低誘電率セラミック基板あるい
は高誘電率セラミック基板の表裏面を結線するためのも
のである。
は高誘電率セラミック基板の表裏面を結線するためのも
のである。
以上のように本実施例によれば、第２図における０１．
０２，０３，０４，０Ｂ、Ｃ；７，０Ｂ。
０２，０３，０４，０Ｂ、Ｃ；７，０Ｂ。
０９．０１２，０１３のコンデンサを高誘電率セラミッ
ク基板９の内部に設け、それらのコンデンサをスルーホ
ール６によって各々表面に引き出すとともに、表面に第
２図におけるａｌ−ｆｔ＋ １の抵抗体４を構成した第
１の複合部品と、第２図における０５，０１０，０１１
のコンデンサを低誘電率セラミック基板１ｏの内部に設
け、それらのコンデンサをスルーホール６によって表面
に引き出すとともに１表面に厚膜回路を構成した第２の
複合部品とを厚膜ガラス等によって接着すると同時に、
対向する導体を接着面で厚膜導体により接続して回路を
構成することにより、表面に搭載する他の電子部品２を
大幅に削減でき（第２図においては部品数３８個が１０
個になる。）、実装密度を著しく向上させ１機器の高密
度化、小型化がはかれ、部品の実装コストを下げること
ができるとともに、電子部品の接続箇所が少なくなるこ
とから信頼性を著しく向上させることができる回路基板
を提供できる。また、回路基板として回路結線だけの単
一機能にとどまらずコンデンサ、抵抗を複合した多機能
回路基板が実現できる。
ク基板９の内部に設け、それらのコンデンサをスルーホ
ール６によって各々表面に引き出すとともに、表面に第
２図におけるａｌ−ｆｔ＋ １の抵抗体４を構成した第
１の複合部品と、第２図における０５，０１０，０１１
のコンデンサを低誘電率セラミック基板１ｏの内部に設
け、それらのコンデンサをスルーホール６によって表面
に引き出すとともに１表面に厚膜回路を構成した第２の
複合部品とを厚膜ガラス等によって接着すると同時に、
対向する導体を接着面で厚膜導体により接続して回路を
構成することにより、表面に搭載する他の電子部品２を
大幅に削減でき（第２図においては部品数３８個が１０
個になる。）、実装密度を著しく向上させ１機器の高密
度化、小型化がはかれ、部品の実装コストを下げること
ができるとともに、電子部品の接続箇所が少なくなるこ
とから信頼性を著しく向上させることができる回路基板
を提供できる。また、回路基板として回路結線だけの単
一機能にとどまらずコンデンサ、抵抗を複合した多機能
回路基板が実現できる。
発明の効果
以上のように本発明は一誘電率セラミック基板内部に複
数の積層コンデンサを設け、そのコンデンサをスルーホ
ールによって表面に引き出すとともに表面に厚膜回路を
構成して成る第１の複合部品と、低誘電率セラミック基
板内部に複数の積層コンデンサを設け、そのコンデンサ
をスルーホールによって表面に引き出すとともに表面に
厚膜回路を構成して成る第２の複合部品とを樹脂あるい
は厚膜ガラス等によりて接着すると同時に、対向する導
体を接続して回路を構成することによシ、第１あるいは
第２の複合部品の表面に搭載する他の電子部品を大幅に
削減でき、実装密度を著しく向上させ、機器の高密度化
、小型化がはかれ、部品の実装コストを下げることがで
きるとともに、電子部品の接続箇所が少なくなることか
ら信頼性を著しく向上させることができる。一方、回路
基板として回路結線だけの単一機能にとどまらずコンデ
ンサ、抵抗を複合した多機能回路基板が実現できる。
数の積層コンデンサを設け、そのコンデンサをスルーホ
ールによって表面に引き出すとともに表面に厚膜回路を
構成して成る第１の複合部品と、低誘電率セラミック基
板内部に複数の積層コンデンサを設け、そのコンデンサ
をスルーホールによって表面に引き出すとともに表面に
厚膜回路を構成して成る第２の複合部品とを樹脂あるい
は厚膜ガラス等によりて接着すると同時に、対向する導
体を接続して回路を構成することによシ、第１あるいは
第２の複合部品の表面に搭載する他の電子部品を大幅に
削減でき、実装密度を著しく向上させ、機器の高密度化
、小型化がはかれ、部品の実装コストを下げることがで
きるとともに、電子部品の接続箇所が少なくなることか
ら信頼性を著しく向上させることができる。一方、回路
基板として回路結線だけの単一機能にとどまらずコンデ
ンサ、抵抗を複合した多機能回路基板が実現できる。
第１図は本発明の一実施例における回路基板の側断面図
、第２図は一般的なＦＭ／ムＭ中間周波増幅回路図、第
３図は従来の回路基板の側断面図である。 ２・・・・・・電子部品、３・・・・・・導体、４・・
・・・・抵抗体、６．７・・・・・・スルーホール、６
・・・・・・厚膜ガラス、樹誘電率セラミック基板、１
０・・・・・・低誘電率セラミック基板、１１・・・・
・・スルーホール６の表面部導体−１２・・・・・高誘
電率セラミック基板９と低誘電率セラミック基板１ｏと
を接着する厚膜ガラスまたは樹脂、Ｃ１ｏ、Ｃ１１・・
・・・・低誘電率セラミック基板１０の内部に構成した
積層コンデンサ、Ｃ１２゜０１３・・・・・・高誘電率
セラミック基板９の内部に構成した積層コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２、
ｆ子部品 ｑ９．高−一叱中セラミック薯１瓦５．
７ スルーホール １２・・４１「ｔラスト・・オ
ーバー】−ト Ｃに、 Ｉｌ、 １２． ｕ・ コン
デソサト−・ＩＪんに゛ 第２図 第３図
、第２図は一般的なＦＭ／ムＭ中間周波増幅回路図、第
３図は従来の回路基板の側断面図である。 ２・・・・・・電子部品、３・・・・・・導体、４・・
・・・・抵抗体、６．７・・・・・・スルーホール、６
・・・・・・厚膜ガラス、樹誘電率セラミック基板、１
０・・・・・・低誘電率セラミック基板、１１・・・・
・・スルーホール６の表面部導体−１２・・・・・高誘
電率セラミック基板９と低誘電率セラミック基板１ｏと
を接着する厚膜ガラスまたは樹脂、Ｃ１ｏ、Ｃ１１・・
・・・・低誘電率セラミック基板１０の内部に構成した
積層コンデンサ、Ｃ１２゜０１３・・・・・・高誘電率
セラミック基板９の内部に構成した積層コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２、
ｆ子部品 ｑ９．高−一叱中セラミック薯１瓦５．
７ スルーホール １２・・４１「ｔラスト・・オ
ーバー】−ト Ｃに、 Ｉｌ、 １２． ｕ・ コン
デソサト−・ＩＪんに゛ 第２図 第３図
Claims (2)
- （１）高誘電率セラミック基板の内部に設けた複数の積
層コンデンサをスルーホールによって表面に引き出すと
ともに表面に厚膜回路を構成して成る第１の複合部品と
、低誘電率セラミック基板の内部に設けた複数の積層コ
ンデンサをスルーホールによって表面に引き出すととも
に表面に厚膜回路を構成して成る第２の複合部品とを樹
脂あるいは厚膜ガラス等によって接着すると同時に対向
する導体を接続し、さらに第１あるいは第２の複合部品
の表面に他の電子部品を装着して成ることを特徴とする
回路基板。 - （２）第１、第２の複合部品のスルーホールの内少なく
とも一つ以上が複合部品の表裏面を結線するためにのみ
に構成されたことを特徴とする特許請求の範囲第１項記
載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010143A JPH0632382B2 (ja) | 1985-01-22 | 1985-01-22 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010143A JPH0632382B2 (ja) | 1985-01-22 | 1985-01-22 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61168992A true JPS61168992A (ja) | 1986-07-30 |
| JPH0632382B2 JPH0632382B2 (ja) | 1994-04-27 |
Family
ID=11742059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010143A Expired - Lifetime JPH0632382B2 (ja) | 1985-01-22 | 1985-01-22 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632382B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480096A (en) * | 1987-09-19 | 1989-03-24 | Nippon Cmk Kk | Formation of condenser or like on printed wiring board |
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5085874B2 (ja) * | 2006-03-23 | 2012-11-28 | ローム株式会社 | 複合回路部品およびこれを備える半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166068U (ja) * | 1982-04-30 | 1983-11-05 | 富士通株式会社 | 多層印刷配線板 |
| JPS59111394A (ja) * | 1982-12-16 | 1984-06-27 | 松下電器産業株式会社 | コンデンサ内蔵セラミツク多層基板 |
| JPS59136962A (ja) * | 1983-01-27 | 1984-08-06 | Matsushita Electric Ind Co Ltd | 電子回路部品 |
| JPS59136961A (ja) * | 1983-01-27 | 1984-08-06 | Matsushita Electric Ind Co Ltd | 電子回路部品 |
-
1985
- 1985-01-22 JP JP60010143A patent/JPH0632382B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166068U (ja) * | 1982-04-30 | 1983-11-05 | 富士通株式会社 | 多層印刷配線板 |
| JPS59111394A (ja) * | 1982-12-16 | 1984-06-27 | 松下電器産業株式会社 | コンデンサ内蔵セラミツク多層基板 |
| JPS59136962A (ja) * | 1983-01-27 | 1984-08-06 | Matsushita Electric Ind Co Ltd | 電子回路部品 |
| JPS59136961A (ja) * | 1983-01-27 | 1984-08-06 | Matsushita Electric Ind Co Ltd | 電子回路部品 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480096A (en) * | 1987-09-19 | 1989-03-24 | Nippon Cmk Kk | Formation of condenser or like on printed wiring board |
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0632382B2 (ja) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| US4193082A (en) | Multi-layer dielectric structure | |
| JPH04220004A (ja) | 電圧制御発振器 | |
| JP3309522B2 (ja) | 多層基板及びその製造方法 | |
| JPS6266506A (ja) | 多層セラミツクコンデンサ−を含む高静電容量ブスバ− | |
| JPS61168992A (ja) | 回路基板 | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JPS62234395A (ja) | 両面回路基板 | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JPS61168990A (ja) | プリント回路基板 | |
| JPH0533016Y2 (ja) | ||
| JPH0513559B2 (ja) | ||
| JPS6347248B2 (ja) | ||
| JPH01173777A (ja) | 積層型集積回路モジュール | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPS63126295A (ja) | 高周波回路基板 | |
| JPS60245195A (ja) | 多層配線基板 | |
| JPS6153881A (ja) | 電子回路装置 | |
| JPH07221462A (ja) | 複合回路部品 |