JP5085874B2 - 複合回路部品およびこれを備える半導体装置 - Google Patents
複合回路部品およびこれを備える半導体装置 Download PDFInfo
- Publication number
- JP5085874B2 JP5085874B2 JP2006081430A JP2006081430A JP5085874B2 JP 5085874 B2 JP5085874 B2 JP 5085874B2 JP 2006081430 A JP2006081430 A JP 2006081430A JP 2006081430 A JP2006081430 A JP 2006081430A JP 5085874 B2 JP5085874 B2 JP 5085874B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- constant layer
- layer
- capacitor
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 84
- 239000011347 resin Substances 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 239000000463 material Substances 0.000 description 23
- 238000010304 firing Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000009499 grossing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000010344 co-firing Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、たとえば、ＲＦモジュールなどの半導体装置およびこれに用いられる複合回路部品に関する。
近年、携帯電話機や携帯型パーソナルコンピュータなどの小型化に伴って、それらに用いられる半導体装置の小型化が要求されている。
この小型化の要求に応えるために、コンデンサなどの素子を内蔵した複合回路基板が提案されている（たとえば、特許文献１参照）。複合回路基板は、たとえば、配線が形成された低誘電率層と、コンデンサが形成された高誘電率層とを積層した構成を有している。このような複合回路基板は、低誘電率層を構成するセラミックグリーンシートと、高誘電率層を構成するセラミックグリーンシートとを積層し、これらを焼成することにより作成される。
特開２００１−２２０２１９号公報
この小型化の要求に応えるために、コンデンサなどの素子を内蔵した複合回路基板が提案されている（たとえば、特許文献１参照）。複合回路基板は、たとえば、配線が形成された低誘電率層と、コンデンサが形成された高誘電率層とを積層した構成を有している。このような複合回路基板は、低誘電率層を構成するセラミックグリーンシートと、高誘電率層を構成するセラミックグリーンシートとを積層し、これらを焼成することにより作成される。
この低誘電率層と高誘電率層とを同時焼成する手法では、低誘電率層用のセラミックグリーンシートと高誘電率層用のセラミックグリーンシートとの組み合わせとして、焼成時の収縮率が大きく異なる組み合わせ、焼成温度が大きく異なる組み合わせ、焼成雰囲気が異なる組み合わせを採用することはできない。そのため、低誘電率層の誘電率が最小で７程度、高誘電率層の誘電率が最大で３０程度であり、それ以上低い誘電率を有する低誘電率層およびそれ以上高い誘電率を有する高誘電率層を有する複合回路基板は存在しなかった。
この発明の目的は、低誘電率層の低誘電率化および高誘電率層の高誘電率化を図ることができる、複合回路部品およびこれを備える半導体装置を提供することである。
前記の目的を達成するための請求項１に記載の発明は、電子部品を配置するためのキャビティを有し、このキャビティに配置される電子部品と電気的に接続される配線を備える低誘電率層と、前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含み、前記高誘電率層は、複数のコンデンサを備えるとともに、当該複数のコンデンサに１対１に対応して設けられ、その対応するコンデンサが接続されたグランド層を備えていることを特徴とする、複合回路部品である。
請求項２記載の発明は、前記コンデンサは、貫通コンデンサであることを特徴とする、請求項１に記載の複合回路部品である。
請求項３記載の発明は、前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項１または２に記載の複合回路部品である。
請求項４記載の発明は、集積回路部品と、前記集積回路部品を配置するためのキャビティを有し、このキャビティに配置される前記集積回路部品と電気的に接続される配線を備える低誘電率層と、前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含み、前記高誘電率層は、複数のコンデンサを備えるとともに、当該複数のコンデンサに１対１に対応して設けられ、その対応するコンデンサが接続されたグランド層を備えていることを特徴とする、半導体装置である。
請求項５記載の発明は、前記コンデンサは、貫通コンデンサであることを特徴とする、請求項４に記載の半導体装置である。
請求項６記載の発明は、前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項４または５に記載の半導体装置である。
請求項２記載の発明は、前記コンデンサは、貫通コンデンサであることを特徴とする、請求項１に記載の複合回路部品である。
請求項３記載の発明は、前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項１または２に記載の複合回路部品である。
請求項４記載の発明は、集積回路部品と、前記集積回路部品を配置するためのキャビティを有し、このキャビティに配置される前記集積回路部品と電気的に接続される配線を備える低誘電率層と、前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含み、前記高誘電率層は、複数のコンデンサを備えるとともに、当該複数のコンデンサに１対１に対応して設けられ、その対応するコンデンサが接続されたグランド層を備えていることを特徴とする、半導体装置である。
請求項５記載の発明は、前記コンデンサは、貫通コンデンサであることを特徴とする、請求項４に記載の半導体装置である。
請求項６記載の発明は、前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項４または５に記載の半導体装置である。
この発明によれば、低誘電率層と高誘電率層とが個別に独立して作成されるため、低誘電率層の材料と高誘電率層の材料との組み合わせに、低誘電率層および高誘電率層を同時焼成する場合のような制約がない。そのため、低誘電率層の材料として、従来の複合回路部品に用いられていた材料よりも低い誘電率を有する材料を用いることができる。また、高誘電率層の材料として、従来の複合回路部品に用いられていた材料よりも高い誘電率を有する材料を用いることができる。これにより、低誘電率層の低誘電率化および高誘電率層の高誘電率化を図ることができる。
低誘電率層の低誘電率化を図ることによって、低誘電率層に備えられる配線間のクロストークノイズを低減することができる。その結果、配線幅および配線間隔を狭めることができ、複合回路部品を小型化することができる。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、電子部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、電子部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
貫通コンデンサは、積層コンデンサよりもＥＳＬ（等価直列インダクタンス）が低い。そのため、高誘電率層に備えられるコンデンサ（貫通コンデンサ）を電子部品の直流電源ラインのバイパスコンデンサとして用いる場合に、高周波領域における優れたノイズバイパス効果（ノイズ除去性能）を発揮することができる。
また、複数のコンデンサに１対１に対応してグランド層が設けられ、各コンデンサが互いに異なるグランド層に接続されているので、１つのコンデンサの充放電に伴って、他のコンデンサのグランド電位が変動するのを防止することができる。そのため、各コンデンサのグランド電位を安定に保持することができる。
さらに、樹脂層の一方側に低誘電率層を配置し、その反対側の他方側に高誘電率層を配置して、樹脂層に形成されたスルーホールを介して、低誘電率層の配線と高誘電率層のコンデンサとを接続することができる。このように、低誘電率層と高誘電率層とを樹脂層を挟んだ積層構造とすることにより、配線基板上における複合回路部品の占有面積を縮小することができる。
この発明によれば、低誘電率層と高誘電率層とが個別に独立して作成されるため、低誘電率層の材料と高誘電率層の材料との組み合わせに、低誘電率層および高誘電率層を同時焼成する場合のような制約がない。そのため、低誘電率層の材料として、従来の複合回路部品に用いられていた材料よりも低い誘電率を有する材料を用いることができる。また、高誘電率層の材料として、従来の複合回路部品に用いられていた材料よりも高い誘電率を有する材料を用いることができる。これにより、低誘電率層の低誘電率化および高誘電率層の高誘電率化を図ることができる。
低誘電率層の低誘電率化を図ることによって、低誘電率層に備えられる配線間のクロストークノイズを低減することができる。その結果、配線幅および配線間隔を狭めることができ、複合回路部品を小型化することができる。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、集積回路部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、集積回路部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
貫通コンデンサは、積層コンデンサよりもＥＳＬ（等価直列インダクタンス）が低い。そのため、高誘電率層に備えられるコンデンサ（貫通コンデンサ）を集積回路部品の直流電源ラインのバイパスコンデンサとして用いる場合に、高周波領域における優れたノイズバイパス効果（ノイズ除去性能）を発揮することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
半導体装置１は、たとえば、携帯電話機などの無線通信機器に備えられるＲＦモジュールである。この半導体装置１は、複合回路部品としての複合回路基板２と、この複合回路基板２に実装された集積回路部品（半導体チップ）３およびディスクリートコンデンサ４などの電子部品（以下総称するときには「電子部品３，４」という。）とを備えている。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
半導体装置１は、たとえば、携帯電話機などの無線通信機器に備えられるＲＦモジュールである。この半導体装置１は、複合回路部品としての複合回路基板２と、この複合回路基板２に実装された集積回路部品（半導体チップ）３およびディスクリートコンデンサ４などの電子部品（以下総称するときには「電子部品３，４」という。）とを備えている。
複合回路基板２は、３〜１００程度の低い誘電率を有する低誘電率層５と、１０００〜５０００程度の高い誘電率を有する高誘電率層６とを、樹脂層７を挟んで積層した構造を有している。
低誘電率層５には、抵抗およびインダクタンスを含む配線８が作り込まれている。また、低誘電率層５の樹脂層７に接合される面と反対側の面には、集積回路部品３およびディスクリートコンデンサ４などの電子部品を収容するための凹状のキャビティ９が形成されている。キャビティ９の底面には、配線８と電気的に接続されたバンプ１０やパッド１１が形成されている。たとえば、バンプ１０を利用して、集積回路部品３がフリップチップ実装される。また、パッド１１を利用して、ディスクリートコンデンサ４が半田実装される。電子部品３，４の電子部品の実装後、キャビティ９内は、それらの電子部品とともに樹脂により封止される。
低誘電率層５には、抵抗およびインダクタンスを含む配線８が作り込まれている。また、低誘電率層５の樹脂層７に接合される面と反対側の面には、集積回路部品３およびディスクリートコンデンサ４などの電子部品を収容するための凹状のキャビティ９が形成されている。キャビティ９の底面には、配線８と電気的に接続されたバンプ１０やパッド１１が形成されている。たとえば、バンプ１０を利用して、集積回路部品３がフリップチップ実装される。また、パッド１１を利用して、ディスクリートコンデンサ４が半田実装される。電子部品３，４の電子部品の実装後、キャビティ９内は、それらの電子部品とともに樹脂により封止される。
高誘電率層６には、複数のコンデンサ１２と、各コンデンサ１２と１対１に対応して、各コンデンサ１２が接続されるグランド層１３とが作り込まれている。コンデンサ１２は、たとえば、積層コンデンサよりもＥＳＬ（等価直列インダクタンス）が低い３端子貫通コンデンサの構造を有している。また、高誘電率層６の樹脂層７に接合される面と反対側の面には、この半導体装置１が実装される配線基板との接続のための外部接続端子１４が形成されている。グランド層１３は、配線基板上のグランドラインに接続される外部接続端子１４に接続されている。そして、グランド層１３には、コンデンサ１２の１つの端子が接続されている。コンデンサ１２の他の１つの端子は、配線基板上の電源ラインに接続される外部接続端子１４と電気的に接続され、残りの１つの端子は、次に述べるスルーホール１５に接続されている。
樹脂層７は、低誘電率層５と高誘電率層６とに挟まれて、これらと機械的に接続されている。また、樹脂層７には、低誘電率層５、高誘電率層６および樹脂層７の積層方向に貫通して、低誘電率層５の配線８と高誘電率層６のコンデンサ１２とを電気的に接続するためのスルーホール１５が形成されている。
このような構造の複合回路基板２は、次のようにして作成される。まず、低誘電率層５、高誘電率層６および樹脂層７がそれぞれ独立に作成される。低誘電率層５は、低い誘電率を有するセラミックスまたは樹脂からなる複数枚の誘電体シートに、配線８の材料をプリントし、また、貫通孔に配線８の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。一方、高誘電率層６は、高い誘電率を有するセラミックスからなる誘電体シートに、コンデンサ１２の各極板またはグランド層１３の材料をプリントし、また、貫通孔にコンデンサ１２とグランド層１３もしくはスルーホール１５との接続配線またはグランド層１３と外部接続端子１４との接続配線の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。また、セラミックスとの接合性に優れた樹脂材料を用いて、スルーホール１５を有する樹脂層７が形成される。次いで、低誘電率層５と高誘電率層６との間に樹脂層７を挟み込み、これらの積層体を加熱および加圧することにより、低誘電率層５および高誘電率層６を樹脂層７に接合させる。これにより、複合回路基板２を得ることができる。
このような構造の複合回路基板２は、次のようにして作成される。まず、低誘電率層５、高誘電率層６および樹脂層７がそれぞれ独立に作成される。低誘電率層５は、低い誘電率を有するセラミックスまたは樹脂からなる複数枚の誘電体シートに、配線８の材料をプリントし、また、貫通孔に配線８の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。一方、高誘電率層６は、高い誘電率を有するセラミックスからなる誘電体シートに、コンデンサ１２の各極板またはグランド層１３の材料をプリントし、また、貫通孔にコンデンサ１２とグランド層１３もしくはスルーホール１５との接続配線またはグランド層１３と外部接続端子１４との接続配線の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。また、セラミックスとの接合性に優れた樹脂材料を用いて、スルーホール１５を有する樹脂層７が形成される。次いで、低誘電率層５と高誘電率層６との間に樹脂層７を挟み込み、これらの積層体を加熱および加圧することにより、低誘電率層５および高誘電率層６を樹脂層７に接合させる。これにより、複合回路基板２を得ることができる。
このように、低誘電率層５と高誘電率層６とが個別に独立して作成されるため、低誘電率層５の材料と高誘電率層６の材料との組み合わせに、低誘電率層５および高誘電率層６を同時焼成する場合のような制約がない。そのため、低誘電率層５の材料として、従来の複合回路基板に用いられていた材料よりも低い誘電率を有する材料を用いることができる。また、高誘電率層６の材料として、従来の複合回路基板に用いられていた材料よりも高い誘電率を有する材料を用いることができる。これにより、低誘電率層５の低誘電率化および高誘電率層６の高誘電率化を図ることができる。
低誘電率層５の低誘電率化を図ることによって、低誘電率層５に備えられる配線８間のクロストークノイズを低減することができる。その結果、配線８の幅および配線８の間隔を狭めることができ、複合回路基板２を小型化することができる。
一方、高誘電率層６の高誘電率化を図ることによって、高誘電率層６に備えられるコンデンサ１２の容量を増大させることができる。たとえば、高誘電率層６の誘電率が４０００であり、そのサイズが１．６×０．８ｍｍであれば、コンデンサ１２の容量を１μＦとすることができる。そのため、そのコンデンサ１２を、集積回路部品３に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路基板２が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
一方、高誘電率層６の高誘電率化を図ることによって、高誘電率層６に備えられるコンデンサ１２の容量を増大させることができる。たとえば、高誘電率層６の誘電率が４０００であり、そのサイズが１．６×０．８ｍｍであれば、コンデンサ１２の容量を１μＦとすることができる。そのため、そのコンデンサ１２を、集積回路部品３に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路基板２が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
また、コンデンサ１２が３端子貫通コンデンサであるので、そのコンデンサ１２を集積回路部品３の電源ラインのバイパスコンデンサとして用いる場合に、高周波領域における優れたノイズバイパス効果（ノイズ除去性能）を発揮することができる。
さらに、各コンデンサ１２に１対１に対応してグランド層１３が設けられ、各コンデンサ１２が互いに異なるグランド層１３に接続されているので、１つのコンデンサ１２の充放電に伴って、他のコンデンサ１２のグランド電位が変動するのを防止することができる。そのため、各コンデンサ１２のグランド電位を安定に保持することができる。
さらに、各コンデンサ１２に１対１に対応してグランド層１３が設けられ、各コンデンサ１２が互いに異なるグランド層１３に接続されているので、１つのコンデンサ１２の充放電に伴って、他のコンデンサ１２のグランド電位が変動するのを防止することができる。そのため、各コンデンサ１２のグランド電位を安定に保持することができる。
なお、各グランド層１３は、高誘電率層６の作成時に同じ誘電体シート上に形成されて、高誘電率層６の厚み方向に同じ位置に設けられてもよいし、異なる誘電体シート上に形成されて、高誘電率層６の厚み方向に異なる位置に設けられてもよい。高誘電率層６の厚み方向に異なる位置に設けられる場合、各グランド層１３のサイズを大きくすることができ、グランド電位をより安定に保つことができる。
また、この実施形態では、樹脂層７の一方側に低誘電率層５を配置し、その反対側の他方側に高誘電率層６を配置して、樹脂層７に形成されたスルーホール１５を介して、低誘電率層５の配線８と高誘電率層６のコンデンサ１２とが接続されている。このように、低誘電率層５と高誘電率層６とを樹脂層７を挟んだ積層構造とすることにより、配線基板上における複合回路基板２の占有面積を縮小することができる。
なお、樹脂層７上に低誘電率層５および高誘電率層６が横並びに配置された構成が採用されてもよい。たとえば、図２に示すように、樹脂層７上に、環状に形成された高誘電率層６を配置し、その高誘電率層６の内側に低誘電率層５を配置して、樹脂層７に形成された接続配線１６を介して、低誘電率層５の配線と高誘電率層６のコンデンサ１２との電気的な接続を達成する構成が採用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 複合回路基板
３ 集積回路部品
４ ディスクリートコンデンサ
５ 低誘電率層
７ 樹脂層
９ キャビティ
１２ コンデンサ
１３ グランド層
１５ スルーホール
２ 複合回路基板
３ 集積回路部品
４ ディスクリートコンデンサ
５ 低誘電率層
７ 樹脂層
９ キャビティ
１２ コンデンサ
１３ グランド層
１５ スルーホール
Claims (6)
- 電子部品を配置するためのキャビティを有し、このキャビティに配置される電子部品と電気的に接続される配線を備える低誘電率層と、
前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、
前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含み、
前記高誘電率層は、複数のコンデンサを備えるとともに、当該複数のコンデンサに１対１に対応して設けられ、その対応するコンデンサが接続されたグランド層を備えていることを特徴とする、複合回路部品。 - 前記コンデンサは、貫通コンデンサであることを特徴とする、請求項１に記載の複合回路部品。
- 前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項１または２に記載の複合回路部品。
- 集積回路部品と、
前記集積回路部品を配置するためのキャビティを有し、このキャビティに配置される前記集積回路部品と電気的に接続される配線を備える低誘電率層と、
前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、
前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含み、
前記高誘電率層は、複数のコンデンサを備えるとともに、当該複数のコンデンサに１対１に対応して設けられ、その対応するコンデンサが接続されたグランド層を備えていることを特徴とする、半導体装置。 - 前記コンデンサは、貫通コンデンサであることを特徴とする、請求項４に記載の半導体装置。
- 前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項４または５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006081430A JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006081430A JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007258478A JP2007258478A (ja) | 2007-10-04 |
| JP5085874B2 true JP5085874B2 (ja) | 2012-11-28 |
Family
ID=38632409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006081430A Expired - Fee Related JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5085874B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5201983B2 (ja) * | 2007-12-28 | 2013-06-05 | 富士通株式会社 | 電子部品 |
| JP6624083B2 (ja) * | 2017-01-12 | 2019-12-25 | 株式会社村田製作所 | 電子部品 |
| JP2023085583A (ja) * | 2020-05-12 | 2023-06-21 | パナソニックＩｐマネジメント株式会社 | 集積回路の電源供給用の電気回路、コンデンサ及び集積回路付電気回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0632382B2 (ja) * | 1985-01-22 | 1994-04-27 | 松下電器産業株式会社 | 回路基板 |
| JPH08148601A (ja) * | 1994-11-18 | 1996-06-07 | Sumitomo Metal Ind Ltd | 多層配線基板 |
| JP3199596B2 (ja) * | 1994-12-20 | 2001-08-20 | 京セラ株式会社 | 多層配線基板及び半導体素子収納用パッケージ |
| JP3252635B2 (ja) * | 1995-01-13 | 2002-02-04 | 株式会社村田製作所 | 積層電子部品 |
-
2006
- 2006-03-23 JP JP2006081430A patent/JP5085874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007258478A (ja) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630037B1 (ko) | 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판 | |
| CN1906986B (zh) | 内装片状电子元器件的多层基板及其制造方法 | |
| US7674986B2 (en) | Circuit board structure having capacitor array and embedded electronic component and method for fabricating the same | |
| US8654539B2 (en) | Capacitor-incorporated substrate and component-incorporated wiring substrate | |
| KR102122932B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| JP5042049B2 (ja) | コンデンサ、配線基板 | |
| JP2018110212A (ja) | キャパシタ部品 | |
| KR20180114759A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20150010181A (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR20180058021A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2021184472A (ja) | キャパシタ部品 | |
| KR20150018141A (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR20150018143A (ko) | 복합 전자부품 및 그 실장 기판 | |
| CN108428554B (zh) | 电容器组件以及制造电容器组件的方法 | |
| JP2008066672A (ja) | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール | |
| JP5085874B2 (ja) | 複合回路部品およびこれを備える半導体装置 | |
| JP2018207091A (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US20110061902A1 (en) | Circuit board and method of manufacturing the same | |
| JP4616016B2 (ja) | 回路配線基板の製造方法 | |
| KR101987314B1 (ko) | 소자 실장기판 | |
| JP2007173669A (ja) | 多層回路基板及びｉｃパッケージ | |
| US20070278000A1 (en) | Component-embedded printed wiring board, manufacturing method for component-embedded printed wiring board, and electronic apparatus | |
| JP5846187B2 (ja) | 部品内蔵モジュール | |
| JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
| US7649747B2 (en) | IC device having compact design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5085874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |