KR20150018143A - 복합 전자부품 및 그 실장 기판 - Google Patents

복합 전자부품 및 그 실장 기판 Download PDF

Info

Publication number
KR20150018143A
KR20150018143A KR1020130094692A KR20130094692A KR20150018143A KR 20150018143 A KR20150018143 A KR 20150018143A KR 1020130094692 A KR1020130094692 A KR 1020130094692A KR 20130094692 A KR20130094692 A KR 20130094692A KR 20150018143 A KR20150018143 A KR 20150018143A
Authority
KR
South Korea
Prior art keywords
electrode
inductor
capacitor
output terminal
composite
Prior art date
Application number
KR1020130094692A
Other languages
English (en)
Other versions
KR102097330B1 (ko
Inventor
안영규
이병화
박상수
박민철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130094692A priority Critical patent/KR102097330B1/ko
Priority to US14/456,674 priority patent/US9633779B2/en
Publication of KR20150018143A publication Critical patent/KR20150018143A/ko
Application granted granted Critical
Publication of KR102097330B1 publication Critical patent/KR102097330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체; 상기 복합체의 제1 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 입력단자; 상기 복합체의 제2 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 제1 출력단자와 상기 복합체의 제2 측면이며, 상기 커패시터의 상하면 및 제2 측면 중 어느 하나 이상에 형성된 제2 출력단자를 포함하는 출력단자; 및 상기 복합체 중 상기 커패시터의 상하면 및 제1 측면 중 어느 하나 이상에 형성되며, 상기 커패시터의 내부전극과 연결되는 그라운드 단자;를 포함하는 복합 전자부품에 관한 것이다.

Description

복합 전자부품 및 그 실장 기판{Composite electronic component and board for mounting the same}
본 발명은 복수의 수동 소자를 구비한 복합 전자부품 및 그 실장 기판에 관한 것이다.
최근의 전자 기기는 경박단소화, 고성능화에 대한 요구에 의하여 전자 기기의 사이즈를 최소화하면서 다양한 기능을 구비하는 것이 요구되고 있다.
이러한 전자 기기는 다양한 서비스 요구 사항을 충족시키기 위하여 제한된 배터리 리소스의 효율적인 제어 및 관리 기능을 담당하는 전력 반도체 기반 PMIC를 구비하고 있다.
그러나 전자 기기에 다양한 기능이 구비됨에 따라 전력 관리 회로(Power Management Integrated Circuit, PMIC)에 구비되는 DC/DC 컨버터의 개수도 증가하고 있으며, 이에 더하여 PMIC의 전원 입력단, 전원 출력단에 구비되어야 하는 수동 소자의 개수도 증가하고 있다.
이 경우, 전자 기기의 부품 배치 면적이 증가할 수 밖에 없으므로, 전자 기기의 소형화에 제한이 될 수 있다.
또, PMIC와 그 주변 회로의 배선 패턴에 의하여 노이즈가 크게 발생할 수 있다.
한국공개특허 KR 2003-0014586
본 명세서는 구동 전원 공급 시스템에 있어서, 부품 실장 면적을 감소시킬 수 있는 복합 전자부품 및 그 실장 기판을 제공하고자 한다.
또, 본 명세서는 구동 전원 공급 시스템에 있어서, 노이즈 발생을 억제할 수 있는 복합 전자부품 및 그 실장 기판을 제공하고자 한다.
본 발명의 일 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체; 상기 복합체의 제1 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 입력단자; 상기 복합체의 제2 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 제1 출력단자와 상기 복합체의 제2 측면이며, 상기 커패시터의 상하면 및 제2 측면 중 어느 하나 이상에 형성된 제2 출력단자를 포함하는 출력단자; 및 상기 복합체 중 상기 커패시터의 상하면 및 제1 측면 중 어느 하나 이상에 형성되며, 상기 커패시터의 내부전극과 연결되는 그라운드 단자;를 포함하는 복합 전자부품을 제공한다.
상기 내부전극은 상기 복합체의 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극을 포함할 수 있다.
상기 인덕터는 상기 커패시터 상부에 배치될 수 있다.
상기 커패시터와 인덕터는 도전성 접착제로 연결될 수 있다.
본 발명의 다른 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체; 상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되며, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극 및 상기 세라믹 본체의 제1, 제2 단면에 형성된 제1, 제2 더미전극; 및 상기 자성체 본체의 제1 및 제2 단면에 형성되며, 상기 도전 패턴과 연결되는 제3 및 제4 외부전극;을 포함하며, 상기 복합체는 상기 제1 더미전극과 제3 외부전극이 결합하여 형성되는 입력단자, 상기 제2 더미전극과 제4 외부전극이 결합하여 형성되는 제1 출력단자와 상기 제2 외부전극으로 형성되는 제2 출력단자를 포함하는 출력단자 및 상기 제1 외부전극으로 형성되는 그라운드 단자를 포함하는 복합 전자부품을 제공한다.
상기 인덕터는 상기 커패시터 상부에 배치될 수 있다.
상기 커패시터와 인덕터는 도전성 접착제로 연결될 수 있다.
본 발명의 또 다른 실시형태는 전력 관리부에 의하여 변환된 전원을 공급받는 입력 단자; 상기 전원을 안정화시키며, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체를 구비한 전원 안정화부; 안정화된 상기 전원을 공급하는 출력 단자; 및 접지를 위한 그라운드 단자;를 포함하는 복합 전자부품을 제공한다.
상기 입력 단자는, 상기 복합체의 제1 단면에 형성되고, 상기 출력 단자는, 상기 복합체의 제2 단면에 형성된 제1 출력 단자 및 상기 복합체의 제2 측면에 형성된 제2 출력 단자를 포함하며, 상기 인덕터의 도전 패턴 및 커패시터의 내부전극과 연결되며, 상기 그라운드 단자는, 상기 복합체의 하면 및 제1 측면에 형성되며, 상기 커패시터의 내부전극과 연결될 수 있다.
상기 내부전극은 상기 복합체의 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극을 포함할 수 있다.
상기 입력 단자는, 상기 세라믹 본체의 제1 단면에 형성된 제1 더미전극과 상기 자성체 본체의 제1 단면에 형성되며, 상기 도전 패턴과 연결되는 제3 외부전극이 결합하여 형성되고,
상기 출력 단자는, 상기 세라믹 본체의 제2 단면에 형성된 제2 더미전극과 상기 자성체 본체의 제2 단면에 형성되며, 상기 도전 패턴과 연결되는 제4 외부전극이 결합하여 형성되는 제1 출력단자와 상기 세라믹 본체의 제2 측면에 형성되며, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극으로 형성되는 제2 출력단자를 포함하며,
상기 그라운드 단자는 상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극으로 형성될 수 있다.
상기 인덕터는 권선형 인덕터 또는 박막형 인덕터인 것을 특징으로 할 수 있다.
본 발명의 또 다른 실시형태는 상부에 3개 이상의 전극 패드를 갖는 인쇄회로기판; 상기 인쇄회로기판 위에 설치된 상기 복합 전자부품; 및 상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더링;을 포함하는 복합 전자부품의 실장 기판을 제공한다.
상기 전극 패드는 상기 복합 전자부품의 입력 단자와 연결되는 제1 전극 패드, 상기 제1 및 제2 출력 단자와 연결되는 제2 전극 패드 및 상기 그라운드 단자와 연결되는 제3 전극 패드로 이루어질 수 있다.
상기 전극 패드는 상기 복합 전자부품의 입력 단자와 연결되는 제1 전극 패드, 상기 제1 출력 단자와 연결되는 제2 전극 패드, 제2 출력 단자와 연결되는 제3 전극 패드 및 상기 그라운드 단자와 연결되는 제4 전극 패드로 이루어질 수 있다.
상기 제2 전극 패드와 제3 전극 패드는 비아로 연결될 수 있다.
상기 인덕터는 권선형 인덕터 또는 박막형 인덕터인 것을 특징으로 할 수 있다.
본 명세서의 개시에 의하여, 구동 전원 공급 시스템에 있어서, 부품 실장 면적을 감소시킬 수 있는 복합 전자부품을 제공할 수 있다.
또, 본 명세서의 개시에 의하여, 구동 전원 공급 시스템에 있어서, 노이즈 발생을 억제할 수 있는 복합 전자부품을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 복합 전자부품의 적층 모습을 분해하여 도시한 개략 사시도이다.
도 3은 도 1에 도시된 복합 전자부품 중 적층 세라믹 커패시터에 채용가능한 내부전극을 나타내는 평면도이다.
도 4는 도 1에 도시된 복합 전자부품의 등가회로도이다.
도 5는 구동 전원이 필요한 소정의 단자에 배터리, 전력 관리부를 통하여 구동 전원을 공급하는 구동 전원 공급 시스템을 나타낸 도면이다.
도 6은 구동 전원 공급 시스템의 배치 패턴을 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 의한 복합 전자부품의 회로도를 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 의한 복합 전자부품을 적용한 구동 전원 공급 시스템의 배치 패턴을 나타낸 도면이다.
도 9는 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 10은 도 9의 평면도이다.
도 11은 도 9의 다른 실시형태에 따른 평면도이다.
도 12는 도 9의 또 다른 실시형태에 따른 평면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
복합 전자 부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 복합 전자부품의 적층 모습을 분해하여 도시한 개략 사시도이다.
도 3은 도 1에 도시된 복합 전자부품 중 적층 세라믹 커패시터에 채용가능한 내부전극을 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
한편, 상기 복합 전자부품의 길이, 폭 및 두께 방향은 후술하는 바와 같이, 커패시터 및 인덕터의 길이, 폭 및 두께 방향과 동일한 것으로 정의하도록 한다.
또한, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 제1 측면, 제2 측면, 제1 단면 및 제2 단면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 상기 복합 전자부품의 제1, 제2 측면, 제1 및 제2 단면은 후술하는 바와 같이, 커패시터 및 인덕터의 제1, 제2 측면, 제1 및 제2 단면과 동일한 방향의 면으로 정의하도록 한다.
한편, 상기 복합 전자부품은 커패시터와 인덕터가 결합된 형태로서, 커패시터 상에 인덕터가 결합되어 있는 경우 상기 복합 전자부품의 상면은 상기 인덕터의 상면으로 정의되며, 상기 복합 전자부품의 하면은 상기 커패시터의 하면으로 정의될 수 있다.
또한, 상기 제1, 제2 측면은 상기 복합 전자부품의 폭 방향으로 마주보는 면에 해당하며, 상기 제1, 제2 단면은 상기 복합 전자부품의 길이 방향으로 마주보는 면에 해당하며, 상기 상면 및 하면은 상기 복합 전자부품의 두께 방향으로 마주보는 면에 해당한다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품(100)은 복수의 유전체층(11)과 상기 유전체층(11)을 사이에 두고 서로 대향하도록 배치되는 내부전극(31, 32)이 적층된 세라믹 본체로 이루어진 커패시터(110)와 도전 패턴(41)과 동일한 층으로 형성되는 다수의 자성체(21)가 적층된 자성체 본체로 이루어진 인덕터(120)가 결합된 육면체 형상의 복합체(130)를 포함할 수 있다.
본 실시형태에서, 상기 육면체 형상의 복합체(130)는 서로 대향하는 상면 및 하면과 상기 상면 및 하면을 연결하는 제1 측면, 제2 측면, 제1 단면 및 제2 단면을 가질 수 있다.
상기 복합체(130)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
상기 육면체 형상의 복합체(130)는 상기 커패시터(110)와 인덕터(120)가 결합되어 형성될 수 있으며, 상기 복합체(130)의 형성 방법은 특별히 제한되지 않는다.
예를 들면, 상기 복합체(130)의 형성은 별도로 제작된 상기 커패시터(110)와 인덕터(120)를 도전성 접착제 혹은 수지 등으로 결합시킬 수도 있으며, 상기 커패시터(110)를 구성하는 세라믹 본체와 인덕터(120)를 구성하는 자성체 본체를 순차적으로 적층하여 형성할 수도 있으며, 특별히 제한되지 않는다.
한편, 본 발명의 일 실시형태에 따르면 상기 인덕터(120)는 상기 커패시터(110) 상부에 배치될 수 있으며, 다만 이에 한정되는 것은 아니며 배치되는 형태는 다양할 수 있다.
이하에서는 상기 복합체(130)를 구성하는 커패시터(110)와 인덕터(120)에 대하여 구체적으로 설명하도록 한다.
도 2를 참조하면, 상기 커패시터(110)를 구성하는 상기 세라믹 본체는 복수의 유전체층(11a~11d)이 적층됨으로써 형성되며, 상기 세라믹 본체의 내에는 복수의 내부 전극들(31, 32: 순차적으로 제1 및 제2 내부 전극)이 유전체층을 사이에 두고 서로 분리되어 배치될 수 있다.
상기 세라믹 본체를 구성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(11)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
한편, 본 발명의 일 실시형태에 따르면, 상기 내부전극은 상기 복합체(130)의 제1 측면으로 노출된 리드(31a)를 가지는 제1 내부전극(31) 및 제2 측면으로 노출된 리드(32a)를 가지는 제2 내부전극(32)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
구체적으로 상기 커패시터(110)를 구성하는 상기 세라믹 본체는 복수의 유전체층(11a~11d)을 적층하여 형성할 수 있다.
상기 복수의 유전체층(11a~11d) 중 일부의 유전체층(11b, 11c) 상에는 제1 및 제2 내부전극(31, 32)이 형성되어 적층될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(31, 32)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
유전체층(11)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(31, 32)을 인쇄할 수 있다.
내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.
도 3에서는 상기 제1 및 제2 내부전극(31, 32)의 패턴 형상을 도시하고 있으나, 이에 제한되는 것은 아니며 다양한 변형이 가능하다.
상기 커패시터는 전력 관리 회로(Power Management IC, PMIC)에서 공급되는 전압을 조절하는 역할을 수행할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 인덕터(120)를 구성하는 자성체 본체는 도전 패턴(41)과 동일한 층으로 형성되는 다수의 자성체(21)가 적층될 수 있다.
상기 자성체 본체는 자성체 그린시트(21b~21j) 상에 도전 패턴(41)을 인쇄하고, 상기 도전 패턴(41)이 형성된 다수의 자성체 그린시트(21b~21j)를 적층한 후, 추가로 상부 및 하부에 자성체 그린시트(21a, 21k)를 적층하고 소결하여 제조될 수 있다.
상기 자성체 본체를 구성하는 다수의 자성체는 소결된 상태로써, 인접하는 자성체 끼리의 경계는 주사전자현미경(SEM, Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
상기 자성체는 Ni-Cu-Zn계, Ni-Cu-Zn-Mg계, Mn-Zn계 페라이트계 재료를 이용하며, 이에 제한되는 것은 아니다.
도 2를 참조하면, 자성체 그린 시트(21b~21j) 상에 도전 패턴(41)을 인쇄하고 건조한 후, 상부 및 하부에 자성체 그린 시트(21a, 21k)를 적층하여 자성체 본체를 형성할 수 있다.
상기 자성체 본체 내의 상기 도전 패턴(41)은 적층 방향으로 코일 패턴을 형성하도록 다수의 도전 패턴(41a~41f)이 적층될 수 있다.
상기 도전 패턴(41)은 은(Ag)을 주성분으로 하는 도전 페이스트를 소정 두께로 인쇄하여 형성될 수 있다.
상기 도전 패턴(41)은 길이 방향 양 단부에 형성되며, 각각 입력단자 및 출력단자(151, 152)를 구성하는 제3 외부전극(151b)과 제4 외부전극(152b)에 전기적으로 연결될 수 있다.
상기 도전 패턴(41)은 상기 입력단자(151) 및 출력 단자(152)를 구성하는 제3 외부전극(151b) 및 제4 외부전극(152b)과 전기적으로 접속되는 리드를 구비할 수 있다.
도 2를 참조하면, 상기 도전 패턴(41) 중 하나의 도전 패턴(41a)은 자성체 층(21)을 사이에 두고 배치되는 다른 하나의 도전 패턴(41b)과 자성체(21b)에 형성되는 비아 전극으로 전기적으로 연결될 수 있으며, 적층 방향으로 코일 패턴을 형성할 수 있다.
본 발명의 일 실시형태에서 상기 코일 패턴은 특별히 한정되지 않으며, 인덕터의 용량에 맞추어 설계될 수 있음은 물론이다.
즉, 상기 복합체의 제2 단면으로 노출되는 리드를 가지는 제1 도전 패턴(41a)과 제1 단면으로 노출되는 리드를 가지는 제6 도전 패턴(41f) 사이에 제2 내지 제5 도전패턴(41b~41e)이 코일 형태를 이루며, 적층될 수 있으며, 각 도전 패턴은 상술한 바와 같이 각 자성체에 형성되는 비아 전극에 의해 서로 연결될 수 있다.
도 2에서는 상기 제2 내지 제5 도전패턴(41b~41e)이 각각 2개씩 반복되는 것으로 도시하고 있으나, 이에 제한되는 것은 아니며, 본 발명의 목적에 따라 그 수는 제한이 없다.
또한, 도 2에서는 상기 인덕터(120)가 적층형 인덕터인 것으로 도시하고 있으나, 이에 제한되는 것은 아니며, 권선형 인덕터, 박막형 인덕터일 수도 있음은 물론이다.
본 발명의 일 실시형태에 따른 복합 전자 부품(100)은 상기 복합체(130)의 제1 단면에 형성되며, 상기 인덕터(120)의 도전 패턴(41)과 연결되는 입력단자(151); 상기 복합체(130)의 제2 단면에 형성되며, 상기 인덕터(120)의 도전 패턴(41)과 연결되는 제1 출력단자(152a, 152b)와 상기 복합체(130)의 제2 측면이며, 상기 커패시터(110)의 상하면 및 제2 측면 중 어느 하나 이상에 형성된 제2 출력단자(152c)를 포함하는 출력단자(152); 및 상기 복합체(130) 중 상기 커패시터(110)의 상하면 및 제1 측면 중 어느 하나 이상에 형성되며, 상기 커패시터(110)의 내부전극과 연결되는 그라운드 단자(153);를 포함할 수 있다.
상기 입력 단자(151)와 상기 제1 출력 단자(152b)가 상기 인덕터(120)의 도전 패턴과 연결되어, 상기 복합 전자 부품 내에서 인덕터의 역할을 수행할 수 있다.
또한, 상기 다른 제1 출력 단자(152a)가 상기 커패시터(110)의 제2 내부전극(32)과 연결되고, 상기 커패시터(110)의 제1 내부전극(31)이 상기 그라운드 단자(153)와 연결되어 상기 복합 전자 부품 내에서 커패시터의 역할을 수행할 수 있다.
상기 입력 단자(151), 출력 단자(152) 및 그라운드 단자(153)는 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있다.
상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 이에 제한되는 것은 아니나, 예를 들어 상기 절연성 물질은 글라스일 수 있다.
상기 입력 단자(151), 출력 단자(152) 및 그라운드 단자(153)를 형성하는 방법은 특별히 제한되지 않으며, 상기 세라믹 본체를 디핑(dipping)하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용할 수도 있음은 물론이다.
도 4는 도 1에 도시된 복합 전자부품의 등가회로도이다.
도 4를 참조하면, 본 발명의 일 실시형태에 따른 복합 전자 부품은 종래와 달리 상기 인덕터(120)와 커패시터(110)가 결합되어 있어, 인덕터(120)와 커패시터(110)의 거리를 최단 거리로 설계할 수 있으며, 이로 인하여 노이즈 저감에 효과가 있다.
또한, 상기 인덕터(120)와 커패시터(110)가 결합되어 있어, 전력 관리 회로(Power Management IC, PMIC)에서의 실장 면적을 최소화하여 실장 공간 확보에 우수한 효과가 있다.
또한, 실장시의 비용을 감소할 수 있는 효과도 있다.
한편, 본 발명의 다른 실시형태에 따른 복합 전자 부품(100)은 복수의 유전체층(11)과 상기 유전체층(11)을 사이에 두고 서로 대향하도록 배치되며, 제1 측면으로 노출된 리드(31a)를 가지는 제1 내부전극(31) 및 제2 측면으로 노출된 리드(32a)를 가지는 제2 내부전극(32)이 적층된 세라믹 본체로 이루어진 커패시터(110)와 도전 패턴(41)과 동일한 층으로 형성되는 다수의 자성체(21)가 적층된 자성체 본체로 이루어진 인덕터(120)가 결합된 육면체 형상의 복합체(130); 상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극(31)과 전기적으로 연결되는 제1 외부전극(153)과 제2 측면에 형성되며, 상기 제2 내부전극(32)과 전기적으로 연결되는 제2 외부전극(152c) 및 상기 세라믹 본체의 제1, 제2 단면에 형성된 제1, 제2 더미전극(151a, 152a); 및 상기 자성체 본체의 제1 및 제2 단면에 형성되며, 상기 도전 패턴(41)과 연결되는 제3 및 제4 외부전극(151b, 152b);을 포함하며, 상기 복합체(130)는 상기 제1 더미전극(151a)과 제3 외부전극(151b)이 결합하여 형성되는 입력단자(151), 상기 제2 더미전극(152a)과 제4 외부전극(152b)이 결합하여 형성되는 제1 출력단자와 상기 제2 외부전극(152c)으로 형성되는 제2 출력단자를 포함하는 출력단자(152) 및 상기 제1 외부전극(153)으로 형성되는 그라운드 단자를 포함할 수 있다.
상기 커패시터(110)는 상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극(31)과 전기적으로 연결되는 제1 외부전극(153)과 제2 측면에 형성되며, 상기 제2 내부전극(32)과 전기적으로 연결되는 제2 외부전극(152c) 및 상기 세라믹 본체의 제1, 제2 단면에 형성된 제1, 제2 더미전극(151a, 152a)을 포함할 수 있다.
상기 제1 외부전극(153)은 상기 세라믹 본체의 제1 측면에 형성되나, 상기 세라믹 본체의 상면 및 하면으로 연장 형성될 수도 있다.
상기 제2 외부전극(152c)은 상기 세라믹 본체의 제2 측면에 형성되나, 상기 세라믹 본체의 상면 및 하면으로 연장 형성될 수도 있다.
상기 제1, 제2 더미전극(151a, 152a)은 각각 상기 세라믹 본체의 제1, 제2 단면에 형성되나, 상기 세라믹 본체의 상하면, 제1 및 제2 측면으로 연장하여 형성될 수도 있다.
즉, 본 발명의 다른 실시형태에 따른 복합 전자부품이 포함하는 커패시터(110)는 상기 제1 외부전극(153), 제2 외부전극(152c) 및 제1, 제2 더미전극(151a, 152a)을 포함함으로써, 4단자 커패시터일 수 있다.
또한, 상기 인덕터(120)는 상기 자성체 본체의 제1 및 제2 단면에 형성되며, 상기 도전 패턴(41)과 연결되는 제3 및 제4 외부전극(151b, 152b)을 포함할 수 있다.
상기 제3 및 제4 외부전극(151b, 152b)은 각각 상기 자성체 본체의 제1 및 제2 단면에 형성되나, 상기 자성체 본체의 상하면, 제1 및 제2 측면으로 연장하여 형성될 수도 있다.
상기 커패시터(110)의 제1 더미전극(151a)과 상기 인덕터(120)의 제3 외부전극(151b)이 결합하여 상기 복합 전자부품의 입력단자(151)를 형성할 수 있다.
또한, 상기 커패시터(110)의 제2 더미전극(151b)과 상기 인덕터(120)의 제4 외부전극(152b)이 결합하여 상기 복합 전자부품의 제1 출력단자를 형성하고, 상기 커패시터(110)의 제2 외부전극(151c)이 제2 출력단자를 형성함으로써, 상기 제1 출력단자 및 제2 출력단자를 포함하는 출력단자(152)를 형성할 수 있다.
한편, 상기 커패시터(110)의 제1 외부전극(153)은 접지 전극으로서 기판상의 전극 패드와 연결하여 상기 복합 전자부품의 그라운드 단자(153)를 형성할 수 있다.
상기 입력단자(151)를 형성하는 상기 커패시터(110)의 제1 더미전극(151a)과 상기 인덕터(120)의 제3 외부전극(151b)은 도전성 접착제에 의하여 결합할 수 있으나, 반드시 이에 제한되는 것은 아니다.
또한, 상기 제1 출력단자를 형성하는 상기 커패시터(110)의 제2 더미전극(151b)과 상기 인덕터(120)의 제4 외부전극(152b)은 도전성 접착제에 의하여 결합할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 본 발명의 다른 실시형태에 따른 복합 전자 부품(100)에 있어서, 상술한 본 발명의 일 실시형태에 따른 복합 전자 부품의 특징과 동일한 부분은 중복 설명을 피하기 위하여 여기서는 자세한 설명을 생략하도록 한다.
도 5는 구동 전원이 필요한 소정의 단자에 배터리, 전력 관리부를 통하여 구동 전원을 공급하는 구동 전원 공급 시스템을 나타낸 도면이다.
도 5를 참조하면, 상기 구동 전원 공급 시스템은 배터리(300), 제1 전원 안정화부(400), 전력 관리부(500), 제2 전원 안정화부(600)를 포함할 수 있다.
상기 배터리(300)는 상기 전력 관리부(500)에 전원을 공급할 수 있다. 여기서, 상기 배터리(300)가 상기 전력 관리부(500)에 공급하는 전원을 제1 전원이라고 정의하기로 한다.
상기 제1 전원 안정화부(400)는 상기 제1 전원(V1)을 안정화시키고, 안정화된 제1 전원을 전력 관리부에 공급할 수 있다. 구체적으로, 상기 제1 전원 안정화부(400)는 배터리(300)와 전력 관리부(500)의 연결 단자 및 접지 사이에 형성된 커패시터(C1)를 포함할 수 있다. 상기 커패시터(C1)는 제1 전원에 포함된 노이즈를 감소시킬 수 있다.
또, 상기 커패시터(C1)는 전하를 충전할 수 있다. 그리고 상기 전력 관리부(500)가 순간적으로 큰 전류를 소비하는 경우, 상기 커패시터(C1)는 충전된 전하를 방전시켜 상기 전력 관리부(500)의 전압 변동을 억제할 수 있다.
상기 커패시터(C1)는 고용량 커패시터인 것이 바람직하다.
상기 전력 관리부(500)는 전자 기기에 들어오는 전력을 그 전자 기기에 맞게 변환시키고, 전력을 분배, 충전, 제어하는 역할을 한다. 따라서 상기 전력 관리부(500)는 일반적으로 DC/DC 컨버터를 구비할 수 있다.
또, 상기 전력 관리부(500)는 전력 관리 회로(Power Management Integrated Circuit, PMIC)로 구현될 수 있다.
상기 전력 관리부(500)는 상기 제1 전원(V1)을 제2 전원(V2)으로 변환할 수 있다. 상기 제2 전원(V2)은 전력 관리부(500)의 출력단과 연결되어 구동 전원을 공급받는 소정의 소자가 요구하는 전원일 수 있다.
상기 제2 전원 안정화부(600)는 상기 제2 전원(V2)을 안정화시키고, 안정화된 제2 전원을 출력단(Vdd)으로 전달할 수 있다. 상기 출력단(Vdd)에는 상기 전력 관리부(500)로부터 구동 전원을 공급받는 소정의 소자가 연결될 수 있다.
구체적으로, 상기 제2 전원 안정화부(600)는 전력 관리부(500)와 출력단(Vdd) 사이에 직렬로 연결된 인덕터(L1)를 포함할 수 있다. 또, 상기 제2 전원 안정화부(600)는 전력 관리부(500)와 출력단(Vdd)의 연결 단자 및 접지 사이에 형성된 커패시터(C2)를 포함할 수 있다.
상기 제2 전원 안정화부(600)는 상기 제2 전원(V2)에 포함된 노이즈를 감소시킬 수 있다.
또한, 상기 제2 전원 안정화부(600)는 출력단(Vdd)으로 안정적으로 전원을 공급해 줄 수 있다.
상기 인덕터(L1)는 대용량 전류에 적용될 수 있는 파워 인덕터인 것이 바람직하다.
또, 상기 커패시터(C2)는 고용량 커패시터인 것이 바람직하다.
도 6은 구동 전원 공급 시스템의 배치 패턴을 나타낸 도면이다.
도 6을 참조하면, 전력 관리부(500), 파워 인덕터(L1), 제2 커패시터(C2)의 배치 패턴을 확인할 수 있다.
일반적으로, 전력 관리부(500, PMIC)는 수 개에서 수십 개의 DC/DC 컨버터를 구비할 수 있다. 또, 상기 DC/DC 컨버터의 기능을 구현하기 위해서, 하나의 DC/DC 컨버터마다 파워 인덕터, 고용량 커패시터가 필요하다.
도 6을 참조하면, 전력 관리부(500)는 소정의 단자(N1, N2)를 구비할 수 있다. 상기 전력 관리부(500)는 배터리로부터 전원을 공급받고, DC/DC 컨버터를 이용하여 상기 전원을 변환할 수 있다. 또, 상기 전력 관리부(500)는 제1 단자(N1)를 통하여 변환된 전원을 공급할 수 있다. 상기 제2 단자(N2)는 접지 단자일 수 있다.
여기서, 제1 파워 인덕터(L1)와 제2 커패시터(C2)는 제1 단자(N1)로부터 전원을 공급받고, 이를 안정화시켜 제3 단자(N3)를 통하여 구동 전원을 공급하므로 제2 전원 안정화부의 기능을 수행할 수 있다.
도 6에 도시된 제4 내지 6 단자(N4 내지 N6)는 제1 내지 3 단자(N1 내지 N3)와 동일한 기능을 수행하므로, 구체적인 설명을 생략하기로 한다.
구동 전원 공급 시스템의 패턴 설계에 있어서 중요하게 고려되어야 할 점은, 전력 관리부, 파워 인덕터, 고용량 커패시터를 최대한 가깝게 배치해야 한다는 것이다. 또, 전원선의 배선을 짧고 두껍게 설계하는 것이 필요하다.
왜냐하면, 상기와 같은 요건이 충족되어야 부품 배치 면적을 감소시킬 수 있으며 노이즈 발생을 억제시킬 수 있기 때문이다.
전력 관리부(500)의 출력단 개수가 적은 경우, 파워 인덕터와 고용량 커패시터를 가깝게 배치하는데 큰 문제가 없다. 그러나 전력 관리부(500)의 여러 출력을 사용해야 하는 경우, 부품의 밀집도로 인하여 파워 인덕터와 고용량 커패시터의 배치가 정상적으로 이루어질 수 없다. 또, 전원의 우선 순위에 따라 파워 인덕터와 고용량 커패시터를 비최적화 상태로 배치해야 하는 상황이 발생할 수 있다.
예컨대, 파워 인덕터, 고용량 커패시터의 소자 사이즈가 크기 때문에 실제 소자 배치시에 전원선, 신호선이 불가피하게 길어지게 되는 상황이 발생할 수 있다.
파워 인덕터와 고용량 커패시터가 비최적화된 상태로 배치는 경우, 각 소자간 간격, 전원선이 길어지게 되고 이에 따라 노이즈가 발생할 수 있다. 상기 노이즈는 전원 공급 시스템에 나쁜 영향을 끼칠 수 있다.
도 7은 본 발명의 일 실시예에 의한 복합 전자부품의 회로도를 나타낸 도면이다.
도 7을 참조하면, 상기 복합 전자부품(700)은 입력 단자부(A, 입력 단자), 전원 안정화부, 출력 단자부(B, 출력 단자), 접지 단자부(C, 그라운드 단자)를 포함할 수 있다.
상기 전원 안정화부는 파워 인덕터(L1), 제2 커패시터(C2)를 포함할 수 있다.
상기 복합 전자부품(700)은 앞에서 설명한 제2 전원 안정화부의 기능을 수행할 수 있는 소자이다.
상기 입력 단자부(A)는 상기 전력 관리부(500)에 의하여 변환된 전원을 공급받을 수 있다.
상기 전원 안정화부는 상기 입력 단자부(A)에서 공급받은 전원을 안정화시킬 수 있다.
상기 출력 단자부(B)는 안정화된 상기 전원을 출력단(Vdd)에 공급할 수 있다.
상기 접지 단자부(C)는 상기 전원 안정화부를 그라운드와 연결할 수 있다.
한편, 상기 전원 안정화부는 상기 입력 단자부(A)와 상기 출력 단자부(B) 사이에 연결된 파워 인덕터(L1), 상기 접지 단자부(C)와 상기 출력 단자부 사이에 연결된 제2 커패시터(C2)를 포함할 수 있다.
도 7을 참조하면, 상기 파워 인덕터(L1), 상기 제2 커패시터(C2)가 출력 단자부(B)를 공유함으로써, 파워 인덕터(L1)와 제2 커패시터(C2)의 간격이 줄어들 수 있다.
이와 같이, 상기 복합 전자부품(700)은 전력 관리부(500)의 출력 전원단에 구비되는 파워 인덕터, 대용량 커패시터를 하나의 부품으로 구현한 것이다. 따라서 상기 복합 전자부품(700)은 소자의 집적도가 향상된다.
도 8은 본 발명의 일 실시예에 의한 복합 전자부품을 적용한 구동 전원 공급 시스템의 배치 패턴을 나타낸 도면이다.
도 8을 참조하면, 도 6에 도시된 제2 커패시터(C2), 파워 인덕터(L1)가 본 발명의 일 실시예에 의한 복합 전자부품으로 대체된 것을 확인할 수 있다.
앞에서 설명한 바와 같이, 상기 복합 전자부품은 제2 전원 안정부의 기능을 수행할 수 있다.
또, 제2 커패시터(C2), 파워 인덕터(L1)를 본 발명의 일 실시예에 의한 복합 전자부품으로 대체함으로써, 배선의 길이가 최소화될 수 있다. 또, 배치되는 소자의 개수가 감소됨으로써, 최적화된 소자 배치가 가능하다.
즉, 본 발명의 일 실시예에 의할 때, 전력 관리부, 파워 인덕터, 고용량 커패시터를 최대한 가깝게 배치할 수 있으며, 전원선의 배선을 짧고 두껍게 설계하는 것이 가능하다.
한편, 전자 기기 제조 업체에서는, 소비자 요구를 만족시키기 위하여, 전자 기기에 구비되는 PCB 사이즈를 줄이기 위하여 노력하고 있다. 따라서 PCB에 실장되는 IC의 집적도를 높이는 것이 요구되고 있다. 본 발명의 일 실시예에 의한 복합 전자부품과 같이 복수 개의 소자를 하나의 복합 부품으로 구성함으로써 이러한 요구를 만족시켜줄 수 있다.
또, 본 발명의 일 실시예에 의할 때, 두 개의 부품(제2 커패시터, 파워 인덕터)을 하나의 복합 전자부품으로 구현함으로써, PCB 실장 면적을 감소시킬 수 있다. 본 실시예에 의하면, 기존의 배치 패턴 대비 약 10 ~ 30%의 실장 면적 감소 효과가 있다.
또, 본 발명의 일 실시예에 의할 때, 상기 전력 관리부(500)는 구동 전원을 공급받는 IC에 최단 배선에 의하여 전원을 공급할 수 있다.
적층 세라믹 커패시터의 실장 기판
도 9는 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 10은 도 9의 평면도이다.
도 11은 도 9의 다른 실시형태에 따른 평면도이다.
도 12는 도 9의 또 다른 실시형태에 따른 평면도이다.
도 9 및 도 10을 참조하면, 본 실시 형태에 따른 복합 전자부품(100)의 실장 기판(200)은 복합 전자부품(100)이 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 형성된 3개 이상의 전극 패드(221, 222, 223)를 포함한다.
상기 전극 패드는 상기 복합 전자부품의 입력단자(151), 출력단자(152) 및 그라운드 단자(153)과 각각 연결되는 제1 내지 제3 전극 패드(221, 222, 223)로 이루어질 수 있다.
이때, 복합 전자부품(100)의 상기 입력단자(151), 출력단자(152) 및 그라운드 단자(153)는 각각 제1 내지 제3 전극 패드(221, 222, 223) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
특히, 도 9 및 도 10을 참조하면, 상기 출력단자(152)는 제1 출력단자(152a, 152b)와 제2 출력단자(152c)로 이루어지며, 이와 접촉하는 상기 제2 전극 패드(222)는 'ㄱ'자 형태를 가질 수 있다.
도 11을 참조하면, 본 발명의 다른 실시형태로서, 상기 전극 패드는 상기 복합 전자부품(100)의 상기 입력단자(151), 출력단자(152) 및 그라운드 단자(153)와 각각 연결되는 제1 내지 제3 전극 패드(221', 222', 223')로 이루어질 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제2 전극 패드(222')의 형상이 상술한 본 발명의 일 실시형태에 따른 복합 전자부품의 실장 기판의 제2 전극 패드(222)의 대칭 형상을 갖는 것을 특징으로 할 수 있다.
한편, 도 12를 참조하면, 본 발명의 또 다른 실시형태로서, 상기 전극 패드는 상기 복합 전자부품(100)의 입력 단자(151)와 연결되는 제1 전극 패드(221''), 상기 제1 출력 단자(152a, 152b)와 연결되는 제2 전극 패드(222''), 제2 출력 단자(152c)와 연결되는 제3 전극 패드(223'') 및 상기 그라운드 단자(153)와 연결되는 제4 전극 패드(224'')로 이루어질 수 있다.
상기 제2 전극 패드(222'')와 제3 전극 패드(223'')는 비아(240)로 연결될 수 있으나, 이에 제한되는 것은 아니다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 700 ; 복합 전자 부품 110 ; 커패시터
120 ; 인덕터 130 ; 복합체
11 ; 유전체층 21 ; 자성체층
31, 32 ; 내부전극 31a, 32a ; 리드
41 ; 도전 패턴
151 ; 입력단자 151a ; 제1 더미전극
151b ; 제3 외부전극
152 ; 출력단자 152a ; 제2 더미전극, 제1 출력단자
152b ; 제4 외부전극, 제1 출력단자
152c ; 제2 외부전극, 제2 출력단자
153 ; 그라운드 단자, 제1 외부전극
200 ; 실장 기판
210 ; 인쇄회로기판
221, 222, 223, 221', 222', 223', 221'', 222'', 223'', 224'' ; 제1 내지 제4 전극 패드
230 ; 솔더링 240 ; 비아
300 : 배터리
400 : 제1 전원 안정화부
500 : 전력 관리부
600 : 제2 전원 안정화부

Claims (17)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체;
    상기 복합체의 제1 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 입력단자;
    상기 복합체의 제2 단면에 형성되며, 상기 인덕터의 도전 패턴과 연결되는 제1 출력단자와 상기 복합체의 제2 측면이며, 상기 커패시터의 상하면 및 제2 측면 중 어느 하나 이상에 형성된 제2 출력단자를 포함하는 출력단자; 및
    상기 복합체 중 상기 커패시터의 상하면 및 제1 측면 중 어느 하나 이상에 형성되며, 상기 커패시터의 내부전극과 연결되는 그라운드 단자;를 포함하는 복합 전자부품.
  2. 제1항에 있어서,
    상기 내부전극은 상기 복합체의 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극을 포함하는 복합 전자부품.
  3. 제1항에 있어서,
    상기 인덕터는 상기 커패시터 상부에 배치되는 복합 전자부품.
  4. 제1항에 있어서,
    상기 커패시터와 인덕터는 도전성 접착제로 연결되는 복합 전자부품.
  5. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체;
    상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되며, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극 및 상기 세라믹 본체의 제1, 제2 단면에 형성된 제1, 제2 더미전극; 및
    상기 자성체 본체의 제1 및 제2 단면에 형성되며, 상기 도전 패턴과 연결되는 제3 및 제4 외부전극;을 포함하며,
    상기 복합체는 상기 제1 더미전극과 제3 외부전극이 결합하여 형성되는 입력단자, 상기 제2 더미전극과 제4 외부전극이 결합하여 형성되는 제1 출력단자와 상기 제2 외부전극으로 형성되는 제2 출력단자를 포함하는 출력단자 및 상기 제1 외부전극으로 형성되는 그라운드 단자를 포함하는 복합 전자부품.
  6. 제5항에 있어서,
    상기 인덕터는 상기 커패시터 상부에 배치되는 복합 전자부품.
  7. 제5항에 있어서,
    상기 커패시터와 인덕터는 도전성 접착제로 연결되는 복합 전자부품.
  8. 전력 관리부에 의하여 변환된 전원을 공급받는 입력 단자;
    상기 전원을 안정화시키며, 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와 도전 패턴과 동일한 층으로 형성되는 다수의 자성체가 적층된 자성체 본체로 이루어진 인덕터가 결합된 육면체 형상의 복합체를 구비한 전원 안정화부;
    안정화된 상기 전원을 공급하는 출력 단자; 및
    접지를 위한 그라운드 단자;
    를 포함하는 복합 전자부품.
  9. 제8항에 있어서,
    상기 입력 단자는, 상기 복합체의 제1 단면에 형성되고,
    상기 출력 단자는, 상기 복합체의 제2 단면에 형성된 제1 출력 단자 및 상기 복합체의 제2 측면에 형성된 제2 출력 단자를 포함하며, 상기 인덕터의 도전 패턴 및 커패시터의 내부전극과 연결되며,
    상기 그라운드 단자는, 상기 복합체의 하면 및 제1 측면에 형성되며, 상기 커패시터의 내부전극과 연결되는 복합 전자부품.
  10. 제8항에 있어서,
    상기 내부전극은 상기 복합체의 제1 측면으로 노출된 리드를 가지는 제1 내부전극 및 제2 측면으로 노출된 리드를 가지는 제2 내부전극을 포함하는 복합 전자부품.
  11. 제10항에 있어서,
    상기 입력 단자는, 상기 세라믹 본체의 제1 단면에 형성된 제1 더미전극과 상기 자성체 본체의 제1 단면에 형성되며, 상기 도전 패턴과 연결되는 제3 외부전극이 결합하여 형성되고,
    상기 출력 단자는, 상기 세라믹 본체의 제2 단면에 형성된 제2 더미전극과 상기 자성체 본체의 제2 단면에 형성되며, 상기 도전 패턴과 연결되는 제4 외부전극이 결합하여 형성되는 제1 출력단자와 상기 세라믹 본체의 제2 측면에 형성되며, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극으로 형성되는 제2 출력단자를 포함하며,
    상기 그라운드 단자는 상기 세라믹 본체의 제1 측면에 형성되며, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극으로 형성되는 복합 전자부품.
  12. 제1항, 제5항 및 제8항 중 어느 한 항에 있어서,
    상기 인덕터는 권선형 인덕터 또는 박막형 인덕터인 것을 특징으로 하는 복합 전자부품.
  13. 상부에 3개 이상의 전극 패드를 갖는 인쇄회로기판;
    상기 인쇄회로기판 위에 설치된 상기 제1항, 제5항 및 제8항 중 어느 한 항의 복합 전자부품; 및
    상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더링;을 포함하는 복합 전자부품의 실장 기판.
  14. 제13항에 있어서,
    상기 전극 패드는 상기 복합 전자부품의 입력 단자와 연결되는 제1 전극 패드, 상기 제1 및 제2 출력 단자와 연결되는 제2 전극 패드 및 상기 그라운드 단자와 연결되는 제3 전극 패드로 이루어진 복합 전자부품의 실장 기판.
  15. 제13항에 있어서,
    상기 전극 패드는 상기 복합 전자부품의 입력 단자와 연결되는 제1 전극 패드, 상기 제1 출력 단자와 연결되는 제2 전극 패드, 제2 출력 단자와 연결되는 제3 전극 패드 및 상기 그라운드 단자와 연결되는 제4 전극 패드로 이루어진 복합 전자부품의 실장 기판.
  16. 제13항에 있어서,
    상기 제2 전극 패드와 제3 전극 패드는 비아로 연결되는 복합 전자부품의 실장 기판.
  17. 제13항에 있어서,
    상기 인덕터는 권선형 인덕터 또는 박막형 인덕터인 것을 특징으로 하는 복합 전자부품의 실장 기판.
KR1020130094692A 2013-08-09 2013-08-09 복합 전자부품 및 그 실장 기판 KR102097330B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130094692A KR102097330B1 (ko) 2013-08-09 2013-08-09 복합 전자부품 및 그 실장 기판
US14/456,674 US9633779B2 (en) 2013-08-09 2014-08-11 Composite electronic component and board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094692A KR102097330B1 (ko) 2013-08-09 2013-08-09 복합 전자부품 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20150018143A true KR20150018143A (ko) 2015-02-23
KR102097330B1 KR102097330B1 (ko) 2020-04-06

Family

ID=52448501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094692A KR102097330B1 (ko) 2013-08-09 2013-08-09 복합 전자부품 및 그 실장 기판

Country Status (2)

Country Link
US (1) US9633779B2 (ko)
KR (1) KR102097330B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667993A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 线圈组件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499719B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102004770B1 (ko) * 2013-10-31 2019-07-29 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102016486B1 (ko) * 2014-07-11 2019-09-02 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20220006199A (ko) * 2020-07-08 2022-01-17 삼성전기주식회사 코일 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610565A (en) * 1994-02-02 1997-03-11 Murata Manufacturing Co., Ltd. Composite LC device with a ground electrode not formed on the inductor parts
US20030030510A1 (en) * 2001-08-09 2003-02-13 Murata Manufacturing Co., Ltd. Multilayered LC composite component and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499719B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 복합 전자부품 및 그 실장 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610565A (en) * 1994-02-02 1997-03-11 Murata Manufacturing Co., Ltd. Composite LC device with a ground electrode not formed on the inductor parts
US20030030510A1 (en) * 2001-08-09 2003-02-13 Murata Manufacturing Co., Ltd. Multilayered LC composite component and method for manufacturing the same
KR20030014586A (ko) 2001-08-09 2003-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층형 엘씨 복합부품 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667993A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 线圈组件
KR20200107210A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 코일 부품
CN111667993B (zh) * 2019-03-06 2024-03-08 三星电机株式会社 线圈组件

Also Published As

Publication number Publication date
US9633779B2 (en) 2017-04-25
US20150043185A1 (en) 2015-02-12
KR102097330B1 (ko) 2020-04-06

Similar Documents

Publication Publication Date Title
KR102004770B1 (ko) 복합 전자부품 및 그 실장 기판
KR101558074B1 (ko) 복합 전자부품 및 그 실장 기판
KR102069627B1 (ko) 복합 전자부품 및 그 실장 기판
US9520244B2 (en) Composite electronic component and board having the same
KR101499719B1 (ko) 복합 전자부품 및 그 실장 기판
KR20150018143A (ko) 복합 전자부품 및 그 실장 기판
KR20160000166A (ko) 복합 전자부품 및 그 실장 기판
KR101514554B1 (ko) 복합 전자부품 및 그 실장 기판
KR101558100B1 (ko) 복합 전자부품 및 그 실장 기판
US9922762B2 (en) Composite electronic component and board having the same
KR20160076638A (ko) 복합 전자부품 및 그 실장 기판
KR101983153B1 (ko) 복합 전자부품
KR102004794B1 (ko) 복합 전자부품 및 그 실장 기판
KR101539857B1 (ko) 복합 전자부품 및 그 실장 기판
KR101452138B1 (ko) 복합 전자부품
KR101558075B1 (ko) 복합 전자부품 및 그 실장 기판
KR101719884B1 (ko) 복합 전자부품 및 그 실장 기판
KR102029481B1 (ko) 복합 전자부품 및 그 실장 기판
KR101701026B1 (ko) 복합 전자 부품
KR20140126233A (ko) 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant