JP2007258478A - 複合回路部品およびこれを備える半導体装置 - Google Patents
複合回路部品およびこれを備える半導体装置 Download PDFInfo
- Publication number
- JP2007258478A JP2007258478A JP2006081430A JP2006081430A JP2007258478A JP 2007258478 A JP2007258478 A JP 2007258478A JP 2006081430 A JP2006081430 A JP 2006081430A JP 2006081430 A JP2006081430 A JP 2006081430A JP 2007258478 A JP2007258478 A JP 2007258478A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- layer
- constant layer
- capacitor
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
【解決手段】複合回路基板2は、3〜100程度の低い誘電率を有する低誘電率層5と、1000〜5000程度の高い誘電率を有する高誘電率層6とを、樹脂層7を挟んで積層した構造を有している。低誘電率層5には、抵抗およびインダクタンスを含む配線8が作り込まれている。高誘電率層6には、複数のコンデンサ12と、各コンデンサ12と1対1に対応して、各コンデンサ12が接続されるグランド層13とが作り込まれている。樹脂層7には、低誘電率層5、高誘電率層6および樹脂層7の積層方向に貫通して、低誘電率層5の配線8と高誘電率層6のコンデンサ12とを電気的に接続するためのスルーホール15が形成されている。
【選択図】図1
Description
この小型化の要求に応えるために、コンデンサなどの素子を内蔵した複合回路基板が提案されている(たとえば、特許文献1参照)。複合回路基板は、たとえば、配線が形成された低誘電率層と、コンデンサが形成された高誘電率層とを積層した構成を有している。このような複合回路基板は、低誘電率層を構成するセラミックグリーンシートと、高誘電率層を構成するセラミックグリーンシートとを積層し、これらを焼成することにより作成される。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、電子部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
貫通コンデンサは、積層コンデンサよりもESL(等価直列インダクタンス)が低い。そのため、高誘電率層に備えられるコンデンサ(貫通コンデンサ)を電子部品の直流電源ラインのバイパスコンデンサとして用いる場合に、高周波領域における優れたノイズバイパス効果(ノイズ除去性能)を発揮することができる。
この構成によれば、複数のコンデンサに1対1に対応してグランド層が設けられ、各コンデンサが互いに異なるグランド層に接続されているので、1つのコンデンサの充放電に伴って、他のコンデンサのグランド電位が変動するのを防止することができる。そのため、各コンデンサのグランド電位を安定に保持することができる。
この構成によれば、樹脂層の一方側に低誘電率層を配置し、その反対側の他方側に高誘電率層を配置して、樹脂層に形成されたスルーホールを介して、低誘電率層の配線と高誘電率層のコンデンサとを接続することができる。このように、低誘電率層と高誘電率層とを樹脂層を挟んだ積層構造とすることにより、配線基板上における複合回路部品の占有面積を縮小することができる。
一方、高誘電率層の高誘電率化を図ることによって、高誘電率層に備えられるコンデンサの容量を増大させることができる。そのため、そのコンデンサを、集積回路部品に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路部品が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
貫通コンデンサは、積層コンデンサよりもESL(等価直列インダクタンス)が低い。そのため、高誘電率層に備えられるコンデンサ(貫通コンデンサ)を集積回路部品の直流電源ラインのバイパスコンデンサとして用いる場合に、高周波領域における優れたノイズバイパス効果(ノイズ除去性能)を発揮することができる。
この構成によれば、複数のコンデンサに1対1に対応してグランド層が設けられ、各コンデンサが互いに異なるグランド層に接続されているので、1つのコンデンサの充放電に伴って、他のコンデンサのグランド電位が変動するのを防止することができる。そのため、各コンデンサのグランド電位を安定に保持することができる。
この構成によれば、樹脂層の一方側に低誘電率層を配置し、その反対側の他方側に高誘電率層を配置して、樹脂層に形成されたスルーホールを介して、低誘電率層の配線と高誘電率層のコンデンサとを接続することができる。このように、低誘電率層と高誘電率層とを樹脂層を挟んだ積層構造とすることにより、配線基板上における複合回路部品の占有面積を縮小することができる。
図1は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
半導体装置1は、たとえば、携帯電話機などの無線通信機器に備えられるRFモジュールである。この半導体装置1は、複合回路部品としての複合回路基板2と、この複合回路基板2に実装された集積回路部品(半導体チップ)3およびディスクリートコンデンサ4などの電子部品(以下総称するときには「電子部品3,4」という。)とを備えている。
低誘電率層5には、抵抗およびインダクタンスを含む配線8が作り込まれている。また、低誘電率層5の樹脂層7に接合される面と反対側の面には、集積回路部品3およびディスクリートコンデンサ4などの電子部品を収容するための凹状のキャビティ9が形成されている。キャビティ9の底面には、配線8と電気的に接続されたバンプ10やパッド11が形成されている。たとえば、バンプ10を利用して、集積回路部品3がフリップチップ実装される。また、パッド11を利用して、ディスクリートコンデンサ4が半田実装される。電子部品3,4の電子部品の実装後、キャビティ9内は、それらの電子部品とともに樹脂により封止される。
このような構造の複合回路基板2は、次のようにして作成される。まず、低誘電率層5、高誘電率層6および樹脂層7がそれぞれ独立に作成される。低誘電率層5は、低い誘電率を有するセラミックスまたは樹脂からなる複数枚の誘電体シートに、配線8の材料をプリントし、また、貫通孔に配線8の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。一方、高誘電率層6は、高い誘電率を有するセラミックスからなる誘電体シートに、コンデンサ12の各極板またはグランド層13の材料をプリントし、また、貫通孔にコンデンサ12とグランド層13もしくはスルーホール15との接続配線またはグランド層13と外部接続端子14との接続配線の材料を埋め込み、それらの誘電体シートを多層に積層して得られる積層体を焼成することにより作成される。また、セラミックスとの接合性に優れた樹脂材料を用いて、スルーホール15を有する樹脂層7が形成される。次いで、低誘電率層5と高誘電率層6との間に樹脂層7を挟み込み、これらの積層体を加熱および加圧することにより、低誘電率層5および高誘電率層6を樹脂層7に接合させる。これにより、複合回路基板2を得ることができる。
一方、高誘電率層6の高誘電率化を図ることによって、高誘電率層6に備えられるコンデンサ12の容量を増大させることができる。たとえば、高誘電率層6の誘電率が4000であり、そのサイズが1.6×0.8mmであれば、コンデンサ12の容量を1μFとすることができる。そのため、そのコンデンサ12を、集積回路部品3に供給される電源電圧の平滑化のためのコンデンサとして使用することができる。したがって、複合回路基板2が実装される配線基板に電源電圧の平滑化のためのコンデンサを別途設ける必要がなく、配線基板に実装される部品の点数を削減することができ、配線基板を含む装置のサイズを小さくすることができる。
さらに、各コンデンサ12に1対1に対応してグランド層13が設けられ、各コンデンサ12が互いに異なるグランド層13に接続されているので、1つのコンデンサ12の充放電に伴って、他のコンデンサ12のグランド電位が変動するのを防止することができる。そのため、各コンデンサ12のグランド電位を安定に保持することができる。
2 複合回路基板
3 集積回路部品
4 ディスクリートコンデンサ
5 低誘電率層
7 樹脂層
9 キャビティ
12 コンデンサ
13 グランド層
15 スルーホール
Claims (8)
- 電子部品を配置するためのキャビティを有し、このキャビティに配置される電子部品と電気的に接続される配線を備える低誘電率層と、
前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、
前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含むことを特徴とする、複合回路部品。 - 前記コンデンサは、貫通コンデンサであることを特徴とする、請求項1に記載の複合回路部品。
- 前記高誘電率層は、複数の前記コンデンサを備えるとともに、前記コンデンサに1対1に対応して設けられ、その対応する前記コンデンサが接続されたグランド層を備えていることを特徴とする、請求項1または2に記載の複合回路部品。
- 前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項1ないし3のいずれかに記載の複合回路部品。
- 集積回路部品と、
前記集積回路部品を配置するためのキャビティを有し、このキャビティに配置される前記集積回路部品と電気的に接続される配線を備える低誘電率層と、
前記低誘電率層とは独立して作成され、コンデンサを備える高誘電率層と、
前記低誘電率層および前記高誘電率層と機械的に接続され、前記配線と前記コンデンサとを電気的に接続するための接続部を有する樹脂層とを含むことを特徴とする、半導体装置。 - 前記コンデンサは、貫通コンデンサであることを特徴とする、請求項5に記載の半導体装置。
- 前記高誘電率層は、複数の前記コンデンサを備えるとともに、前記コンデンサに1対1に対応して設けられ、その対応する前記コンデンサが接続されたグランド層を備えていることを特徴とする、請求項5または6に記載の半導体装置。
- 前記接続部は、前記樹脂層に貫通して形成されたスルーホールであることを特徴とする、請求項5ないし7のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081430A JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081430A JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258478A true JP2007258478A (ja) | 2007-10-04 |
JP5085874B2 JP5085874B2 (ja) | 2012-11-28 |
Family
ID=38632409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006081430A Active JP5085874B2 (ja) | 2006-03-23 | 2006-03-23 | 複合回路部品およびこれを備える半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5085874B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164221A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
JP2018113355A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社村田製作所 | 電子部品 |
WO2021230089A1 (ja) * | 2020-05-12 | 2021-11-18 | パナソニックIpマネジメント株式会社 | 集積回路の電源供給用の電気回路、コンデンサ及び集積回路付電気回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0632382B2 (ja) * | 1985-01-22 | 1994-04-27 | 松下電器産業株式会社 | 回路基板 |
JPH08148601A (ja) * | 1994-11-18 | 1996-06-07 | Sumitomo Metal Ind Ltd | 多層配線基板 |
JPH08195564A (ja) * | 1995-01-13 | 1996-07-30 | Murata Mfg Co Ltd | 積層電子部品 |
JPH08228078A (ja) * | 1994-12-20 | 1996-09-03 | Kyocera Corp | 多層配線基板及び半導体素子収納用パッケージ |
-
2006
- 2006-03-23 JP JP2006081430A patent/JP5085874B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0632382B2 (ja) * | 1985-01-22 | 1994-04-27 | 松下電器産業株式会社 | 回路基板 |
JPH08148601A (ja) * | 1994-11-18 | 1996-06-07 | Sumitomo Metal Ind Ltd | 多層配線基板 |
JPH08228078A (ja) * | 1994-12-20 | 1996-09-03 | Kyocera Corp | 多層配線基板及び半導体素子収納用パッケージ |
JPH08195564A (ja) * | 1995-01-13 | 1996-07-30 | Murata Mfg Co Ltd | 積層電子部品 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164221A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
US8766103B2 (en) | 2007-12-28 | 2014-07-01 | Taiyo Yuden Co., Ltd. | Electronic component |
JP2018113355A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社村田製作所 | 電子部品 |
WO2021230089A1 (ja) * | 2020-05-12 | 2021-11-18 | パナソニックIpマネジメント株式会社 | 集積回路の電源供給用の電気回路、コンデンサ及び集積回路付電気回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5085874B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8654539B2 (en) | Capacitor-incorporated substrate and component-incorporated wiring substrate | |
US7674986B2 (en) | Circuit board structure having capacitor array and embedded electronic component and method for fabricating the same | |
TWI427652B (zh) | 電容器、配線基板 | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
KR20180114759A (ko) | 적층형 커패시터 및 그 실장 기판 | |
WO2005122247A1 (ja) | 複合型電子部品 | |
KR101499719B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
KR20180058021A (ko) | 적층형 커패시터 및 그 실장 기판 | |
KR20150018143A (ko) | 복합 전자부품 및 그 실장 기판 | |
JP2008066672A (ja) | 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール | |
US6806563B2 (en) | Composite capacitor and stiffener for chip carrier | |
CN107799305B (zh) | 电容器组件 | |
JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
JP5085874B2 (ja) | 複合回路部品およびこれを備える半導体装置 | |
US20110061902A1 (en) | Circuit board and method of manufacturing the same | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
JP5846187B2 (ja) | 部品内蔵モジュール | |
US20070278000A1 (en) | Component-embedded printed wiring board, manufacturing method for component-embedded printed wiring board, and electronic apparatus | |
US20090021887A1 (en) | Multi-layer capacitor and wiring board having a built-in capacitor | |
KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
JP2005026406A (ja) | コンデンサ電極保持配線基板およびその製造方法 | |
KR101719884B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
JP2023047754A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5085874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |