TWI427652B - 電容器、配線基板 - Google Patents

電容器、配線基板 Download PDF

Info

Publication number
TWI427652B
TWI427652B TW097112936A TW97112936A TWI427652B TW I427652 B TWI427652 B TW I427652B TW 097112936 A TW097112936 A TW 097112936A TW 97112936 A TW97112936 A TW 97112936A TW I427652 B TWI427652 B TW I427652B
Authority
TW
Taiwan
Prior art keywords
capacitor
thickness
ceramic
dielectric
island
Prior art date
Application number
TW097112936A
Other languages
English (en)
Other versions
TW200903541A (en
Inventor
Motohiko Sato
Kenji Murakami
Jun Otsuka
Manabu Sato
Masahiko Okuyama
Kozo Yamazaki
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW200903541A publication Critical patent/TW200903541A/zh
Application granted granted Critical
Publication of TWI427652B publication Critical patent/TWI427652B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電容器、配線基板
本發明係有關於內建或表面組裝於配線基板之電容器及將該電容器內建或表面組裝的配線基板。
用作電腦之微處理器等的半導體積體電路元件(IC晶元),近年來愈來愈高速化、高功能化,隨著有端子數增加、端子間間距亦變窄之傾向。一般,在IC晶元的底面,將多個端子密集地配置成陣列狀。這種端子群對母板側的端子群以倒裝晶片之形態連接。其中,在IC晶元側之端子群和母板側的端子群,因為在端子間間距有大的差異,所以難將IC晶元和母板上直接連接。因而,一般採用製作將IC晶元裝載於IC晶元裝載用配線基板上而成的封裝件,再將該封裝件裝載於母板上的手法。在構成這種封裝件的IC晶元裝載用配線基板,為了IC晶元之切換雜訊的減少或電源電壓的安定化,提議設置電容器(condenser亦稱為capacitor。作為其一例,以往提議一種配線基板,其將電容器埋入高分子材料製的核心基板內,而且將組合層形成於該核心基板的表面及背面(例如參照專利文獻1)。
具體而言,在專利文獻1所記載的配線基板,在核心基板的中央部形成在上面及下面開口的收容孔部。並將介層孔陣列形式的陶瓷電容器收容於該收容孔部。
第15圖表示以往之介層孔陣列形式的陶瓷電容器201的一例。該陶瓷電容器201具備有電容器形成層部202、蓋層部203以及中間層部204。電容器形成層部202具有經由 陶瓷介質體層205將第1內部電極206和第2內部電極207交互地疊層配置之構造。陶瓷介質體層205由係高介質常數陶瓷之一種的鈦酸鋇之燒結體構成,並作為第1內部電極206及第2內部電極207間的介質(絕緣體)發揮功能。
中間層部204由複數個陶瓷介質體層208疊層而成,並配置於電容器形成層部202之間。在電容器形成層部202,存在和第1內部電極206及第2內部電極207在厚度方向重疊之部分不重疊的部分。因而,雖然因那些內部電極206、207的形成而產生段差(電極段差),但是藉由將中間層部204設置於電容器形成層部202之間,而抑制電極段差。
蓋層部203和中間層部204一樣,由複數個陶瓷介質體層209疊層而成,並以覆蓋電容器形成層部202之方式設置於電容器201的表層部。藉由設置該蓋層部203,而確保電容器201的絕緣性、耐熱性、耐濕性等。
又,在電容器201形成多個通孔210。這些通孔210朝厚度方向貫穿電容器201,而且在整個面配置成格子狀(陣列狀)。在各通孔210內,形成貫穿電容器201的上面及下面之間的複數個通孔導體211、212。各第1通孔導體211貫穿各第1內部電極206,並將那些內部電極彼此電氣連接。各第2通孔導體212貫穿各第2內部電極207,並將那些內部電極彼此電氣連接。
如此所構成之陶瓷電容器201例如按照如以下所示的步驟製作。即,將內部電極用鎳膏網印於陶瓷的印刷電路板(green sheet)並令乾燥。然後,將多片印刷電路板疊層並 朝片疊層方向賦與推壓力,藉此使各印刷電路板變成印刷電路板疊層體。再對印刷電路板疊層體貫穿形成多個通孔210,並將通孔導體用鎳膏填充於各通孔210內。然後,將印刷電路板疊層體進行脫脂,再以既定溫度在既定時間進行烘烤,藉此形成陶瓷電容器201。
此外,第15圖之陶瓷電容器201雖然如專利文獻1般用作基板內建有用電容器,但是亦可用作組裝於配線基板的表面之表面組裝用電容器。
[專利文獻1]特開2005-39243號公報
可是,將第15圖所示之以往的陶瓷電容器201如專利文獻1般內建於配線基板的情況,利用維克氏測試確認殘留應力殘留於其表面附近。即,壓縮應力朝垂直於陶瓷電容器201之厚度方向(Z方向)的方向(XY方向)作用,相反地,拉應力朝厚度方向作用。而且,將這種陶瓷電容器201埋入配線基板內時,由於以將其覆蓋之方式所形成的組合層之收縮,而朝Z方向拉陶瓷電容器201。陶瓷電容器201之蓋層部203僅以陶瓷介質體層209形成,因為靭性比較低,所以在該蓋層部203之各通孔導體211、212的附近易發生裂痕215(參照第16圖)。因而,配線基板之可靠性可能降低。
又,如第17圖所示,將陶瓷電容器201以倒裝方式表面組裝於配線基板220上的情況,由於配線基板220和陶瓷電容器201的熱膨脹差,而壓縮應力(X、Y方向的應力) 施加於陶瓷電容器201的表層附近。因而,陶瓷電容器201翹曲,而在蓋層部203易發生裂痕。尤其,如第18圖所示,在陶瓷電容器201本身翹曲的情況,在其表面組裝時,因為更大的應力施加於陶瓷電容器201的表層附近,所以陶瓷電容器201變形而發生裂痕的可能性升高。
又,如第19圖所示,在將陶瓷電容器201表面組裝於配線基板220上,並利用底填充材230將配線基板220和陶瓷電容器201之間隙密封的情況,底填充材230之熱硬化收縮所引起的拉應力(Z方向的應力)施加於陶瓷電容器201。因而,在陶瓷電容器201的蓋層部203易發生裂痕。
本發明係有鑑於上述之課題而開發者,其目的在於提供一種提高表層部之靭性,並可防止在內建或表面組裝於配線基板時所發生的裂痕之電容器及配線基板。
而,作為用以解決該課題之手段(手段1),其特徵為具備有:板狀之電容器本體104,係具有電容器主面102及電容器背面103;及複數個電容器內通孔導體131、132,係配置於該電容器本體104內,並配置成沿著該電容器本體104之厚度方向延伸,該電容器本體104包含以下之部分而構成,第1介質體疊層部107,係將複數個第1介質體層105和該複數個電容器內通孔導體131、132之外周部所連接的複數個內部電極141、142交互地疊層而成,及第2介質體疊層部108,係將複數個第2介質體層153和未與該複數個電容器內通孔導體131、132之外周部連接的虛電極154交互地疊層而成,並配置成在該電容器本體的表層部露 出。
因此,若依據手段1之電容器,在電容器本體的表層部,設置第2介質體疊層部,在該第2介質體疊層部,將虛電極疊層於複數個第2介質體層之間。該虛電極係寬面積的電極較佳,例如,亦如亦可採用隔著間隙而配置於該電容器內通孔導體之周圍的全圖案。如此一來,可提高在電容器本體之表層部的靭性。因而,在將電容器內建於配線基板時,即使外部應力施加於該電容器表面,亦可防止如同以往在表層部之電容器內通孔導體的附近所發生的裂痕。
該第2介質體層之厚度比該第1介質體層的厚度更厚較佳。如此一來,可充分確保第2介質體疊層部的強度。
又,該第2介質體層之厚度亦可和該第1介質體層的厚度相等。在此情況,因為可使用厚度相同之片材形成各介質體層,所以可減少製造費用。
該虛電極係使用和該複數個內部電極相同的金屬材料所形成。如此,藉由使用和內部電極相同的金屬材料形成虛電極,因為不必另外準備該虛電極專用的金屬材料,並能以相同之條件(温度、時間)同時烘烤,所以可抑制製造費用。
該虛電極之厚度係該複數個內部電極的厚度以上較佳。如此一來,可充分確保第2介質體疊層部的強度,在該第2介質體疊層部可確實防止在電容器內通孔導體之附近所發生的裂痕。
亦可在該第2介質體疊層部之與該虛電極同一層上, 形成與該複數個電容器內通孔導體之外周部連接的複數個第2島狀導體。在該第2介質體疊層部,雖然僅在其厚度方向,因虛電極存在之部分和虛電極不存在的部分而產生段差(電極段差),但是藉由在和該虛電極同一層形成複數個第2島狀導體,而可確實地吸收該電極段差,並可更加防止裂痕的發生。
該電容器亦可又具備有第3介質體疊層部,其係將複數個第3介質體層和該複數個電容器內通孔導體的外周部所連接之複數個第3島狀導體交互地疊層而成,並配置於該第1介質體疊層部之間。在該第1介質體疊層部,雖然藉由將複數個第1介質體層和複數個內部電極交互地疊層,而各電極在其厚度方向重疊之部分和不重疊的部分產生段差(電極段差),但是在第3介質體疊層部,藉由將複數個第3島狀導體疊層於電容器內通孔導體之外周部,而可確實地吸收該電極段差,並可防止裂痕的發生。
該第3介質體層之厚度比該第1介質體層的厚度更厚較佳。如此一來,可充分確保第3介質體疊層部的強度。
又,該第3介質體層之厚度亦可和該第1介質體層的厚度相等。在此情況,因為可使用厚度相同之片材形成各介質體層,所以可減少製造費用。
該第2島狀導體及該第3島狀導體係使用和該複數個內部電極相同的金屬材料所形成較佳。如此,藉由使用和內部電極相同的金屬材料形成第2及第3島狀導體,而不必另外準備該島狀導體專用的金屬材料,因為能以相同之條件(溫度、時間)同時烘烤,所以可抑制製造費用。
該第2島狀導體及該第3島狀導體之厚度係該複數個內部電極的厚度以上較佳。如此一來,可充分確保第3介質體疊層部的強度,在該第3介質體疊層部可確實防止在電容器內通孔導體之附近所發生的裂痕。
該電容器具備有複數個端子電極較佳,其配置於該電容器主面上,並和該複數個電容器內通孔導體之至少電容器主面側端部連接。如此具備有端子電極時,可確實地進行和在配線基板之導體的連接。
作為該第1介質體層、該第2介質體層以及該第3介質體層、可列舉由陶瓷介質體層、樹脂介質體層、陶瓷樹脂複合材料所構成之介質體層等。作為該陶瓷電容器,除了適合使用氧化鋁、氮化鋁、氮化硼、碳化矽、氮化矽等之高溫烘烤陶瓷的燒結體以外,還適合使用如對硼矽酸鹽系玻璃或硼矽酸鉛系玻璃添加了氧化鋁等無機陶瓷填充物之低溫烘烤陶瓷的燒結體。在此情況,因應於用途,使用鈦酸鋇、鈦酸鉛、鈦酸鍶等介質陶瓷的燒結體亦較佳。在使用介質陶瓷之燒結體的情況,易實現靜電電容大的電容器。又,作為該樹脂介質體層,適合使用環氧樹脂、包含有黏接劑的四氟乙烯樹脂(PTTE)等樹脂。此外,作為由該陶瓷樹脂複合材料所構成之介質體層,在陶瓷上,適合使用鈦酸鋇、鈦酸鉛、鈦酸鍶等,而作為樹脂材料,適合使用環氧樹脂、酚樹脂、氨基甲酸乙酯樹脂、矽樹脂、聚醯亞胺樹脂、不飽和聚酯等熱硬化樹脂、聚碳酸酯樹脂、丙烯酸樹脂、聚醛樹脂、聚丙烯樹脂等熱可塑性樹脂、以及腈丁二烯橡膠、苯乙烯丁二烯橡膠、氟橡膠等乳膠。
作為該內部電極、該電容器內通孔導體、該端子電極、該虛電極、該第2及第3島狀導體,未特別別限定,例如在介質體層係陶瓷介質體層的情況,係金屬導體較佳。此外,金屬包敷導體係在以例如金屬印刷法之以往習知的手法塗布包含有金屬粉末的導體膏後烘烤而形成。在利用同時烘烤法形成金屬包敷導體及陶瓷介質體層的情況,金屬包敷導體中的金屬粉末需要係比陶瓷介質體層之烘烤温度更高的熔點。例如,在陶瓷介質體層由所謂的高溫烘烤陶瓷(例如氧化鋁)所構成的情況,作為金屬包敷導體中的金屬粉末,可選擇鎳(Ni)、鵭(W)、鉬(Mo)、錳(Mn)等或其合金。在陶瓷介質體層是由所謂的低溫烘烤陶瓷(例如玻璃陶瓷)所構成的情況,作為金屬包敷導體中的金屬粉末,可選擇銅(Cu)或銀(Ag)等或其合金。
又,作為用以解決該課題之其他的手段(手段2),係有內建該手段1之電容器的配線基板。
因此,若依據該手段2的配線基板,因為充分確保在電容器本體的表面附近之靭性,所以即使在電容器之內建步驟有外部應力作用的情況,亦可防止在電容器本體的表面附近所發生的裂痕,並提高配線基板的可靠性。
該配線基板最好具備有:核心基板,係具有用以收容手段1之電容器的收容孔部;及組合層,係形成於該核心基板之上面及下面。形成該核心基板之材料未特別限定,較佳之核心基板係以高分子材料為主體而形成。作為用以形成核心基板之高分子材料的具體例,例如有EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺 三樹脂)、PPE樹脂(聚苯醚樹脂)等。此外,亦可使用這些樹脂和玻璃纖維(玻璃織布或玻璃不織布)或聚醯胺纖維等有機纖維的複合材料。
又,作為用以解決該課題之其他的手段(手段3),有具有基板主面,並以倒裝晶片方式將該手段1之電容器表面組裝於該基板主面上的配線基板。
因此,若依據該手段3的配線基板,因為充分確保在電容器本體的表面附近之靭性,所以即使在電容器之表面組裝步驟壓縮應力作用的情況,亦可防止在電容器本體的表面附近所發生的裂痕,並提高配線基板的可靠性。
在該配線基板,亦能以樹脂材料將該基板主面和該電容器的間隙密封。在該樹脂材料密封步驟,即使在熱硬化收縮所引起之應力作用於電容器的情況,亦可防止在電容器本體的表面附近所發生的裂痕。
[第1實施形態]
以下,根據圖面說明將本發明具體化之第1實施形態。
如第1圖所示,本實施形態之配線基板10係IC晶元裝載用的配線基板。配線基板10由大致矩形板狀的核心基板11、形成於核心基板11之上面上的第1組成層31以及形成於核心基板11之下面上的第2組成層32所構成。
本實施形態的核心基板11係縱25mm×橫25mm×厚1.0mm之平面圖上大致矩形板狀。在該核心基板11之複數個部位形成通孔導體16。該通孔導體16將核心基板11之上面12側和下面13側進行連接導通。此外,利用例如環 氧樹脂等之封閉體17填入通孔導體16的內部。又,在核心基板11的上面12及下面13,將由銅所構成之導體41形成圖案,各導體41和通孔導體16電氣連接。
在核心基板11之上面12上所形成的第1組成層31,具有將由熱硬化樹脂(環氧樹脂)所構成之2層的樹脂層間絕緣層33、35、和由銅所構成之的導體42交互地疊層之構造。又,在第2層之樹脂層間絕緣層35的表面上之複數個部位,將端子基座44形成陣列狀。此外,利用抗焊劑37幾乎整體地覆蓋樹脂層間絕緣層35的表面。在抗焊劑37之既定部位,形成使端子基座44露出的開口部46。將複數個焊料凸起45配設於端子基座44的表面上。各焊料凸起45和形成矩形板狀之IC晶元21的面連接端子22電氣連接。此外,由各端子基座44及各焊料凸起45所構成之區域係可裝載IC晶元21的IC晶元裝載區域23。IC晶元裝載區域23設定於第1組成層31的表面。又,在樹脂層間絕緣層33、35,各自設置通孔導體43、47。這些通孔導體43、47將導體42及端子基座44彼此電氣連接。
如第1圖所示,在核心基板11之下面13上所形成的第2組成層32,具有和上述之第1組成層31大致相同的構造。即,具有將由熱硬化樹脂(環氧樹脂)所構成之2層的樹脂層間絕緣層34、36和導體42交互地疊層之構造。在第2層之樹脂層間絕緣層36的下面上之複數個部位,將經由通孔導體47和導體42電氣連接的BGA用基座48形成陣列狀。又,利用抗焊劑38幾乎整體地覆蓋樹脂層間絕緣層36的下面。在抗焊劑38之既定部位,形成使BGA用基 座48露出的開口部40。在BGA用基座48的表面上,配設用以和未圖示的母板電氣連接之複數個焊料凸起49。而且,利用各焊料凸起49,將第1圖所示之配線基板10組裝於未圖示的母板上。
該核心基板11具有在平面圖上矩形的收容孔部91,其在上面12之中央部及下面13的中央部開口。即,收容孔部91係貫穿孔。在收容孔部91內,以埋入之狀態收容陶瓷電容器101(配線基板內建用電容器)。本實施形態之陶瓷電容器101係縱10.0mm×橫10.0mm×厚0.8mm之矩形板狀。又,利用由高分子材料(在本實施形態為熱硬化樹脂)所構成的填隙料92埋入收容孔部91之內面和陶瓷電容器101的側面106之間隙。該填隙料92具有將陶瓷電容器101固定於核心基板11,而且利用本身之彈性變形吸收陶瓷電容器101及核心基板11之往面方向或厚度方向的變形之功能。
陶瓷電容器101係在核心基板11配置於IC晶元裝載區域23之正下的區域。此外,將IC晶元裝載區域23之面積(在IC晶元21形成面連接端子22之面的面積)設定成比陶瓷電容器101之電容器主面102的面積更小。從陶瓷電容器101之厚度方向看的情況,IC晶元裝載區域23位於陶瓷電容器101之電容器主面102內。
如第1圖及第2圖所示,本實施形態的陶瓷電容器101係所謂的介層孔陣列形式之電容器。構成陶瓷電容器101之陶瓷燒結體104(電容器本體)係板狀物,其具有1個電容器主面102(在第1圖為上面)、1個電容器背面103(在第1 圖為下面)以及4個電容器側面106。
陶瓷燒結體104具備有電容器形成層部107(第1介質體疊層部)、蓋層部108(第2介質體疊層部)以及中間層部109(第3介質體疊層部)。電容器形成層部107具有將複數個之陶瓷介質體層105(第1介質體層)和複數個內部電極141、142交互地疊層之構造,並以分割成陶瓷燒結體104的上側和下側之2個區域的方式設置。形成於電容器形成層部107的內部電極具有電源用內部電極141和接地用內部電極142,並以經由陶瓷介質體層105將那些電源用內部電極141和接地用內部電極142交互地疊層之方式配置。陶瓷介質體層105由係高介質常數陶瓷的一種之鈦酸鋇的燒結體所構成,作為電源用內部電極141及接地用內部電極142之間的介質(絕緣體)發揮功能。電源用內部電極141及接地用內部電極142都是以鎳為主成分所形成的導體。
如第2圖~第6圖所示,在陶瓷燒結體104,形成多個通孔130。這些通孔130朝厚度方向貫穿陶瓷燒結體104,而且在陶瓷燒結體104的整個面配置成格子狀(陣列狀)。在各通孔130內,以鎳為主材料形成將陶瓷燒結體104的電容器主面102及電容器背面103之間連通的複數個電容器內通孔導體131、132。各電源用電容器內通孔導體131貫穿各電源用內部電極141,並將那些內部電極之間彼此電氣連接(參照第2、3圖)。各接地用電容器內通孔導體132貫穿各接地用內部電極142,並將那些內部電極之間彼此電氣連接(參照第2、4圖)。各電源用電容器內通孔導體131及各接地用電容器內通孔導體132整體上配置成陣列狀。在 本實施形態,為了便於說明,雖然圖示了4列×4行的電容器內通孔導體131、132,而實際上存在更多列。
中間層部109配置於上側之電容器形成層部107和下側的電容器形成層部107之間,未設置如電容器形成層部107之內部電極141、142。具體而言,中間層部109具有將複數個陶瓷介質體層150(第3介質體層)和電容器內通孔導體131、132之外周部所連接的複數個第3島狀導體151交互地疊層之構造。中間層部109之第3島狀導體151使用和在電容器形成層部107之內部電極141、142相同的材料(以鎳為主成分的金屬材料),形成為內部電極141、142之厚度以上的厚度。該第3島狀導體151為了吸收在電容器形成層部107的電極段差,而以包圍電容器內通孔導體131、132之外周的方式形成圓形(參照第2、5圖)。又,中間層部109之各陶瓷介質體層150,使用和在電容器形成層部107之陶瓷介質體層105相同的材料(具體而言,鈦酸鋇),形成為比電容器形成層部107之陶瓷介質體層105更厚。
蓋層部108配置成在陶瓷燒結體104的表層部露出。即,上側之蓋層部108設置成覆蓋電容器形成層部107的上面,而下側之蓋層部108設置成覆蓋電容器形成層部107的下面。蓋層部108具有將複數個陶瓷介質體層153(第2介質體層)和與電容器內通孔導體131、132的外周部未連接之寬面積的虛電極154交互地疊層之構造。蓋層部108之虛電極154,使用和在電容器形成層部107之內部電極141、142相同的材料(以鎳為主成分的金屬材料),形成為 內部電極141、142之厚度以上的厚度。該虛電極154形成為在電容器內通孔導體131、132之周圍具有間隙155(圓形貫穿圖案)的全圖案(參照第6圖)。又,蓋層部108之陶瓷介質體層153,亦和在電容器形成層部107之陶瓷介質體層105相同的材料(具體而言,鈦酸鋇),形成為比電容器形成層部107之陶瓷介質體層105更厚。
而,如第1圖及第2圖所示,在陶瓷燒結體104之電容器主面102上,突設複數個主面側電源用電極111(端子電極)和複數個主面側接地用電極112(端子電極)。此外,各主面側接地用電極112雖然在電容器主面102上個別地形成,但是亦可一體形成。主面側電源用電極111對在複數個電源用電容器內通孔導體131之電容器主面102側的端面直接連接,而主面側接地用電極112對在複數個接地用電容器內通孔導體132之電容器主面102側的端面直接連接。
又,在陶瓷燒結體104之電容器背面103上,突設複數個背面側電源用電極121(端子電極)和複數個背面側接地用電極122(端子電極)。此外,各背面側接地用電極122雖然在電容器背面103上個別地形成,但是亦可一體形成。背面側電源用電極121對在複數個電源用電容器內通孔導體131之電容器背面103側的端面直接連接,而背面側接地用電極122對在複數個接地用電容器內通孔導體132之電容器背面103側的端面直接連接。因而,電源用電極111、121和電源用電容器內通孔導體131及電源用內部電極141導通,而接地用電極112、122和接地用電容器內通 孔導體132及接地用內部電極142導通。
如第1圖所示,位於電容器主面102側之電極111、112經由通孔導體43、導體42、通孔導體47、端子基座44、焊料凸起45以及IC晶元21的面連接端子22,和IC晶元21電氣連接。另一方面,位於電容器背面103側之電極121、122經由通孔導體43、導體42、通孔導體47、BGA用基座48以及焊料凸起49,和未圖示之母板所具有的電極(接觸子)電氣連接。
如第2圖等所示,電極111、112、121、122係以鎳為主材料形成,並利用未圖示之銅電鍍層整體上包覆表面。這些電極111、112、121、122及電容器內通孔導體131、132配置於IC晶元21之大致中心部的正下。此外,在本實施形態,將電極111、112、121、122之直徑設定成約500 μm。
例如,從母板側經由電極121、122進行通電,而對電源用內部電極141-接地用內部電極142之間施加電壓時,在電源用內部電極141儲存例如正電荷,而在接地用內部電極142儲存例如負電荷。結果,陶瓷電容器101作為電容器發揮功能。又,在陶瓷電容器101,將電源用電容器內通孔導體131及接地用電容器內通孔導體132各自配置成交互地相鄰,而且將在電源用電容器內通孔導體131及接地用電容器內通孔導體132流動之電流的方向設定成彼此反向。因而,可降低電感成分。
如以下製作本實施形態之陶瓷電容器101。即,形成厚度係約7 μm之陶瓷的第1印刷電路板,而且形成厚度係約 30 μm之陶瓷的第2印刷電路板。然後,將內部電極用鎳膏網印於第1印刷電路板並令乾燥。因而,形成以後成為電源用內部電極141之電源用內部電極部和成為接地用內部電極142之接地用內部電極部。又,將虛電極用鎳膏網印於第2印刷電路板並令乾燥。因而,形成以後成為虛電極154之虛電極部。又,將導體用鎳膏網印於第2印刷電路板並令乾燥。因而,形成以後成為第3島狀導體151之島狀導體部。
接著,在對應於電容器形成層部107之部位,將已形成電源用內部電極部之第1印刷電路板和已形成接地用內部電極部的第1印刷電路板交互地疊層,而在對應於蓋層部108之部位,將已形成虛電極部之第2印刷電路板疊層。此外,在對應於中間層部109之部位,將已形成島狀導體部之第2印刷電路板疊層。然後,藉由朝片疊層方向賦與推壓力,而使各印刷電路板變成一體,並形成印刷電路板疊層體。
又,使用雷射加工機對印刷電路板疊層體貫穿形成多個通孔130,並使用未圖示之膏壓入填充裝置,將通孔導體用鎳膏填充於各通孔130內。接著,將膏印刷於印刷電路板疊層體的上面上,並在印刷電路板疊層體之上面側以覆蓋各導體部的上端面之方式形成主面側電源用電極111及主面側接地用電極112。又,將膏印刷於印刷電路板疊層體的下面上,並在各導體部之下面側以覆蓋各導體部的下端面之方式形成背面側電源用電極121及背面側接地用電極122。
然後,進行印刷電路板疊層體之乾燥,使各電極111、112、121、122稍微固化。接著,將印刷電路板疊層體進行脫脂,再以既定溫度在既定時間進行烘烤。結果,將鈦酸鋇及膏中的鎳同時進行燒結,而成為陶瓷燒結體104。
接著,對所得之陶瓷燒結體104具有的各電極111、112、121、122進行無電解銅電鍍(厚度約10 μm)。結果,在各電極111、112、121、122上形成銅電鍍層,而完成陶瓷電容器101。
在將該陶瓷電容器101內建於配線基板10時,首先,利用以往習知的手法製作並準備具有收容孔部91之核心基板11。接著,將陶瓷電容器101收容於該核心基板11的收容孔部91內,再將熱硬化樹脂製的填充劑92填充於該收容孔部91之內面和陶瓷電容器101的側面106之間隙。然後,進行加熱處理,填充劑92變硬,而將陶瓷電容器101固定於收容孔部91內。
又,根據以往習知的手法將第1組成層31形成於核心基板11之上面12及陶瓷電容器101的電容器主面102之上,而且將第2組成層32形成於核心基板11之下面13及陶瓷電容器101的電容器背面103之上。結果,完成由核心基板11及第1、第2組成層31、32所構成之配線基板10。
因此,若依據本實施形態,可得到以下之效果。
(1)在本實施形態之陶瓷電容器101,因為在設置於表層部的蓋層部108,形成寬面積之虛電極154,所以可提高在該表層部的靭性。在該陶瓷電容器101的內建步驟,例 如以填充劑92將陶瓷電容器101固定於核心基板11的收容孔部91內時,因加熱處理而填充劑92變硬並收縮。此外,在將第1、第2組成層31、32疊層於核心基板11之上面12及下面13時,藉由施加加壓加熱處理,而成為樹脂層間絕緣層33、34、35、36之薄膜狀絕緣樹脂材料變硬並收縮。在此情況,雖然外部應力施加於陶瓷電容器101的表面,但是因為藉由設置虛電極154而充分確保蓋層部108的靭性,所以可避免如同習知技術般地在蓋層部108之電容器內通孔導體131、132的附近所發生的裂痕。又,因為虛電極154未和電容器內通孔導體131、132連接,所以即使在將該虛電極154形成於陶瓷電容器101之表層部的情況,亦無濕氣從該連接部進入的問題,而可充分確保耐濕性。
(2)在本實施形態之陶瓷電容器101,將蓋層部108的陶瓷介質體層153形成為比電容器形成層部107之陶瓷介質體層105更厚,並將蓋層部108的虛電極154形成為比電容器形成層部107之內部電極141、142更厚。若如此地形成,可充分確保虛電極154的強度,並可更提高在表層部的靭性。又,因為蓋層部108之陶瓷介質體層153厚,所以可充分確保陶瓷電容器101的絕緣性、耐濕性。
(3)在本實施形態之陶瓷電容器101,在中間層部109,將電容器內通孔導體131、132之外周部所連接的複數個第3島狀導體151疊層。如此,因為藉由形成第3島狀導體151,而可確實地吸收電極段差,所以可減少在中間層部109的殘留應力。因此,在中間層部109可確實防止 在電容器內通孔導體131、132的附近所發生的裂痕。又,因為第3島狀導體151係由金屬材料(具體而言,鎳)所構成,所以和設置陶瓷來吸收電極段差的情況相比,可充分確保在中間層部109的靭性。又,中間層部109之陶瓷介質體層150形成為比電容器形成層部107的陶瓷介質體層105更厚,中間層部109之第3島狀導體151形成為比電容器形成層部107的內部電極141、142更厚。若如此地形成,可充分確保第3島狀導體151的強度,並可確實防止在中間層部109所發生的裂痕。
(4)在本實施形態之陶瓷電容器101,中間層部109之第3島狀導體151及蓋層部108的虛電極154係使用和電容器形成層部107之內部電極141、142相同的金屬材料(具體而言,鎳)所形成。在此情況,因為不必另外準備用以形成第3島狀導體151及虛電極154之專用的金屬材料,並能以相同之條件(温度、時間)同時烘烤,所以可抑制陶瓷電容器101的製造費用。
(5)在本實施形態之陶瓷電容器101,因為將陶瓷電容器101配置於在IC晶元裝載區域23所裝載的IC晶元21之正下,所以連接陶瓷電容器101和IC晶元21的配線變短,而防止配線之電感成分的增加。又,因為可將在IC晶元21和陶瓷電容器101之間所侵入的雜訊抑制成極小,所以亦不會產生誤動作等的不良,並得到高可靠性。
(6)在本實施形態,因為IC晶元裝載區域23位於陶瓷電容器101之正上的區域內,所以利用高剛性、熱膨脹係數小的陶瓷電容器101支持在IC晶元裝載區域23所裝 載的IC晶元21。因而,在該IC晶元裝載區域23,因為第1組成層31難變形,所以可更安定地支持在IC晶元裝載區域23所裝載的IC晶元21。
[第2實施形態]
以下,根據圖面說明將本發明具體化之第2實施形態。
在本實施形態,在配線基板10,內建有第7圖所示之陶瓷電容器101A。此外,在本實施形態,陶瓷電容器101A以外之構造(第1、第2組成層31、32等之構造)係和第1實施形態一樣,以下說明該陶瓷電容器101A之構造。
如第7圖所示,在本實施形態之陶瓷電容器101A,在蓋層部108之陶瓷介質體層153的厚度和電容器形成層部107之陶瓷介質體層105的厚度相等,在蓋層部108之虛電極154的厚度和電容器形成層部107之內部電極141、142的厚度相等。此外,在中間層部109之陶瓷介質體層150的厚度和電容器形成層部107之陶瓷介質體層105的厚度相等,在中間層部109之第3島狀導體151的厚度和電容器形成層部107之內部電極141、142的厚度相等。
若如此地構成陶瓷電容器101A,藉由將相同之厚度的印刷電路板疊層,而可將陶瓷燒結體104烘烤,並可抑制其製造費用。又,在蓋層部108,因為虛電極154的配置間隔變短,所以可確實防止在電容器內通孔導體131、132之附近所發生的裂痕。此外,在中間層部109,因為第3島狀導體151的配置間隔變短,所以可確實防止在電容器內通孔導體131、132之附近所發生的裂痕。
[第3實施形態]
以下,根據圖面說明將本發明具體化之第3實施形態。在本實施形態,在配線基板10,內建有第8圖陶瓷電容器101B上和第1實施形態相異。以下,說明該陶瓷電容器101B之構造。
如第8圖所示,在陶瓷電容器101B,省略中間層部,而由電容器形成層部107和蓋層部108構成。又,在蓋層部108之陶瓷介質體層153的厚度和電容器形成層部107之陶瓷介質體層105的厚度相等,在蓋層部108之虛電極154的厚度和電容器形成層部107之內部電極141、142的厚度相等。若如此地構成陶瓷電容器101B,藉由將相同之厚度的印刷電路板疊層,而可將陶瓷燒結體104烘烤,並可抑制其製造費用。又,在蓋層部108,因為虛電極154的配置間隔變短,所以可確實防止在電容器內通孔導體131、132之附近所發生的裂痕。此外,可使電容器形成層部107變大,而可充分確保電容器的電容值。
此外,亦可如以下所示變更本發明之實施形態。
.在上述各實施形態的陶瓷電容器101、101A、101B,雖然在電容器主面102及電容器背面103之雙方,形成電極111、112、121、122,但是未限定如此。例如,如第9圖之陶瓷電容器101C所示,亦可僅在電容器主面102側形成端子電極111、112。此外,在陶瓷電容器101C之其他的構造(電容器形成層部107、蓋層部108以及中間層部109等之構造),係和上述之第1實施形態的陶瓷電容器101一樣。
.在上述各實施形態的陶瓷電容器101、101A、101B、 101C,雖然在蓋層部108,僅形成虛電極154,但是未限定如此。例如,如第10圖之陶瓷電容器101D所示,在蓋層部108,亦可在虛電極154的同一層,形成複數個電容器內通孔導體131、132之外周部所連接的複數個第2島狀導體156。該第2島狀導體156之外徑比形成於中間層部109的第3島狀導體151小,並在該第2島狀導體156和虛電極154之間形成固定的間隙157。在該陶瓷電容器101D,雖然在蓋層部108僅朝向其厚度方向,在虛電極154存在之部分和虛電極154不存在的部分產生段差(電極段差),但是藉由形成第2島狀導體156,而可確實吸收該電極段差,並可更加防止裂痕的發生。
.在上述各實施形態的陶瓷電容器101、101A、101C、101D,雖然係在中間層部109形成第3島狀導體151者,但是亦可如第11圖所示之陶瓷電容器101E般,除了中間層部109以外,還在電容器形成層部107和蓋層部108之間形成第3島狀導體151。此外,在此情況,在電容器形成層部107(第1介質體疊層部)和蓋層部108(第2介質體疊層部)之間形成第4介質體疊層部110。依此方式,亦可確實吸收該電極段差,並可更加防止裂痕的發生。
.在上述各實施形態的配線基板10,雖然係在核心基板11之上面12及下面13開口的收容孔部91內建有陶瓷電容器101、101A~101E者,但是未限定如此。例如,亦可如第12圖所示之配線基板10A般,收容孔部91A成為僅在核心基板11的上面12開口之有底的凹部(非貫穿孔部),並將陶瓷電容器101內建於該收容孔部91A。此外,陶瓷 電容器101具有和該第1實施形態一樣之構造。在本配線基板10A,第2組成層32之樹脂層間絕緣層34的整體和核心基板11之下面13抵接。又,第2組成層32和陶瓷電容器101經由貫穿收容孔部91A之底面和核心基板11的下面13之複數個通孔導體50而彼此電氣連接。在本配線基板10A,亦可得到和該第1實施形態一樣之作用效果。
.在上述各實施形態,雖然配線基板10、10A之封裝形態係BGA(Ball Grid Array),但是未僅限定為BGA,例如亦可係PGA(Pin Grid Array)或LGA(Land Grid Array)等。
.在上述各實施形態,雖然係將陶瓷電容器101、101A~101E內建於配線基板10、10A者,但是亦可將陶瓷電容器101、101A~101E表面組裝於配線基板之基板主面上。在第13圖表示其具體實例。在第13圖之配線基板10B,以倒裝方式將陶瓷電容器101表面組裝於作為基板主面的下面13B上。在本配線基板10B,在使用焊料將陶瓷電容器101進行表面組裝時,由於配線基板10B和陶瓷電容器101之熱膨脹差,而壓縮應力施加於陶瓷電容器101的表層附近。因為陶瓷電容器101在蓋層部108形成寬面積的虛電極154而充分確保其靭性,所以避免在蓋層部108發生裂痕。又,即使在發生裂痕的情況,裂痕亦止於虛電極154,而裂痕不會進展至內層的電容器形成層部107。
此外,如第14圖之配線基板10C所示,亦能以底填充材料160(樹脂材料)將下面13C(基板主面)和陶瓷電容器101的間隙密封。在本配線基板10C,在藉由底填充材160之密封步驟,底填充材160之熱硬化收縮所引起的拉應力 作用於陶瓷電容器101。因為陶瓷電容器101在蓋層部108形成寬面積的虛電極154而充分確保其靭性,所以可避免在蓋層部108發生裂痕。又,即使在發生裂痕的情況,裂痕亦止於虛電極154,而裂痕不會進展至內層的電容器形成層部107。
其次,除了申請專利範圍所記載之技術性構想以外,以下列舉根據上述之各實施形態所掌握的技術性構想。
(1)一種電容器,其特徵為具備有:板狀之電容器本體,係具有電容器主面及電容器背面;複數個電容器內通孔導體,係配置於該電容器本體內,並配置成沿著該電容器本體之厚度方向延伸;以及複數個端子電極,係配置於該電容器主面上,並和該複數個電容器內通孔導體之庄少電容器主面側端部連接,該電容器本體包含以下之部分而構成,第1介質體疊層部,係將複數個第1介質體層、和該複數個電容器內通孔導體之外周部所連接的複數個內部電極交互地疊層而成,及第2介質體疊層部,係將複數個第2介質體層、和未與該複數個電容器內通孔導體之外周部連接的虛電極交互地疊層而成,未形成該複數個內部電極,並配置成在該電容器本體的表層部露出。
(2)一種電容器,其特徵為:在該(1)中,該虛電極係以在該電容器內通孔導體之周圍隔著間隙的方式所配置之全圖案。
10、10A~10C‧‧‧配線基板
13B、13C‧‧‧作為基板主面之下面
101、101A~101E‧‧‧作為電容器之陶瓷電容器
102‧‧‧電容器主面
103‧‧‧電容器背面
104‧‧‧作為電容器本體之陶瓷燒結體
105‧‧‧作為第1介質體層的陶瓷介質體層
107‧‧‧作為第1介質體疊層部的電容器形成層部
108‧‧‧作為第2介質體疊層部的蓋層部
109‧‧‧作為第3介質體疊層部的中間層部
110‧‧‧第4介質體疊層部
131、132‧‧‧電容器內通孔導體
141、142‧‧‧內部電極
150‧‧‧作為第3介質體層的陶瓷介質體層
151‧‧‧第3島狀導體
153‧‧‧作為第2介質體層的陶瓷介質體層
154‧‧‧虛電極
156‧‧‧第2島狀導體
160‧‧‧作為樹脂材料之底填充材
第1圖係表示將本發明具體化之第1實施形態的配線基板之示意剖面圖。
第2圖係表示第1實施形態之陶瓷電容器的示意剖面圖。
第3圖係用以說明在電容器形成層部之內部電極和電容器內通孔導體的連接之示意說明圖。
第4圖係用以說明在電容器形成層部之內部電極和電容器內通孔導體的連接之示意說明圖。
第5圖係在中間層部之第3島狀導體的示意說明圖。
第6圖係表示在蓋層部之虛電極的示意說明圖。
第7圖係表示第2實施形態之陶瓷電容器的示意剖面圖。
第8圖係表示第3實施形態之陶瓷電容器的示意剖面圖。
第9圖係表示其他的實施形態之陶瓷電容器的示意剖面圖。
第10圖係表示其他的實施形態之陶瓷電容器的示意剖面圖。
第11圖係表示其他的實施形態之陶瓷電容器的示意剖面圖。
第12圖係表示其他的實施形態之配線基板的示意剖面圖。
第13圖係表示其他的實施形態之配線基板的示意剖面圖。
第14圖係表示其他的實施形態之配線基板的示意剖面圖。
第15圖係表示以往之陶瓷電容器的一例之示意剖面圖。
第16圖係表示在以往之陶瓷電容器的表層部之裂痕的放大剖面圖。
第17圖係表示以往之配線基板的一例之示意剖面圖。
第18圖係表示以往之陶瓷電容器的一例之示意剖面圖。
第19圖係表示以往之配線基板的一例之示意剖面圖。
101‧‧‧陶瓷電容器
102‧‧‧電容器主面
103‧‧‧電容器背面
104‧‧‧陶瓷燒結體
105‧‧‧陶瓷介質體層
106‧‧‧電容器側面
107‧‧‧電容器形成層部
108‧‧‧蓋層部
109‧‧‧中間層部
111‧‧‧主面側電源用電極
112‧‧‧主面側接地用電極
121‧‧‧背面側電源用電極
122‧‧‧背面側接地用電極
130‧‧‧通孔
131、132‧‧‧電容器內通孔導體
141、142‧‧‧內部電極
150‧‧‧陶瓷介質體層
151‧‧‧第3島狀導體
153‧‧‧陶瓷介質體層
154‧‧‧虛電極
155‧‧‧間隙

Claims (15)

  1. 一種電容器,其特徵為:具備有:板狀之電容器本體,係具有電容器主面及電容器背面;及複數個電容器內通孔導體,係配置於該電容器本體內,並配置成沿著該電容器本體之厚度方向延伸,該電容器本體包含以下之部分而構成,第1介質體疊層部,係將複數個第1介質體層、和該複數個電容器內通孔導體之外周部所連接的複數個內部電極交互地疊層而成,及第2介質體疊層部,係將複數個第2介質體層、和未與該複數個電容器內通孔導體之外周部連接的虛電極交互地疊層而成,並配置成在該電容器本體的表層部露出,該虛電極係隔著間隙而配置於該電容器內通孔導體之周圍的全圖案,在該第2介質體疊層部之與該虛電極同一層上,形成與該複數個電容器內通孔導體之外周部連接的複數個第2島狀導體。
  2. 如申請專利範圍第1項之電容器,其中該第2介質體層之厚度比該第1介質體層的厚度更厚。
  3. 如申請專利範圍第1項之電容器,其中該第2介質體層之厚度和該第1介質體層的厚度相等。
  4. 如申請專利範圍第1項之電容器,其中該虛電極係使用和該複數個內部電極相同的金屬材料所形成。
  5. 如申請專利範圍第1項之電容器,其中該虛電極之厚度係該複數個內部電極的厚度以上。
  6. 如申請專利範圍第1項之電容器,其中在該電容器主面及該電容器背面當中的至少任一者上形成端子電極,在平面圖上未形成該端子電極的位置形成有該虛電極。
  7. 如申請專利範圍第1項之電容器,其中又具備有第3介質體疊層部,其係複數個第3介質體層、和該複數個電容器內通孔導體的外周部所連接之複數個第3島狀導體交互地疊層而成,並配置於該第1介質體疊層部之間。
  8. 如申請專利範圍第7項之電容器,其中該第3介質體層之厚度比該第1介質體層的厚度更厚。
  9. 如申請專利範圍第7項之電容器,其中該第3介質體層之厚度和該第1介質體層的厚度相等。
  10. 如申請專利範圍第7項之電容器,其中該第2島狀導體及該第3島狀導體係使用和該複數個內部電極相同的金屬材料所形成。
  11. 如申請專利範圍第7項之電容器,其中該第2島狀導體及該第3島狀導體之厚度係該複數個內部電極的厚度以上。
  12. 如申請專利範圍第1項之電容器,其中又具備有第4介質體疊層部,其具有和電容器內通孔導體的外周部連接之複數個島狀導體,並配置於該第1介質體疊層部和該 第2介質體疊層部之間。
  13. 一種配線基板,係內建有如申請專利範圍第1至12項中任一項之電容器。
  14. 一種配線基板,係具有基板主面,並以倒裝晶片方式將如申請專利範圍第1至12項中任一項之電容器對該基板主面上進行表面組裝。
  15. 如申請專利範圍第14項之配線基板,其中以樹脂材料將該基板主面和該電容器的間隙密封。
TW097112936A 2007-04-10 2008-04-10 電容器、配線基板 TWI427652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007102471 2007-04-10
JP2008008715A JP5042049B2 (ja) 2007-04-10 2008-01-18 コンデンサ、配線基板

Publications (2)

Publication Number Publication Date
TW200903541A TW200903541A (en) 2009-01-16
TWI427652B true TWI427652B (zh) 2014-02-21

Family

ID=40143690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112936A TWI427652B (zh) 2007-04-10 2008-04-10 電容器、配線基板

Country Status (3)

Country Link
JP (1) JP5042049B2 (zh)
KR (1) KR101399202B1 (zh)
TW (1) TWI427652B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877252B2 (en) 2018-04-02 2020-12-29 Coretronic Corporation Fixed-focus projection lens

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009002647T5 (de) 2008-11-04 2012-06-14 Ulvac, Inc. Verfahren zur Herstellung einer Solarzelle und Vorrichtung zur Herstellung einer Solarzelle
JP4905498B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 積層型セラミック電子部品
JP5388677B2 (ja) * 2009-04-27 2014-01-15 日本特殊陶業株式会社 コンデンサ及びその製造方法、配線基板
JP5330105B2 (ja) * 2009-06-01 2013-10-30 日本特殊陶業株式会社 配線基板内蔵用コンデンサ、配線基板
JP5524715B2 (ja) * 2009-06-01 2014-06-18 日本特殊陶業株式会社 セラミックコンデンサ、配線基板
JP2012074505A (ja) * 2010-09-28 2012-04-12 Ngk Spark Plug Co Ltd 半導体搭載装置用基板、半導体搭載装置
JP5784384B2 (ja) * 2011-06-20 2015-09-24 日本特殊陶業株式会社 電子部品の製造方法
JP5753748B2 (ja) * 2011-08-19 2015-07-22 日本特殊陶業株式会社 積層コンデンサ及びコンデンサ内蔵配線基板
JP2013192312A (ja) * 2012-03-13 2013-09-26 Murata Mfg Co Ltd Dc−dcコンバータモジュールおよび多層基板
JP5851901B2 (ja) * 2012-03-21 2016-02-03 日本特殊陶業株式会社 積層コンデンサ
JP6500720B2 (ja) * 2015-09-15 2019-04-17 株式会社デンソー 電子装置、および電子装置の製造方法
JP6914066B2 (ja) * 2017-03-21 2021-08-04 株式会社村田製作所 積層型電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200642541A (en) * 2005-02-09 2006-12-01 Ngk Spark Plug Co Wiring board and capacitor to be built into wiring board
US20070047175A1 (en) * 2005-08-31 2007-03-01 Ngk Spark Plug Co., Ltd. Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623987B2 (ja) * 2003-06-27 2011-02-02 京セラ株式会社 コンデンサ及びその実装構造
JP4429130B2 (ja) * 2004-09-29 2010-03-10 京セラ株式会社 セラミック電子部品の製造方法
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Tdk株式会社 積層セラミック電子部品
JP4795863B2 (ja) * 2005-09-07 2011-10-19 日本特殊陶業株式会社 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200642541A (en) * 2005-02-09 2006-12-01 Ngk Spark Plug Co Wiring board and capacitor to be built into wiring board
US20070047175A1 (en) * 2005-08-31 2007-03-01 Ngk Spark Plug Co., Ltd. Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877252B2 (en) 2018-04-02 2020-12-29 Coretronic Corporation Fixed-focus projection lens

Also Published As

Publication number Publication date
JP5042049B2 (ja) 2012-10-03
KR101399202B1 (ko) 2014-05-26
JP2008283166A (ja) 2008-11-20
KR20080092268A (ko) 2008-10-15
TW200903541A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
TWI427652B (zh) 電容器、配線基板
US8654539B2 (en) Capacitor-incorporated substrate and component-incorporated wiring substrate
US8072732B2 (en) Capacitor and wiring board including the capacitor
US7808799B2 (en) Wiring board
JP4838068B2 (ja) 配線基板
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7704548B2 (en) Method for manufacturing wiring board
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US20080239685A1 (en) Capacitor built-in wiring board
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
TW201536130A (zh) 內建零件的配線基板及其製造方法
JP2008021980A (ja) コンデンサ、配線基板
JP5388677B2 (ja) コンデンサ及びその製造方法、配線基板
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP4643482B2 (ja) 配線基板
JP5330105B2 (ja) 配線基板内蔵用コンデンサ、配線基板
JP4795860B2 (ja) コンデンサ、配線基板
JP4880485B2 (ja) コンデンサ、配線基板
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4795861B2 (ja) コンデンサ、配線基板
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees