JP4795863B2 - 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板 - Google Patents

配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板 Download PDF

Info

Publication number
JP4795863B2
JP4795863B2 JP2006168457A JP2006168457A JP4795863B2 JP 4795863 B2 JP4795863 B2 JP 4795863B2 JP 2006168457 A JP2006168457 A JP 2006168457A JP 2006168457 A JP2006168457 A JP 2006168457A JP 4795863 B2 JP4795863 B2 JP 4795863B2
Authority
JP
Japan
Prior art keywords
capacitor
dielectric
internal electrode
wiring board
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006168457A
Other languages
English (en)
Other versions
JP2007103908A (ja
Inventor
元彦 佐藤
計宏 林
晃文 土佐
健二 村上
智英 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006168457A priority Critical patent/JP4795863B2/ja
Priority to US11/512,247 priority patent/US7573697B2/en
Publication of JP2007103908A publication Critical patent/JP2007103908A/ja
Priority to US12/497,198 priority patent/US7778010B2/en
Application granted granted Critical
Publication of JP4795863B2 publication Critical patent/JP4795863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及びこれを備えた配線基板に関する。
近年、集積回路技術の進歩によりますます半導体チップの動作が高速化している。それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこで、半導体チップを搭載する配線基板の上面或いは下面にコンデンサを搭載して、ノイズの除去を図っている。
しかしながら、上記の手法では、配線基板の完成後に、別途コンデンサを搭載する必要があるため、プロセス数が多くなってしまう。また、配線基板にコンデンサを搭載する領域を予め確保する必要があり、他の電子部品の自由度を低下させてしまう。さらに、他の配線等に制限されることによりコンデンサと半導体チップとの配線距離が長くなり、配線が有する抵抗やインダクタンスが大きくなってしまう。
このようなことから、配線基板にコンデンサを内蔵させることが提案されている。配線基板にコンデンサの内蔵させる手法としては、例えば配線基板の中核を成すコア基板に開口を設け、この開口内にコンデンサを収容する手法がある。
この手法においては、コア基板にコンデンサを固定する必要があるため、コア基板の開口内にコンデンサが配置された状態で、コア基板とコンデンサとの間の隙間に樹脂充填材を充填している。具体的には、コア基板の裏面に粘着テープを貼り付けるとともに、コンデンサの裏面が粘着テープに貼り付けられるようにコア基板の開口内にコンデンサを配置して、粘着テープによりコア基板に対するコンデンサの位置を固定した状態で、樹脂充填材を充填する。
しかしながら、従来のコンデンサの端部の厚さは他の部分の厚さより薄くなっているために、コンデンサの端部付近には段差が形成されている。このため、樹脂充填材を充填すると、樹脂充填材がコンデンサの裏面側に入り込んでしまう。その結果、コンデンサの裏面に配置されている外部端子に樹脂充填材が接触してしまい、導通不良を引き起こすおそれやその樹脂充填材を取り除く工程が必要となってしまう。
なお、内部電極層の外周面がセラミック層間から露出したコンデンサが開示されている(例えば特許文献1参照)が、内部電極層の片側の外周面しか露出していないので、上記段差は充分に緩和されていないものと考えられる。また特許文献2では一般的なコンデンサにおける段差抑制について開示されているが、内部電極が外周面に露出したタイプである。
特開2004−228190号公報 特開2002−280250号公報
本発明は、上記課題を解決するためになされたものである。即ち、配線基板に内蔵させた場合における導通不良を低減させることができる配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及びこれを備えた配線基板を提供することを目的とする。
本発明の一の実施形態によれば、複数の誘電体層、及び互いに異なる前記誘電体層間に配置された複数の内部電極層とを有するコンデンサ本体部と、前記内部電極層の外周面を覆い、誘電体材料から構成されたコンデンサ端部とを備え、樹脂充填材を充填することによりコア基板の開口内に固定される配線基板内蔵用コンデンサの製造方法であって、誘電体シートの表面にかつ前記コンデンサ本体部となる領域に、前記内部電極層となる内部電極パターンを形成する工程と、誘電体シートの表面にかつ前記コンデンサ端部となる領域に、前記コンデンサ本体部となる領域の全周を取り囲むとともに前記コンデンサ端部の一部となる第1の誘電体パターンを形成する工程と、前記内部電極パターン及び前記第1の誘電体パターンが形成された複数の前記誘電体シートを積層して積層体を形成する工程と、 前記積層体の前記コンデンサ本体となる領域の表面から裏面にかけて貫通し、前記内部電極パターンと接続されるビア導体ペーストを形成する工程と、前記コンデンサ本体部の表面及び裏面に、前記ビア導体ペーストと接続される外部端子パターンを形成する工程と を具備することを特徴とする配線基板内蔵用コンデンサの製造方法が提供される。
本発明の他の態様によれば、複数の誘電体層、及び互いに異なる前記誘電体層間に配置された複数の内部電極層とを有するコンデンサ本体部と、前記内部電極層の外周面を覆い、誘電体材料から構成されたコンデンサ端部とを備える配線基板内蔵用コンデンサであって、前記コンデンサ端部の厚さは、前記コンデンサ本体部における前記誘電体層の合計の厚さよりも厚いことを特徴とする配線基板内蔵用コンデンサが提供される。
本発明の他の態様によれば、請求項1乃至6のいずれか1項に記載の配線基板内蔵用コンデンサを内蔵したことを特徴とする配線基板が提供される。
本発明の一及び他の態様の配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサによれば、コンデンサ端部付近の段差が充分に緩和された配線基板内蔵用コンデンサを提供することができるので、配線基板内蔵用コンデンサを配線基板に内蔵させた場合における導通不良を低減させることができる。また、本発明の他の態様の配線基板によれば、導通不良が低減された配線基板を提供することができる。
(第1の実施の形態)
以下、図面を参照しながら本発明の第1の実施の形態を説明する。図1は本実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図であり、図2(a)及び図2(b)は本実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。図3は本実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図である。
図1〜図3に示されるコンデンサ1は、直方体状に形成された積層コンデンサである。コンデンサ1は、コンデンサ1の中核を成し、コンデンサ本体部2a及びコンデンサ端部2bから構成されたコンデンサ本体2を備えている。
コンデンサ本体部2aは、上下方向に積層された複数のセラミック層3(誘電体層)と、セラミック層3間に配置された複数の内部電極層4,5とから構成されている。
セラミック層3は、例えばチタン酸バリウム(BaTiO)のような高誘電率セラミック等のセラミック材料から構成されている。
内部電極層4(第1内部電極)及び内部電極層5(第2内部電極)は、セラミック層3の積層方向においてセラミック層3を介して交互に配置されている。内部電極層4と内部電極層5とはセラミック層3により電気的に絶縁されている。内部電極層4,5の総数は約100層程度となっている。内部電極層4,5は主にNi等の導電性材料から構成されているが、セラミック層3を構成するセラミック材料と同様のセラミック材料を含有していてもよい。内部電極層4,5の厚さは例えば2μm以下となっている。
コンデンサ端部2bは、内部電極層4,5の外周面4a,5aを覆っているとともにセラミック層3と一体化されている。コンデンサ端部2bはセラミック材料(誘電体材料)から構成されているが、コンデンサ端部2bはセラミック層3と一体化されているので、セラミック層3を構成するセラミック材料と同じ材料から構成されている。
コンデンサ端部2bの厚さは、コンデンサ本体部2aの内部電極層4,5が存在する部分におけるセラミック層3の合計の厚さ(総厚)よりも厚くなっている。
コンデンサ本体部2の表面及び裏面には、例えば電源供給用端子或いはグランド接続用端子として使用される複数の外部端子6〜9が形成されている。なお、外部端子6〜9は、必ずしもコンデンサ本体部2の表面及び裏面の両方に形成されている必要はなく、表面及び裏面のいずれか一方に形成されていてもよい。
外部端子6〜9は、主にNi等の導電性材料から構成されているが、外部端子6〜9はセラミック層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部端子6〜9に含ませることにより、セラミック層3と外部端子6〜9との密着性を高めることができる。なお、外部端子6〜9にこのようなセラミック材料を含有させなくともよい。
外部端子6〜9の表面上には、後述する絶縁層43やビア導体60等との密着性を向上させるための第1のめっき膜(図示せず)が形成されている。第1のめっき膜は、外部端子6〜9の酸化防止という機能をも有している。第1のめっき膜は例えばAu、或いはCu等の導電性材料から構成されている。
外部端子6〜9と第1のめっき膜との間には、外部端子6〜9と第1のめっき膜との密着性の低下を抑制するための第2のめっき膜(図示せず)が形成されている。詳細に説明すると、上記のように外部端子6〜9にセラミック材料を含有させると、セラミック材料が外部端子6〜9の表面に露出してしまい、外部端子6〜9と第1のめっき膜との密着性が低下するおそれがある。このようなことを抑制するために第2のめっき膜が形成されている。第2のめっき膜は、例えば、外部端子6〜9の主成分である導電性材料と同一の導電性材料から構成されていることが好ましい。なお、セラミック材料を添加した外部端子6〜9に直接めっき処理ができ、密着強度も高い場合には、上記第2のめっき膜を形成させなくてもよい。
コンデンサ本体部2a内には、コンデンサ本体部2aの表面から裏面にかけてコンデンサ本体部2を貫通したビア導体10,11が形成されている。なお、ビア導体10,11は少なくとも1つのセラミック層3をセラミック層3の厚さ方向に貫通していればよく、必ずしもコンデンサ本体部2aを貫通していなくともよい。
ビア導体10,11は、上面が外部端子6,7に接続され、下面が外部端子8,9に接続され、側面が内部電極層4,5に接続されている。ここで、図2(a)に示されるように内部電極層4にはビア導体11(第2ビア導体)が貫通する領域にクリアランスホール4b(孔部)が形成されており、内部電極層4とビア導体11とは電気的に絶縁されている。また、同様に図2(b)に示されるように内部電極層5にはビア導体10(第1ビア導体)が貫通する領域にクリアランスホール5b(孔部)が形成されており、内部電極層5とビア導体10とは電気的に絶縁されている。なお、クリアランスホール4b,5b内における内部電極層4,5とビア導体10,11との間には、セラミック層3が介在している。
ビア導体10,11は、主にNi等の導電性材料から構成されているが、セラミック層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体10,11に含ませることにより、セラミック層3とビア導体10,11との密着性を高めることができる。なお、ビア導体10,11にこのようなセラミック材料を含有させなくともよい。
コンデンサ1の外周面1aの4箇所の角部には、図3に示されるように面取り寸法Cが0.6mm以上の平面状の面取り部1bが形成されている。ここで、コンデンサ1の外周面1aとは、コンデンサ1における外部端子6〜9が形成される面以外の側面であり、具体的には、コンデンサ1の外周面1aは、コンデンサ端部の外周面から構成されている。面取り寸法Cとは、図3に示される長さである。面取り寸法Cは、実際に測定してもよいが、C面長Cから求めることも可能である。C面長Cとは図3に示されるような線分の長さであり、C面長Cを√2で割った値が面取り寸法Cである。
面取り寸法Cは、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。なお、面取り部1bの代わりに或いは面取り部1bとともに、曲率半径が0.6mm以上の丸み部がコンデンサ1の外周面1aの少なくとも1箇所の角部に形成されていてもよい。この場合、丸み部の曲率半径は、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。
コンデンサ1は、例えば、以下の手順により作製することが可能である。なお、本実施の形態では、複数のコンデンサ1を一度に作製するプロセスについて説明する。図4(a)及び図4(b)は本実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図であり、図5(a)及び図6(a)は本実施の形態に係る内部電極パターン及びセラミックパターンが形成されたセラミックグリーンシートの側面図であり、図5(b)及び図6(b)は本実施の形態に係る内部電極パターン及びセラミックパターンが形成されたセラミックグリーンシートの平面図である。図7(a)及び図7(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図であり、図8(a)及び図8(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。
まず、セラミックパターン21(第1の誘電体パターン)が形成されたセラミックグリーンシート22(誘電体シート)を複数枚用意する(図4(a)及び図4(b))。セラミックパターン21は、焼成後コンデンサ端部2bの一部となるものであり、例えばスクリーン印刷によりコンデンサ本体部2aとなる領域R(以下、この領域を「コンデンサ本体部領域」と称する。)を取り囲むように設けられ、コンデンサ端部2bとなる領域R(以下、この領域を「コンデンサ端部領域」と称する。)に形成される。また、コンデンサ端部領域Rへその形状に加工された誘電体シートを積層させて形成させてもよい。
セラミックパターン21を構成する材料は、セラミックグリーンシート22等の焼成時の影響を考慮すると、セラミックグリーンシート22を構成するセラミック材料と同じ材料であることが好ましい。
セラミックパターン21を構成するセラミック(誘電体)材料の平均粒径は、セラミックグリーンシート22を構成するセラミック(誘電体)材料の平均粒径より大きいことが好ましい。これにより、セラミックパターン21の厚み方向の収縮がセラミックグリーンシート22の厚み方向の収縮以下となるので、少ない層数で厚みを稼ぐことができる。
なお、本実施の形態では、複数のコンデンサ1を一度に作製するので、セラミックグリーンシート22には、コンデンサ本体部領域Rとコンデンサ端部領域Rとが複数存在しており、セラミックパターン21は、隣り合うセラミックパターン21と一体的に形成される。
また、内部電極パターン23及びセラミックパターン24(第2の誘電体パターン)が形成されたセラミックグリーンシート25(誘電体シート)と、内部電極パターン26及びセラミックパターン27(第2の誘電体パターン)が形成されたセラミックグリーンシート28(誘電体シート)と複数枚用意する(図5(a)〜図6(b))。
内部電極パターン23,26は、乾燥後内部電極層4,5となるものであり、例えばスクリーン印刷によりコンデンサ本体部領域Rに形成される。また、内部電極パターン23,26には、乾燥後クリアランスホール4b,5bとなるクリアランスホール23a,26a(孔部)が形成される。
セラミックパターン24,27は、焼成後セラミック層3の一部となるものであり、例えばスクリーン印刷によりクリアランスホール23a,26a内に形成される。セラミックパターン24,27は、セラミックグリーンシート25,28等の焼成時の影響を考慮すると、セラミックグリーンシート25,28を構成するセラミック材料と同じ材料から構成されており、また内部電極パターン23,26の厚さとほぼ同じ厚さであることが好ましい。
なお、セラミックパターン21をセラミックグリーンシート22に形成する代わりに或いはセラミックパターン21をセラミックグリーンシート22に形成するとともに、セラミックパターン21をセラミックグリーンシート25,28に形成してもよい。この場合、セラミックパターン21は、セラミックグリーンシート25,28等の焼成時における影響を考慮すると、内部電極パターン23,26の厚さとほぼ同じ厚さであることが好ましい。
これらのセラミックグリーンシート22等を用意した後、セラミックパターン21が形成されたセラミックグリーンシート22と、内部電極パターン23等が形成されていない所定枚のセラミックグリーンシート29とを積層して、カバー層を作製する。そして、カバー層上に内部電極パターン23等が形成されたセラミックグリーンシート25と内部電極パターン26等が形成されたセラミックグリーンシート28とを交互に積層し、さらにその上に同様の手順により形成したカバー層を積層する。その後、これらを加圧して、積層体30を形成する。積層体30を形成した後、積層体30の表面から裏面にかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、乾燥後ビア導体10,11となるビア導体ペースト31を形成する(図7(a))。
次いで、ビア導体ペースト31が形成された積層体30上に、同様の手順により形成された積層体30を重ねて、加圧して、積層体32を形成する。その後、積層体32の表面及び裏面に、例えばスクリーン印刷等によりビア導体ペースト31に接続された乾燥後外部端子6〜9となる外部端子パターン33を形成する(図7(b))。
外部端子パターン33を形成した後、例えばパンチング等により、コンデンサ1の角部となる箇所の部分を矩形状に打ち抜き、面取り部1bとなる部分32aを形成する(図8(a))。また、レーザー等により図8(a)に示される破線に沿ったブレイク溝を形成する。
その後、これらを脱脂し、さらに所定温度で所定時間焼成する。この焼成により、セラミックパターン21等及びセラミックグリーンシート22等が焼結して、セラミック層3及びコンデンサ端部2bが形成されるとともに、内部電極パターン21等が焼結して、内部電極層4等が形成される。
焼成後、外部端子6〜9の表面に例えば無電解めっき等により第2のめっき膜を形成し、さらに第2のめっき膜の表面に例えば無電解めっき等により第1のめっき膜を形成する。なお、セラミック材料を添加した外部端子6〜9に直接めっき処理ができ、密着強度も高い場合には、上記第2のめっき膜を形成させなくてもよい。
そして、最後に、図8(a)に示される破線に沿って隣り合うコンデンサ1を切り離す(図8(b))。これにより、図1に示されるコンデンサ1が複数作製される。
コンデンサ1は、配線基板に内蔵されて使用される。以下、コンデンサ1を内蔵した配線基板について説明する。図9は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図9に示される配線基板40は、直方体状に形成されたオーガニック基板である。配線基板40は、例えばセラミック粒子或いは繊維をフィラーとして強化された高分子材料を主体に構成されている。
配線基板40は、配線基板40の中核を成す配線基板本体としての例えばコア基板41を備えている。コア基板41は、例えばガラス−エポキシ樹脂複合材料等から形成されたコア材41a、及びコア材41aの両面に形成され、所望のパターンを有する例えばCu等の配線層41b等から構成されている。
コア基板41には、コア基板41の上下方向に貫通した複数のスルーホールが形成されており、スルーホールには配線層41bに電気的に接続されたスルーホール導体41cが形成されている。
コア基板41の中央部には、コンデンサ1を収容するためのコンデンサ収容部としての例えば開口41dが形成されている。開口41dは、コンデンサ1より大きな例えば直方体状に形成されており、開口41d内にはコンデンサ1が収容されている。なお、コア基板41のコンデンサ収容部は、開口41dに限らず、凹部であってもよい。
コア基板41の内側面4箇所の隅部には、曲率半径が0.1mm以上2mm以下の丸み部或いは面取り寸法が0.1mm以上2mm以下の面取り部が形成されている。
コア基板41とコンデンサ1との間の隙間には、充填材としての例えば高分子材料等からなる樹脂充填材42が充填されており、この樹脂充填材42を介してコンデンサ1がコア基板41に対して固定されている。
ここで、コア基板41とコンデンサ1との間の隙間への樹脂充填材42の充填は、例えば、コア基板41の裏面に粘着テープを貼り付けるとともに、コンデンサ41の裏面が粘着テープに貼り付けられるようにコア基板41の開口41d内にコンデンサ1を配置して、粘着テープによりコア基板41に対するコンデンサ1の位置を固定した状態で、行われる。なお、樹脂充填材42は、コア基板41とコンデンサ1との面内方向及び厚さ方向の熱膨張差を自身の弾性変形により吸収する作用をも有する。
コア基板41及びコンデンサ1の表面の上方、及びコア基板41及びコンデンサ1の裏面の下方には、ビルドアップ配線層が形成されている。ビルドアップ配線層は、例えばエポキシ樹脂等の熱硬化性樹脂から構成された絶縁層43〜49を備えている。絶縁層43,44間等には、例えばCu等の導電性材料から構成された配線層50〜55が形成されている。
絶縁層46の上面及び絶縁層49の下面は、例えば感光性樹脂組成物等からなるソルダーレジスト56,57により覆われている。ソルダーレジスト56,57には開口が形成されており、開口から半導体チップ(図示せず)に電気的に接続するための端子58及び例えば主基板(図示せず)等に接続するための端子59が露出している。端子58にはビア導体60等を介して外部端子6,7及び配線層41b等が電気的に接続されており、端子59にはビア導体61を介して外部端子8,9及び配線層41b等が電気的に接続されている。
本実施の形態では、セラミックグリーンシート22の表面にかつコンデンサ端部領域Rにセラミックパターン21を形成しているので、コンデンサ端部2bの厚さを厚くすることができ、コンデンサ端部2b付近に形成される段差が緩和されたコンデンサ1を提供することができる。これにより、樹脂充填材42をコア基板41とコンデンサ1との隙間に充填する際に、樹脂充填材42がコンデンサ1の裏面側へ入り込み難くなる。その結果、樹脂充填材42がコンデンサ1の裏面に配置された外部端子8,9と接触し難くなるので、導通不良を低減させることができる。
本実施の形態では、カバー層を作製する際に用いられるセラミックグリーンシート22にセラミックパターン21を形成しているので、比較的内部電極パターン23,26の厚さに依存せずにセラミックパターン21を形成することができる。これにより、内部電極パターン23,26が形成されるセラミックグリーンシート25,28に形成するよりも厚く形成することができ、セラミックパターン21を形成する工程を減らすことができる。
通常、クリアランスホールが存在する部分のコンデンサ本体部の厚さは一方の内部電極層が存在しないため、コンデンサ本体部の他の部分の厚さより薄くなる。これに対し、本実施の形態では、クリアランスホール23a,26aにセラミックパターン24,27を形成しているので、クリアランスホール4b,5bが存在する部分のコンデンサ本体部2aの厚さを厚くすることができ、コンデンサ本体部2aの他の部分の厚さとほぼ同じ厚さにすることができる。
本実施の形態では、コンデンサ1の外周面1aの角部に面取り寸法Cが0.6mm以上の面取り部1bが形成されているので、樹脂充填材42のコンデンサ1側の隅部に熱応力が集中し難く、樹脂充填材42のコンデンサ1側の隅部におけるクラックの発生を抑制することができる。なお、コンデンサ1の外周面1aの角部に曲率半径が0.6mm以上の丸み部1cが形成されている場合であっても、面取り部1bと同様の効果が得られる。
本実施の形態では、コンデンサ1の外周面1aの角部に面取り部1bや丸み部が形成されているので、面取り部1bや丸み部が形成されていない場合に比べて、コンデンサ1の角部付近に存在する信号線からセラミック層4までの距離が大きくなる。これにより、コンデンサ1の角部付近に存在する信号線の信号遅延を低減させることができる。
(第2の実施の形態)
以下、図面を参照しながら本発明の第2の実施の形態を説明する。本実施の形態では、内部電極パターンが形成されるセラミックグリーンシートとは異なるセラミックグリーンシートの表面にかつクリアランスホールに対応する位置にセラミックパターンを形成する例について説明する。なお、本実施の形態及び本実施の形態以降の実施の形態においては、第1の実施の形態で説明した部材と同一の部材には同一の符号が付してあるとともに、第1の実施の形態で説明した内容と重複する内容は省略することがある。
以下、コンデンサを作製するプロセスについて説明する。図10(a)及び図10(b)は本実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図であり、図11(a)及び図11(b)は本実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの側面図であり、図12は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。
まず、セラミックパターン21及びセラミックパターン35(第2の誘電体パターン)が形成されたセラミックグリーンシート22(誘電体シート)を複数枚用意する(図10(a)及び図10(b))。なお、本実施の形態では、セラミックパターン35は、セラミックパターン21が形成されるセラミックグリーンシート22の表面に形成されているが、内部電極パターン23,26が形成されるセラミックグリーンシート25,28の表面でなければ、他のセラミックグリーンシートの表面に形成してもよい。
セラミックパターン35は、クリアランスホール23a,26aに対応する位置に形成されている。セラミックパターン35を構成する材料は、セラミックグリーンシート22を構成するセラミック材料と同じ材料であることが好ましい。
また、内部電極パターン23が形成されたセラミックグリーンシート25と、内部電極パターン26が形成されたセラミックグリーンシート28と複数枚用意する(図11(a)及び図11(b))。なお、本実施の形態では、セラミックグリーンシート25,28には、セラミックパターン24,27は形成されていない。
これらのセラミックグリーンシート22等を用意した後、セラミックパターン21,35が形成されたセラミックグリーンシート22と、内部電極パターン23等が形成されていない所定枚のセラミックグリーンシート29とを積層して、カバー層を作製する。そして、カバー層上に内部電極パターン23が形成されたセラミックグリーンシート25と内部電極パターン26が形成されたセラミックグリーンシート28とを交互に積層し、さらにその上に同様の手順により形成したカバー層を積層する。その後、これらを加圧して、積層体70を形成する。積層体70を形成した後、積層体70の表面から裏面にかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、乾燥後ビア導体10,11となるビア導体ペースト31を形成する(図12)。以下の製造工程は、第1の実施の形態と同様であるので、説明を省略する。
内部電極パターン23,26が形成されるセラミックグリーンシート25,28の表面にかつクリアランスホール23a,26a内に、厚さが内部電極パターン23,26より厚いセラミックパターンを形成すると、セラミックグリーンシート25等を積層する際にセラミックパターンが変形して、内部電極パターン23,26が位置ズレを起こすおそれがある。これに対し、本実施の形態では、内部電極パターン23,26が形成されるセラミックグリーンシート25,28とは異なるセラミックグリーンシート22の表面にかつクリアランスホール23a,26aに対応する位置にセラミックパターン35を形成しているので、内部電極パターン23,26の厚さより厚いセラミックパターン35を形成し、セラミックパターン35が多少変形した場合であっても、セラミックグリーンシート22には内部電極パターン23,26が形成されていないので、セラミックグリーンシート25等を積層する際における内部電極パターン23,26の位置ズレが生じ難い。
(第3の実施の形態)
以下、図面を参照しながら本発明の第3の実施の形態を説明する。本実施の形態では、コンデンサをコア基板上の絶縁層内に配置させた例について説明する。図13は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図13に示されるように、配線基板80のコア基板41には開口が形成されておらず、コンデンサ1はコア基板41上の絶縁層44内に配置されている。本実施の形態のコンデンサ1は内部電極層4,5の総数が約10層程度となっており、第1の実施の形態で説明したコンデンサ1の厚さより薄くなっている。
コンデンサ1は、例えば以下の手順により、絶縁層44内に配置することが可能である。まず、コア基板41上に形成された絶縁層43上に、コンデンサ本体2を配置する。その後、コンデンサ本体2上に絶縁層44を載置し、これらを加熱しながら加圧する。これにより、コンデンサ本2上の絶縁層44がコンデンサ本体部2の側方に流動して、絶縁層44内にコンデンサ本体2が配置される。さらにその後、配線層41bの直上に、絶縁層43,44及びコンデンサ本体2を貫通したビアホールを形成し、このビアホール内に配線層41bに接続されたビア導体10,11を形成するとともに、コンデンサ本体2の表面に外部端子6,7を形成して、コンデンサ1を完成させる。
コンデンサの厚さが極めて薄い場合、コンデンサの機械的強度が低下するとともにコンデンサに反りが発生してしまうおそれがある。これに対し、本実施の形態では、セラミックグリーンシート22の表面にかつコンデンサ端部領域Rにセラミックパターン21を形成しているので、コンデンサ端部2bの厚さを厚くすることができる。これにより、コンデンサ1の機械的強度を向上させることができるとともにコンデンサ1に発生する反りを低減させることができる。
本実施の形態では、コア基板41上に形成された絶縁層44内にコンデンサ1を配置しているので、コンデンサ1と半導体チップとの距離をより短くすることができる。これにより、配線抵抗やインダクタンスをより低減させることができる。
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。 第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図である。 (a)及び(b)は第1の実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図である。 (a)及び(b)は第1の実施の形態に係る内部電極パターン及びセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図である。 (a)及び(b)は第1の実施の形態に係る内部電極パターン及びセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。 第1の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。 (a)及び(b)は第2の実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図である。 (a)及び(b)は第2の実施の形態に係る内部電極パターンが形成されたセラミックグリーンシートの側面図である。 第2の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。 第3の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
符号の説明
1…コンデンサ、2…コンデンサ本体、2a…コンデンサ本体部、2b…コンデンサ端部、3…セラミック層、4,5…内部電極層、4a,5a…外周面、10,11…ビア導体、21,24,27,35…セラミックパターン、22,25,28,29…セラミックグリーンシート、23,26…内部電極パターン、40,80…配線基板、41…コア基板、42…樹脂充填材。

Claims (8)

  1. 複数の誘電体層、及び互いに異なる前記誘電体層間に配置された複数の内部電極層とを有するコンデンサ本体部と、前記内部電極層の外周面を覆い、誘電体材料から構成されたコンデンサ端部とを備え、樹脂充填材を充填することによりコア基板の開口内に固定される配線基板内蔵用コンデンサの製造方法であって、
    誘電体シートの表面にかつ前記コンデンサ本体部となる領域に、前記内部電極層となる内部電極パターンを形成する工程と、
    誘電体シートの表面にかつ前記コンデンサ端部となる領域に、前記コンデンサ本体部となる領域の全周を取り囲むとともに前記コンデンサ端部の一部となる第1の誘電体パターンを形成する工程と
    前記内部電極パターン及び前記第1の誘電体パターンが形成された複数の前記誘電体シートを積層して積層体を形成する工程と、
    前記積層体の前記コンデンサ本体となる領域の表面から裏面にかけて貫通し、前記内部電極パターンと接続されるビア導体ペーストを形成する工程と、
    前記コンデンサ本体部の表面及び裏面に、前記ビア導体ペーストと接続される外部端子パターンを形成する工程と
    を具備することを特徴とする配線基板内蔵用コンデンサの製造方法。
  2. 前記第1の誘電体パターンは、前記内部電極パターンが形成される前記誘電体シートとは異なる誘電体シートに形成されることを特徴とする請求項1記載の配線基板内蔵用コンデンサの製造方法。
  3. 前記第1の誘電体パターンの厚みは、前記内部電極パターンの厚みよりも厚いことを特徴とする請求項2記載の配線基板内蔵用コンデンサの製造方法。
  4. 前記第1の誘電体パターンは、前記第1の誘電体パターンが形成される前記誘電体シートを構成する誘電体材料と同じ材料から構成されることを特徴とする請求項1乃至3のいずれか1項記載の配線基板内蔵用コンデンサの製造方法。
  5. 前記内部電極パターンは孔部を有しており、前記内部電極パターンが形成される前記誘電体シートの表面にかつ前記孔部内に第2の誘電体パターンを形成する工程をさらに備えることを特徴とする請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサの製造方法。
  6. 前記内部電極パターンは孔部を有しており、前記内部電極パターンが形成される前記誘電体シートとは異なる前記誘電体シートの表面にかつ前記孔部に対応する位置に第2の誘電体パターンを形成する工程をさらに備えることを特徴とする請求項1乃至のいずれか1項載の配線基板内蔵用コンデンサの製造方法。
  7. 前記第1,第2の誘電体パターンが形成された誘電体シートを含む複数の前記誘電体シートを積層してカバー層を形成する工程をさらに具備し、
    前記積層体には、前記カバー層が積層されていることを特徴とする請求項6記載の配線基板内蔵用コンデンサの製造方法
  8. 請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサを内蔵したことを特徴とする配線基板。
JP2006168457A 2005-08-31 2006-06-19 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板 Expired - Fee Related JP4795863B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006168457A JP4795863B2 (ja) 2005-09-07 2006-06-19 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
US11/512,247 US7573697B2 (en) 2005-08-31 2006-08-30 Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US12/497,198 US7778010B2 (en) 2005-08-31 2009-07-02 Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005259502 2005-09-07
JP2005259502 2005-09-07
JP2006168457A JP4795863B2 (ja) 2005-09-07 2006-06-19 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板

Publications (2)

Publication Number Publication Date
JP2007103908A JP2007103908A (ja) 2007-04-19
JP4795863B2 true JP4795863B2 (ja) 2011-10-19

Family

ID=38030499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168457A Expired - Fee Related JP4795863B2 (ja) 2005-08-31 2006-06-19 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板

Country Status (1)

Country Link
JP (1) JP4795863B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042049B2 (ja) * 2007-04-10 2012-10-03 日本特殊陶業株式会社 コンデンサ、配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2004014668A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2004172305A (ja) * 2002-11-19 2004-06-17 Kyocera Corp 多層配線基板
JP2004311990A (ja) * 2003-03-27 2004-11-04 Kyocera Corp 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP2007103908A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US8847356B2 (en) Component-built-in wiring board
JP5111342B2 (ja) 配線基板
JPWO2005067359A1 (ja) セラミック多層基板
JP5429376B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2015035497A (ja) 電子部品内蔵配線板
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP2000306765A (ja) 積層セラミック電子部品
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4550774B2 (ja) 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
JP2014154594A (ja) 電子部品内蔵配線板
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP4795863B2 (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP2009302089A (ja) セラミック部品及びその製造方法、配線基板
JP2008118155A (ja) 半導体装置用パッケージ
WO2016170894A1 (ja) 配線基板及び積層チップコンデンサ
JP4653033B2 (ja) 配線基板
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
JP5658474B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP4795860B2 (ja) コンデンサ、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Ref document number: 4795863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees