JP2008118155A

JP2008118155A - 半導体装置用パッケージ

Info

Publication number: JP2008118155A
Application number: JP2007329261A
Authority: JP
Inventors: Kazuhiko Oi; 和彦大井; Masaji Kodaira; 正司小平; Eisaku Watari; 英作渡利; Junichi Nakamura; 順一中村; Shunichiro Matsumoto; 俊一郎松元
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2007-12-20
Filing date: 2007-12-20
Publication date: 2008-05-22

Abstract

【課題】半導体素子とこれを搭載する半導体パッケージとの間の線熱膨張係数の差によって両者の接合部にストレスが発生することを防止し、且つ強度の低い半導体素子を使用した場合においても、半導体素子の搭載時にクラック等を生じない手段を提供する。
【解決手段】半導体素子１０と該半導体素子が搭載される半導体素子搭載部を有するパッケージ２０との間に介在され、半導体素子の複数の電極端子１１とパッケージの複数のパッド部２１との間を相互に電気的に接続するインターポーザー１において、ゴム弾性を有する伸縮性の材料からなる板状のインターポーザー本体２と、該本体の一方の面から突出し且つ前記半導体素子の複数の電極端子にそれぞれ接合される複数の第１の端子３と、該本体の他方の面から突出し且つ前記パッケージの複数の前記パッド部にそれぞれ接合される複数の第２の端子４と、から成ることを特徴とする。
【選択図】図１

Description

本発明は半導体素子を搭載する半導体装置用パッケージに関し、特に、複数の導体層と絶縁樹脂層とが交互に積層して成る多層の積層体として形成され、その一方の面に半導体素子が搭載される半導体素子搭載部を有する、或いは多層の積層体の上面に更に１又は複数の絶縁樹脂層を有し、最上層の絶縁樹脂層の上面に半導体素子が搭載される半導体素子搭載部を有する半導体装置用パッケージにおいて、半導体素子と半導体パッケージとの接合部分における接合強度を改善した半導体装置用パッケージに関する。更に、本発明は、半導体素子と半導体パッケージとの間に介在されるインターポーザーにも関する。

従来、複数の導体層と絶縁樹脂層とが交互に積層して成る多層の積層体から成る多層半導体装置用パッケージ、特に全層をビルドアップ方式で製造された多層半導体基板ないし半導体パッケージの絶縁樹脂層の材料として、絶縁樹脂が単独で用いられる場合が多かった。そのため、半導体素子を搭載するためのパッケージとして、それ自体の強度が弱く、線熱膨張係数が大きかった。特に、絶縁樹脂層の線熱膨張係数に関しては、搭載されているべき半導体素子自体の線熱膨張係数との差が大きいと、半田リフロー工程で半導体素子をパッケージに搭載する際、半導体素子とパッケージとの間に熱応力が生じ、パッケージ又は半導体素子が損傷を受ける、等の問題があった。

また、半導体パッケージの強度を高めるために、内部にガラスクロスを入れ込んだ絶縁樹脂層を用いて多層基板とすることもあるが、このようなガラスクロス入りの多層樹脂基板にあっては、パッケージに対しレーザ光によりビア穴やスルーホールを加工する場合において、加工される穴形状がいびつなものとなり、またスルーホールめっきを行う場合には、めっきの付着性が悪いという問題がある。このような場合においても、絶縁樹脂層の線膨張係数は１５ｐｐｍ程度でこれより小さくして半導体素子自体の線膨張係数に近づけることは困難であった。

また、半導体パッケージを補強するためには、パッケージの周囲に補強材（スティフナー）を備えることもできるが、線膨張係数は一般に補強材よりパッケージの方が大きく、このため、はんだリフローにより半導体素子をパッケージに搭載する時には、パッケージの中心付近が外周部より膨張し、半導体素子との間の電気的な接続を良好に行えないという問題があった。

また、半導体素子の側から見ると、半導体素子として使用される材料は、一般に低誘電率のものが使用されるが、その材料には、非常にもろく且つ壊れ易いものが多い。そのため、半導体素子とパッケージとの接合部分における応力を極力下げる必要がある。

なお、関連の従来技術を示すものとして、次のような文献がある。

例えば、特許文献１では、多層プリント板の基材として、液晶ポリエステルの不織布を用い、これに熱硬化性樹脂成分を含浸させたプリプレグを使用することが開示されている。特許文献２では、ビルドアップ多層回路基板において絶縁層を形成する樹脂として、液晶ポリエステル、ポリアリレート等を使用すること、また絶縁樹脂シートの樹脂の表面をサンドブラストにより粗面化することが開示されている。また、特許文献３では、半導体装置の絶縁層を、樹脂とガラスクロス、ガラス不織布、ポリアミド系不織布または液晶ポリマー系不織布とで構成することが開示されている。

一方、特許文献４では、半導体素子が搭載される搭載面を可及的に平坦に形成でき、且つ厚さを可及的に薄く形成し得るようにするため、層間接続をするためのヴィアの形状を工夫した半導体装置用多層基板が開示されている。また、特許文献５では、実装される半導体素子等の電子部品との熱膨張率差に起因して発生する応力を吸収するために、一部の絶縁樹脂層を低弾性の樹脂層で構成することが開示されている。また、特許文献６では、表面実装部品との接続信頼性に優れた表面実装用プリント配線板を得るべく、表面実装部品を実装するプリント配線基板の上に熱膨張係数が６〜１２ｐｐｍの熱膨張緩衝シートの一体的に積層することが開示されている。また、特許文献７では、金属板からなり半導体素子を嵌入するための開口部を有するメタルベース上に多層配線構造膜を積層し、半導体素子をメタルベースの開口部に嵌入し、フリップチップ接続をすることで、メタルベースを補強材として機能させ多層配線構造膜の平坦化を向上することが開示されている。

特開平１１−１６３２０８号公報特開２０００−３１６４２号公報特開２００２−１６１７３号公報特開２０００−３２３６１３号公報特開２００１−３６２５３号公報特開２００１−２７４５５６号公報特開２００２−８３８９３号公報

上述のように、従来技術においては、レーザ光によるビア穴やスルーホールの加工、スルーホールめっきにおけるめっきの付着性、半導体パッケージ自体の強度等の問題が十分解決されたものではなかった。また、半導体装置の製造過程において、半田リフローにより半導体素子をパッケージに搭載する時には、その温度によりパッケージの半導体素子を搭載する中心付近と、その外周部との間の線熱膨張係数の差により、パッケージの中心付近がその外周部より膨張し、半導体素子とパッケージとの間に応力が生ずるという問題についても十分に解決されたものではなかった。また、半導体素子の動作時の熱膨張に伴う、半導体素子とパッケージとの間の応力の問題も十分に解決されていない。

以上のことから、本発明では、半導体素子とこれを搭載する半導体パッケージとの間の線熱膨張係数の差によって両者の接合部にストレスが発生することを防止すること、及び低い強度の半導体素子を使用した場合においても、半導体素子とパッケージとの接合部の強度が十分保たれるようにすること、等を目的とした半導体装置用パッケージを得ることにある。

上記の課題を達成するために、本発明によれば、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体として形成され、該積層体の一方の面に半導体素子を搭載するための半導体素子搭載部を有する半導体装置用パッケージにおいて、少なくとも前記半導体素子搭載部及びその周辺を含む前記積層体の絶縁樹脂層の全領域又は一部の領域は、液晶ポリマーからなる織布（メッシュ）に絶縁樹脂を含浸させたプリプレグで構成されていることを特徴とする半導体装置用パッケージが提供される。

また、本発明によれば、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層、最上層の次の層をなす第２の層を含む少なくとも２つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、搭載すべき半導体素子の線熱膨張係数以下の線熱膨張係数を有する絶縁樹脂で構成され、前記第２の層は、低ヤング率で且つ高伸び率を有する材料で構成されていることを特徴とする半導体装置用パッケージが提供される。

更にまた、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、低ヤング率で且つ高伸び率を有する材料で構成されていることを特徴とする半導体装置用パッケージが提供される。

前記第１の層には、前記半導体素子搭載部の周囲に沿って切れ目が設けられ、該半導体素子搭載部とその周囲の領域との間の応力差を吸収するように構成されていることを特徴とする。

前記積層体の一方の面又は前記第１の層には、前記半導体素子搭載部の周辺を囲むように補強部材（スティフナー）が固定されていることを特徴とする。

また、本発明によると、半導体素子と該半導体素子が搭載される半導体素子搭載部を有するパッケージとの間に介在され、半導体素子の複数の電極端子とパッケージの複数のパッド部との間を相互に電気的に接続するインターポーザーにおいて、ゴム弾性を有する伸縮性の材料からなる板状のインターポーザー本体と、該本体の一方の面から突出し且つ前記半導体素子の複数の電極端子にそれぞれ接合される複数の第１の端子と、該本体の他方の面から突出し且つ前記パッケージの複数の前記パッド部にそれぞれ接合される複数の第２の端子と、から成ることを特徴とするインターポーザーが提供される。この場合において、前記インターポーザー本体は、内部に絶縁性のメッシュを含むことを特徴とする。

更に、本発明によると、半導体素子と該半導体素子が搭載される半導体素子搭載部を有するパッケージとの間に介在され、半導体素子の複数の電極端子とパッケージの複数のパッド部との間を相互に電気的に接続するインターポーザーにおいて、前記半導体素子の主たる素材を構成するシリコンと線熱膨張係数が同一又は近似する材料からなる第１の板状部材と、前記パッケージの主たる素材を構成する絶縁樹脂と線熱膨張係数が同一又は近似する材料からなる第２の板状部材とを貼り合わせてなる板状のインターポーザー本体と、該本体の第１の板状部材の面から突出し且つ前記半導体素子の複数の電極端子にそれぞれ接合される複数の第１の端子と、該本体の第２の板状部材の面から突出し且つ前記パッケージの複数の前記パッド部にそれぞれ接合される複数の第２の端子と、から成ることを特徴とするインターポーザーが提供される。

更にまた、本発明によると、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、ゴム弾性を有する応力緩和層から成ることを特徴とするで構成されていることを特徴とする半導体装置用パッケージが提供される。この場合においても、応力緩和層から成る前記第１の層は、内部に絶縁性のメッシュを含むことを特徴とする。

更にまた、本発明によると、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、半導体素子の主たる素材を構成するシリコンと線熱膨張係数が同一又は近似する材料から成ることを特徴とする半導体装置用パッケージが提供される。

更にまた、本発明によると、複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層の少なくとも前記半導体素子搭載部の領域は、応力緩和用の複数の溝又はスリットを形成されていることを特徴とする半導体装置用パッケージが提供される。

以下、添付図面を参照して本発明の実施の形態について詳細に説明する。

図１〜図３は、半導体素子とこれを搭載する半導体パッケージとの間の応力を緩和し又は応力を発生させないようにすることを目的として、半導体素子と半導体パッケージとの間に介在させるインターポーザーを使用するものである。

図１（ａ）はインターポーザーの素材として、シリコーンのように、ゴム弾性を有し、ゴムのような伸縮性のある材料、例えば伸縮性フィルムを使用したインターポーザーを示し、図１（ｂ）はこのインターポーザーを使用して半導体素子を半導体パッケージに搭載した状態を示す。インターポーザー１を構成するフィルム２の両面には上下に突出し且つ互いに導通する複数の端子３、４があり、半田リフローの工程で、半導体素子１０の複数の電極端子１１がインターポーザー１の上部端子３にそれぞれ接続され、インターポーザー１の下部端子４が半導体パッケージ２０の複数のパッド部２１にそれぞれ接続されることで、半導体素子１０が半導体パッケージ２０に実装される。

インターポーザー１の素材フィルム２が伸縮性を有するので、半導体素子１０と半導体パッケージ２０との間の線熱膨張係数が相違しても、このインターポーザー１により両者の歪み差を吸収することができ、応力緩和が期待できる。この場合において、インターポーザー１の素材のフィルムは厚さが２００μｍ以上の場合、実際上の応力緩和の効果が見られた。

図２はインターポーザー１の素材として半導体素子の側をシリコン板又は液晶ポリマーフィルム５を使用し、半導体パッケージ側を当該半導体パッケージを構成する絶縁樹脂等の同様の線熱膨張係数をもったフィルム６を使用し、これらの両者５、６を貼り合わせて一体化した合成板を使用する。

シリコン板又は液晶ポリマーフィルム５は、半導体素子１０の基材であるシリコンと線熱膨張係数が同一又は近似しており、一方で、フィルム６は、半導体パッケージ２０を構成している主たる材料であるエポキシやポリイミド等の絶縁樹脂と線熱膨張係数が同一又は近似しているため、半田リフロー時などのような加熱環境下においても、半導体素子１０とインターポーザー１のシリコン板又は液晶ポリマーフィルム５との間に応力は発生せず、また、インターポーザー１の樹脂フィルム６と半導体パッケージ２０の主たる材料である絶縁樹脂との間に応力は発生しない。

また、インターポーザー１の樹脂フィルム６については、その材質にもよるが、フィルム６と半導体パッケージ２０の絶縁樹脂との間に線熱膨張係数に多少の差があっても、インターポーザー１の上側フィルム５と下側フィルム６との間で応力がほとんど吸収されるか、或いは半導体パッケージ２０の側に応力が発生することとなり、一方で、シリコン板又は液晶ポリマーフィルムは強度が高いため、インターポーザー又は半導体パッケージが破壊されることはない。

図３はインターポーザー１の素材として絶縁性のメッシュ（織布）７を用い、このメッシュ７の空隙を利用して半導体素子１０と半導体パッケージ２０との間に生ずる応力を緩和するものである。具体的には、図３のインターポーザーでは、液晶ポリマー等の絶縁性のメッシュに、導電性ペーストを部分的に含浸させ、メッシュ７の上面と下面を導通するパッドを形成する。あるいは、めっきにより、メッシュの上面と下面を導通するパッド８を形成する。パッド８の上面側は、半導体素子１０の電極に接続され、下面側は、半導体パッケージ２０のパッド部に接続される。

図４及び図５は半導体パッケージとしてのビルドアップ基板の最上層、即ち半導体素子を搭載する半導体素子搭載部を含むビルドアップ基板の最上層に応力緩和層を組み込んだ例を示す。図４の例は、応力緩和層２２としてゴムのような伸縮性のある材料、例えばシリコーンのようなエラストマーを使用したものである。また、図５の例は、応力緩和層２３として、半導体素子１０の素材であるシリコンの同材質のシリコン板を設置するものである。これらの例では、ビルドアップ法により半導体パッケージの各層を積み上げて積層する過程で最上層のみ、上記のような応力緩和層２２、２３を積層することで公知の方法で製造可能である。

図６及び図７は半導体パッケージの半導体素子側の領域に空隙を設けて応力を緩和する例である。図６の構造は、半導体パッケージ２０の半導体素子側の領域に複数の溝をないしスリット２４を設け、半導体素子を接合した場合における、半導体パッケージ２０の半導体素子搭載部を含む表面部分における応力をこれらの溝やスリット２４の部分にて吸収させて緩和する。図７では、半導体パッケージの半導体素子側の層ないし領域をメッシュ状のような空隙の構造２５としたものである。このような空隙構造を利用して半導体素子を接合時における、半導体素子とパッケージ２０間に生じ得る応力を吸収する構造である。より具体的には、図７の構造２５は、液晶ポリマー等の絶縁性のメッシュからなり、このメッシュに導電性ペーストを部分的に含浸させ、メッシュの上面と下面を導通するパッドを形成したものである。または、めっきにより、メッシュの上面と下面を導通するパッドを形成したものである。

図８は半導体パッケージの線熱膨張係数と半導体素子の線熱膨張係数を近づけるようにするために、半導体パッケージ２０の多層基板を構成する各層２６を、液晶ポリマーのメッシュに絶縁樹脂を含浸させた材料で構成したものである。このように液晶ポリマーのメッシュ（織布）にエポキシやポリイミド等の絶縁樹脂を含浸させた材料を用いることにより、半導体パッケージ２０の線熱膨張係数が低くなることで、半導体素子１０の自体の線熱膨張係数に近づくこととなり、半導体素子１０を接合した場合に半導体素子１０と半導体パッケージ２０との接合部における応力を緩和する。液晶ポリマーとしては、ポリエステル系又はポリアリレート系のものを適用することができる。

図９は半導体パッケージを構成するビルドアップ基板２０の半導体素子搭載領域の周囲を囲むように補強材（スティフナー）３０をこのビルドアップ基板２０の最上層に固着する。スティフナー３０は例えばガラス・エポキシ基板等から成り、半導体パッケージ（ビルドアップ基板２０）の強度を向上し、特に、半導体素子搭載領域の剛性を高めるためにビルドアップ基板２０に固着されているものである。ビルドアップ基板２０は、絶縁樹脂の積層部分は線熱膨張係数（ＣＴＥ）が比較的低く、一方で、上述のような材料からなるスティフナー３０は線熱膨張係数（ＣＴＥ）が比較的高いので、半田リフロー工程等のように加熱時において図の矢印で示すように半導体素子搭載領域の中央部が内側に向けて応力が働き、その半面、半導体素子搭載領域の周囲部は外側に向けて応力が働くこととなる。これにより、搭載される半導体素子１０の接合部及びその周辺部分の線熱膨張係数を事実上極めて少なくすることができ、且つ結果的にこの領域における平坦化が図られ、それに伴い半導体素子１０との接合部における応力の緩和を期待できる。

図１０は全層ビルドアップ基板の最上層にスティフナーを固着した構造である。全層ビルドアップ基板の絶縁樹脂２０ａ〜２０ｃは、線熱膨張係数が２０〜３０ｐｐｍ程度である。一方、ガラス・エポキシ基板等から成るスティフナー３０は線熱膨張係数が１０〜２０ｐｐｍ程度である。このため、上述の図９の説明とは逆に、スティフナーの線熱膨張係数より、全層ビルドアップ基板の絶縁樹脂２０ａ〜２０ｃの線熱膨張係数が大きいため、半導体素子搭載領域が周囲部より大きく膨張するためうねりが発生し平坦性が無くなり、半導体素子との接続信頼性が低下する。ビルドアップ積層体２０である各層の絶縁樹脂２０ａ〜２０ｃは、例えば、絶縁層単体又はガラスクロス等の補強材に樹脂を含浸させたもの等を使用することができる。なお、図１０において、導体部４０は、ビルドアップ積層体２０の絶縁樹脂層２０ａ〜２０ｃ間に配置される導体パターン層４１と、積層体の最上層のチップ（素子）接続部４２、各絶縁樹脂層間の導体層の相互間、及びにチップ（素子）接続部と間を電気的に接続するビア部４３とからなる。

図１１は図１０と同様の全層ビルドアップ基板２０の最上層にスティフナー３０を固着した実施形態を示す。図１０の半導体パッケージの構造と相違する点は、ビルドアップ多層積層体２０である各層の絶縁樹脂層２０ｄ〜２０ｆを、絶縁層単体又はガラスクロス等の補強材に樹脂を含浸させたものではなくて、図８において説明したように、液晶ポリマーのメッシュ（織布）に絶縁樹脂を含浸させた材料で構成したものである。したがって、多層積層体で構成される半導体パッケージ２０の線熱膨張係数を全体として低くすることがでる。したがって、半田リフロー工程で半導体素子１０を接合する場合のような、加熱雰囲気において半導体パッケージ周囲のスティフナー３０が外側に引っ張られる力が働き、中央部では、ビルドアップ層２０ｄ〜２０ｆが中心部に向かって縮む方向に働く、これにより、半導体素子搭載領域が平坦化され、半導体素子と半導体パッケージとの接合部にクラック等を生ずることなく、信頼性を高めることができる。

なお、図１１で示したようにビルドアップ多層積層体２０のすべての絶縁樹脂層２０ｄ〜２０ｆを、液晶ポリマーのメッシュ（織布）に絶縁樹脂を含浸させた材料で構成しても良いが、一部の層のみ、主として半導体素子１０を搭載するための半導体素子搭載領域およびその周辺領域のみ、をこのような構成とし他の絶縁樹脂層は図１０で示したように絶縁層単体又はガラスクロス等の補強材に樹脂を含浸させたものとしても良い。このようにビルドアップ多層積層体２０の少なくとも一部の層を液晶ポリマーのメッシュに絶縁樹脂を含浸させたものとすることにより、当該部分の線熱膨張係数を例えば０〜５ｐｐｍ程度と小さくすることができ、半導体素子１０の線熱膨張係数に近づけることができる。

即ち、液晶ポリマーのメッシュ（織布）を含むビルドアップ絶縁樹脂基板２０は、絶縁層単体で構成されるものに比べ、比誘電率又は誘電正接が低く且つ機械的な強度が高いことにより、半導体パッケージの電気的特性が高まり、且つパッケージ自体の強度も高くすることができる。

このようにビルドアップ多層積層体２０の線熱膨張係数が半導体素子１０のそれに近づくことにより、特に、半導体素子搭載領域付近でＣＴＥが３ｐｐｍ程度と半導体素子１０のそれに近く、外周部でＣＴＥが１５〜２０ｐｐｍ程度と大きくなるために、半田リフローによって半導体素子１０を接合する加熱雰囲気内において、ビルドアップ多層積層体２０の基板が外側へ引っ張られて半導体素子１０と半導体パッケージ２０との接合部において平坦化され、且つ応力が緩和され、強度の比較的低い半導体素子を使用した場合においてもクラック等を発生するおそれはなくなり、信頼性が高まる。

液晶ポリマーとしては、ポリエステル系又はポリアリレート系のものを適用することができ、一例として、モノフィラメントで直径１８〜２３μｍのものが好適である。特に、パッケージの薄型化、軽量化のため、細い径のものが好ましい。メッシュの密度としてはＶ２４０〜３８０（１インチ幅あたりのフィラメントの本数）程度のものを使用するのが適当である。

図１２〜図１４は、半導体パッケージの本体２０を構成する多層積層体の上に２つの絶縁樹脂層２０ｇ、２０ｈをビルドアップ積層したものである。多層積層体２０は、通常使用される多層基板であって、複数の絶縁樹脂層と複数の導体層とが交互に積層されたものであり、各種の形式の積層体を用いることができる。導体部は、多層積層体の絶縁樹脂層間に配置される導体（パターン）層４１、積層体の最上層のチップ（素子）接続部（バンプ）４２、各絶縁樹脂層間の導体層の相互間、及びにチップ（素子）接続部と間を電気的に接続するビア部４３とからなる。

これらの実施形態において、最表層の絶縁樹脂層２０ｇと次の絶縁樹脂層２０ｈには、これらの間に導体層（導体パターン）はなく、多層積層体２０の表面の導体パターン４１が最表層の絶縁樹脂層２０ｇの半導体素子接合部４２との間を電気的に接続するためのブラインドビア４３が設けられているのみである。なお、多層積層体２０は、最表層の絶縁樹脂層２０ｇと次の絶縁樹脂層２０ｈとを積層・形成後に、ビルドアップ積層にて形成する。

また、図１２〜図１４に示す実施形態においては多層積層体２０が片面ビルドアップ構造のものとして示しているが、例えばメタルコア基板のような両面ビルドアップ構造のものについても適用可能である。

また、いずれの実施形態においても、半導体素子１０の搭載領域の周囲には、矩形枠状のスティフナー３０が補強部材として、最表層の絶縁樹脂層２０ｇの外周部に固着されている。

図１２に示した実施形態によると、最表層の絶縁樹脂層２０ｇは、搭載されるべき半導体素子よりも線熱膨張係数の小さいもの、例えば液晶ポリマー等の−５〜３ｐｐｍ程度のものを使用する。最表層の次の絶縁樹脂層２０ｈは、低ヤング率、高伸び率を有する材料（例えばシリコーン等のゴム成分の入ったもの）を使用する。これにより、最表層の絶縁樹脂層２０ｇは、半田リフロー工程時における搭載されるべき半導体素子と最表層の絶縁樹脂層２０ｇの半導体素子搭載領域との線熱膨張係数を一致させるか、或いは近接させることで接合部の応力を緩和し、一方で、次の絶縁樹脂層２０ｈは、半導体素子或いは最表層の絶縁樹脂層２０ｇとパッケージ（多層積層体）２０との間の線熱膨張係数の差を吸収し、発生すべき応力を緩和することとなり、これらの２つの絶縁樹脂層２０ｇ，２０ｈが互いに協働することで、半導体素子のクラック等の発生を防止する。

図１３に示した実施形態によると、最表層の絶縁樹脂層２０ｇは、低ヤング率、高伸び率を有する材料（例えばシリコーン等のゴム成分の入ったもの）を使用する。一方で、最表層の次の絶縁樹脂層２０ｈは、例えば、絶縁層単体又はガラスクロス等の補強材にエポキシやポリイミド等の樹脂を含浸させたもの等を使用する。これにより、最表層の絶縁樹脂層２０ｇとその上面に搭載される半導体素子との間の線熱膨張係数の不整合を緩和することができる。

図１４に示した実施形態によると、図１２の実施形態と同様、最表層の絶縁樹脂層２０ｇは、搭載されるべき半導体素子よりも線熱膨張係数の小さいもの、例えば−５〜３ｐｐｍ程度のものを使用し、最表層の次の絶縁樹脂層２０ｈは、低ヤング率、高伸び率を有する材料（例えばゴム成分の入ったもの）を使用する。更に、この半導体パッケージには、スティフナー３０の内側であって且つ半導体素子搭載部の周囲に沿って切れ目ないしスリット３２が形成されている。切れ目ないしスリット３２の深さは、２つの絶縁樹脂層２０ｇ，２０ｈの一方（最表層の絶縁樹脂層２０ｇ）の厚さに相当する分でもよく、また、両方の厚さに相当する分であっても良い。

図１４の実施形態によると、図１２の実施形態と同様に、最表層の絶縁樹脂層２０ｇは、半田リフロー工程時における搭載されるべき半導体素子と最表層の絶縁樹脂層２０ｇの半導体素子搭載領域との線熱膨張係数を一致ないし近づけることで接合部の応力を緩和し、一方で、次の絶縁樹脂層２０ｈは、半導体素子或いは最表層の絶縁樹脂層２０ｇとパッケージ（多層積層体）２０との間の線熱膨張係数の差を吸収し、発生すべき応力を緩和することとなり、これらの２つの絶縁樹脂層が互いに協働することで、クラック等の発生を防止する。更に、半導体素子搭載部の周囲の切れ目３２が、その内側の搭載領域と外側の領域とで線熱膨張係数を互いに遮断し、独立させることで、応力の緩和をより一層図ることができる。

以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。

例えば、図１２〜図１４に示した実施形態においては、パッケージ（多層積層体）２０の上部に２つの絶縁樹脂層２０ｇ，２０ｈを積層したが、１つの絶縁樹脂層のみとし、この層を低ヤング率、高伸び率を有する材料で構成することにより同様の効果を得ることもできる。

なお、図１、２、４〜７においては、図の簡略化のために、半導体パッケージ２０は多層には示していないが、実際上はビルドアップ多層基板で複数の絶縁樹脂層が積層され、且つ各層絶縁樹脂層間には、導体（パターン）層が形成され、各層の導体パターン層間では、図示しないビア層を介して互いの電気的な接続が行われている。図８でも導体パターン層は図示を省略している。

以上説明したように、本発明によれば、半導体素子とこれを搭載する半導体パッケージとの間の応力がなくなり又は減少し、両者の接合部にストレスの発生を防止し、また、発明の開示素子搭載領域の平坦化が図られることより、低い強度の半導体素子を使用した場合においても、半導体素子とパッケージとの接合部の強度が保たれ、クラック等の発生を防止することができる。

伸縮性のあるフィルムをインターポーザーに適用した例を示す。インターポーザーの素子側にシリコン板又は液晶ポリマーフィルムを使用した例を示す。インターポーザーの素材に絶縁性のメッシュを使用した例を示す。ビルドアップ基板の素子側に伸縮性のある材料を用いた例を示す。ビルドアップ基板の素子側にシリコン板を用いた例を示す。パッケージの素子側に多数の溝を設けた例を示す。パッケージの素子側にメッシュ状の空隙のある構造体を組み込んだ例を示す。パッケージと素子の線熱膨張係数を揃えるようにした例を示す。パッケージに補強部材（スティフナー）を組み込んだ例を示す。多層基板に補強部材（スティフナー）を組み込んだ従来例を示す。液晶ポリマーのメッシュに絶縁樹脂を含浸させたプリプレグを使用した本発明の１つの実施形態を示す。応力緩衝層を設けた本発明の実施形態を示す。応力緩衝層を設けた本発明の他の実施形態を示す。応力緩衝層用の切れ目を設けた本発明の他の実施形態を示す。

符号の説明

１０半導体素子
２０ビルドアップ多層基板（パッケージ）
２０ｃ〜２０ｆ絶縁樹脂層
２０ｇ最上層（第１の層）
２０ｈ最上層の次の層
３０スティフナー
４０（４１，４２，４３）導体部

Claims

半導体素子と該半導体素子が搭載される半導体素子搭載部を有するパッケージとの間に介在され、半導体素子の複数の電極端子とパッケージの複数のパッド部との間を相互に電気的に接続するインターポーザーにおいて、ゴム弾性を有する伸縮性の材料からなる板状のインターポーザー本体と、該本体の一方の面から突出し且つ前記半導体素子の複数の電極端子にそれぞれ接合される複数の第１の端子と、該本体の他方の面から突出し且つ前記パッケージの複数の前記パッド部にそれぞれ接合される複数の第２の端子と、から成ることを特徴とするインターポーザー。
前記インターポーザー本体は、内部に絶縁性のメッシュを含むことを特徴とする請求項１に記載のインターポーザー。
半導体素子と該半導体素子が搭載される半導体素子搭載部を有するパッケージとの間に介在され、半導体素子の複数の電極端子とパッケージの複数のパッド部との間を相互に電気的に接続するインターポーザーにおいて、前記半導体素子の主たる素材を構成するシリコンと線熱膨張係数が同一又は近似する材料からなる第１の板状部材と、前記パッケージの主たる素材を構成する絶縁樹脂と線熱膨張係数が同一又は近似する材料からなる第２の板状部材とを貼り合わせてなる板状のインターポーザー本体と、該本体の第１の板状部材の面から突出し且つ前記半導体素子の複数の電極端子にそれぞれ接合される複数の第１の端子と、該本体の第２の板状部材の面から突出し且つ前記パッケージの複数の前記パッド部にそれぞれ接合される複数の第２の端子と、から成ることを特徴とするインターポーザー。
複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、ゴム弾性を有する応力緩和層から成ることを特徴とするで構成されていることを特徴とする半導体装置用パッケージ。
応力緩和層から成る前記第１の層は、内部に絶縁性のメッシュを含むことを特徴とする請求項４に記載の半導体装置用パッケージ。
複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、半導体素子の主たる素材を構成するシリコンと線熱膨張係数が同一又は近似する材料から成ることを特徴とする半導体装置用パッケージ。
複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体と、該積層体の上面に積層形成された、最上層をなす第１の層を含む少なくとも１つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層の少なくとも前記半導体素子搭載部の領域は、応力緩和用の複数の溝又はスリットを形成されていることを特徴とする半導体装置用パッケージ。