JP4779668B2 - 積層基板の製造方法 - Google Patents

積層基板の製造方法 Download PDF

Info

Publication number
JP4779668B2
JP4779668B2 JP2006015909A JP2006015909A JP4779668B2 JP 4779668 B2 JP4779668 B2 JP 4779668B2 JP 2006015909 A JP2006015909 A JP 2006015909A JP 2006015909 A JP2006015909 A JP 2006015909A JP 4779668 B2 JP4779668 B2 JP 4779668B2
Authority
JP
Japan
Prior art keywords
substrate
slits
resin
sheet
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006015909A
Other languages
English (en)
Other versions
JP2007201035A (ja
Inventor
敏彦 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006015909A priority Critical patent/JP4779668B2/ja
Publication of JP2007201035A publication Critical patent/JP2007201035A/ja
Application granted granted Critical
Publication of JP4779668B2 publication Critical patent/JP4779668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、パソコン、移動体通信機器、ビデオカメラ、デジタルカメラ等の各種電子機器に用いられる電子部品が埋設された積層基板の製造方法に関するものである。
以下、従来の電子部品が埋設された積層基板について説明する。従来の電子部品が埋設された積層基板は、図7に示すような構成と成っていた。図7において、30は金属ベース部材からなる基板であり、この基板30の上方には熱可塑性樹脂で形成された基板31a〜31eが積層されていた。
そして、この基板31c、31d内に電子部品32を埋設すべく孔33が設けられていた。34は、基板31a〜31eに設けられたパターンであり、35は基板31a〜31eに設けられたビアホール36内に充填された導電ペーストである。また、37は電子部品32の両端に設けられた電極であり、導電ペースト35と導通するようになっていた。
ここで、導電ペースト35は錫粒と銀粒の混合物である。また、電極37と導電ペースト35が充填されたビアホール36を精密に合わせるため、孔33と電子部品32とのクリアランスは電子部品32の全周にわたって20μmとしており、略電子部品32の外形寸法と略同一寸法になっていた。
以上のように構成された積層基板を、温度250℃〜350℃、圧力1〜10MPa、時間10〜20分で加熱圧着して積層基板を形成していた。即ち、この加熱圧着により、錫が溶融して銀と一体化するとともに、電子部品32の電極37と接続されて、電子部品32が電気的・機械的に固定されていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
また上記構成の内、金属ベース部材に替えて熱硬化性樹脂基板をベース部材として採用し、その上方に織布あるいは不織布に加熱流動性のある熱硬化性樹脂を含浸させたシートを積層して同様の構成とする発明も提唱されている。
この発明に関連する先行技術文献情報としては、例えば、特許文献2が知られている。
特開2003−86949号公報 特開2005−158770号公報
しかしながら、前記従来の構成の金属ベース部材を用いた技術においては、金属ベース板に比較して、その上方に積層される熱可塑性樹脂基板の加熱圧着時の硬化収縮量が極端に大きいので、このことが主原因となって加熱圧着後の積層基板に上方向(上側から見て凹形状)のそりが発生するという課題を有していた。
また同様に、前記従来の構成の熱硬化性樹脂基板を用いた技術においては、ベース部材である熱硬化性樹脂基板に比較して、その上方に積層される熱硬化性樹脂シートの加熱圧着時の硬化収縮量が極端に大きいので、このことが主原因となって加熱圧着後の積層基板に上方向(上側から見て凹形状)のそりが発生するという課題を有していた。
ここでベース部材である熱硬化性樹脂基板には上面に予め電子部品が加熱リフロー等の手段により接続固定されており、この時の加熱温度は熱硬化性樹脂基板を硬化処理時の温度よりもはるかに高温である。そのため通常の熱硬化性樹脂基板よりも硬化反応が促進されており、加熱圧着時の硬化収縮量が通常の熱硬化性樹脂基板よりも小さく、上記のそり発生をより助長するという課題を有していた。
またベース部材である熱硬化性樹脂基板は電子部品を接続固定するためにある程度の厚みを持たせなければならない。そのために、たとえ小さなそり量であってもその剛性を考慮するとこのそり量を打ち消すためには大きな力が必要となり、通常用いられる金属パターンによる設計的補強や完成品をローラーに通してそりの逆方向に力を加える等の周知の方法では改善できないという課題を有していた。
本発明は前記従来の課題を解決するもので、そりが発生することのない電子部品が埋設された積層基板の製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明の請求項1に記載の発明は、硬化後の熱硬化性樹脂で構成され複数の個別基板と外枠と前記個別基板間および前記個別基板と前記外枠との間にスリットと前記個別基板の角部に支持部とを有する集合基板である第1の基板を準備する工程と、前記第1の基板の上面に設けられたランドと電子部品の電極とを半田により接続固定する工程と、少なくとも1層以上の配線層を有する熱硬化性の樹脂基板からなる第2の基板を準備する工程と、前記第1の基板の上に熱流動性を有する樹脂を含浸した織布あるいは不織布からなり、かつ、前記電子部品が挿入される箇所には孔が設けられているシートを積層する工程と、前記シートの上面に前記第2の基板を積層する工程と、それを前記半田が溶融しない温度で加熱圧着して一体化する工程とを備え、前記の加熱圧着して一体化する工程は、真空室内において前記シートの樹脂が前記第1の基板のスリットに充填され硬化収縮されることを含むものであることを特徴とする積層基板の製造方法としたものである。
この構成により、第1の基板とシートと第2の基板を加熱圧着して一体化する際に、第1の基板に加工されたスリット部にシートの樹脂が流れ込んで充填されることにより、スリット部に流れ込んだシートの樹脂の硬化収縮が第1の基板の硬化収縮に寄与し、第1の基板の硬化収縮量を増大させることができる。その結果、第1の基板の硬化収縮量をシートの硬化収縮量に近づけることができ、第1の基板とシートとの間に発生する内部応力が低減され、加熱圧着時のそりを低減することができる。
本発明の請求項2に記載の発明は、個別基板間に形成したスリットは、同一直線上にあるスリットの長さの合計が、スリットと平行な第1の基板の一辺の長さに対して80%〜95%となるように形成することにより、第1の基板の硬化収縮量を効率的に増大することができるため、第1の基板とシートとの間に発生する内部応力を低減することができ、加熱圧着時のそり量を低減することができる。
本発明の請求項3に記載の発明は、個別基板と外枠との間に形成したスリットは、同一直線上にあるスリットの長さの合計が、スリットと平行な第1の基板の一辺の長さに対して80%〜95%となるように形成することにより、第1の基板の硬化収縮量を効率的に増大することができるため、第1の基板とシートとの間に発生する内部応力を低減することができ、加熱圧着時のそり量を低減することができる。
本発明の請求項4に記載の発明は、個別基板外周の角部にスリットを形成しない支持部を設けることにより、外枠と個別基板および個別基板同士が安定して接続しているため、安定したものづくりができるという作用を有する。
本発明の請求項5に記載の発明は、スリットの面積の合計が第1の基板の面積の20%以下となるようにスリットを形成することにより、シートの樹脂の流動性に影響することなく、第1の基板のスリット加工部にシートの樹脂を充填することができるという作用を有する。
本発明の積層基板の製造方法によれば、第1の基板の硬化収縮量をシートの硬化収縮量に近づけることができ、第1の基板とシートとの間に発生する内部応力が低減され、加熱圧着後の積層基板のそりを低減することができるという効果を奏するものである。
以下、本発明の実施の形態を図面に基づいて説明する。
(実施の形態1)
図1は本発明の実施の形態1における積層基板の製造方法を示す概略図である。
まず、図1において、第1の基板1は熱硬化性の樹脂基板であり、多層に形成されている。そして、この層内にはインナービア8で各層の上面と下面が接続されている。また、各層毎に金属パターン9が敷設され、各電子回路を形成している。さらに、スリット11が加工されている。このスリット11に関しては図2で述べることにする。
この金属パターン9は、電気導電性を有する物質、例えばCu(銅)箔や各種の導電性樹脂組成物からなっており、本実施の形態においてはCu箔を用いている。インナービア8は、例えば金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物でなる熱硬化性の電気導電性物質であり、その金属粒子としては、Au、AgあるいはCuなどを用いることができる。金属粒子としてのAu、AgあるいはCuは、電気導電性および熱伝導性が高いために好ましく、中でもCuは電気導電性が高くマイグレーションも少なく、また低コストであるためより好ましい。熱硬化性樹脂としては、例えばエポキシ樹脂、フェノール樹脂あるいはシアネート樹脂を用いることができるが、中でもエポキシ樹脂は耐熱性が高いためにより好ましい。
そして第1の基板1の上面には金属パターン9が形成されていて、第1の基板1の上面に載置された集積回路2(電子部品の一例として用いた)や抵抗3(電子部品の一例として用いた)と半田4(接続固定材の一例として用いた)で接続されている。
なお、この半田4は例えば、錫・銀・銅系の鉛フリー半田を用いることが可能であるが、その他の半田材料であっても使用可能である。ただし、近年の環境問題から鉛フリー半田を用いることが望ましい。
上記の電子部品が接続された第1の基板1の上にシート5を積層する。シート5は熱流動性を有する樹脂を含浸した織布あるいは不織布からなるシートであり、集積回路2や抵抗3が挿入される箇所には孔10が設けられている。この孔10はドリルやレーザーによって加工され、形状や個数は任意である。シート5の枚数は載置された部品の高さによって変更することが容易にできる。そして、シート5の上面には孔の形成されていないシート6が配置されている。シート6は熱流動性を有する樹脂を含浸した織布あるいは不織布からなるシートである。
なお、シート5、6で使用される絶縁樹脂は、無機フィラーと熱硬化性樹脂とを含む混合物からなっている。無機フィラーには、例えばAl23、MgO、BN、AlN、SiO2およびBaTiO3などを用いることができる。
熱硬化性樹脂には、エポキシ樹脂、フェノール樹脂あるいはシアネート樹脂が好ましいが、中でもエポキシ樹脂は耐熱性が高いためにより好ましい。
そして、シート6の上面に第2の基板7を積層する。第2の基板7は熱硬化性の樹脂基板であり、また、この層内は第1の基板1と同様の構成によってインナービアで上面と下面が接続されていてもよい。また、各層毎に金属パターン9が敷設され、各電子回路を形成している。本実施の形態においては第2の基板7には2層基板を用いているが、多層にしてもかまわない。
また、図2では本発明の実施の形態1における第1の基板の平面図を記す。
第1の基板1は、製品となる複数の個別基板13と外枠12、スリット11、並びに支持部14で構成されている。支持部14は、個別基板13の角部にスリット加工を施さないことによって設けられたものである。スリット11は金型による打ち抜きやルータ加工等の手段により、個別基板13の外周部に形成されており、同一直線上にあるスリットの長さの合計が、スリットと平行な第1の基板の一辺の長さに対して80%〜95%、好ましくは90%〜95%を有する。80%未満の場合、加熱圧着時の硬化収縮量を増大させる効果を十分に得ることができず、そりの低減効果を十分に発揮することができない。また、95%以上とした場合は個別基板13と外枠12および支持部14を連結する力が低下するために、製造工程の途中で折れ曲がりや割れの不具合が発生する危険性がある。
以上の手順によって得られた、第1の基板1、シート5、シート6、第2の基板7を図1に示した順に積層した後に加熱圧着を施すことで図3の状態が得られる。
図3は、本発明の実施の形態1における積層基板の製造方法の加熱圧着後の積層基板の断面図である。半田4が溶融しない程度に低い温度で加熱圧着されて一体化される。本実施の形態1における加熱圧着条件は以下のような条件で行って良好な結果を得ている。即ち、加熱温度は180℃〜200℃、加圧圧力は1平方センチあたり約40kg、加圧時間は約1時間である。また、この加熱圧着は真空室内で行っている。これは孔10、スリット11内の空気を十分に抜いて、樹脂を十分に充填する上で重要なことである。
加熱圧着後の積層基板は必要に応じ、貫通孔加工と貫通孔に金属めっきを施すことで第1の基板1と第2の基板7を電気的に接続することも可能である。
その後、必要に応じ周知の方法により、最外層にソルダレジスト形成、部品図印刷、実装ランドの防錆処理等を行って積層基板が完成する。
次に、本実施の形態におけるそり低減の詳細なメカニズムについて説明する。本発明者は検討を繰り返し、以下のような考察を得た。
図4は、本発明のそりの低減のメカニズムを示した図である。第1の基板1の加熱圧着工程前の寸法をL1[mm]、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔL1[mm]とし、板厚をt1[mm]とする。また、第2の基板7についても同様に加熱圧着工程前の寸法をL2[mm]、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔL2[mm]とし、板厚をt2[mm]とする。シート5、6についても同様に加熱圧着工程前の寸法をLp[mm]、板厚をtp[mm]、単体で加熱圧着工程相当の熱処理を加えた時の硬化収縮量をΔLp[mm]とする。また、第1の基板1とシート5、6の層間で発生する応力をσa[N/mm2]、第2の基板7とシート5、6の層間で発生する応力をσb[N/mm2]とする。そりは各層での物性の相違によって、加熱圧着後の収縮量が異なるために、σa、σbといった、層間で応力を発生させる。各層間での力の差がそりを発生させている。よって、第1の基板1とシート5、6の層間で発生する力をF1[N]とし、第2の基板7とシート5、6の層間で発生する力をF2[N]として、それぞれの式を求めると、
F1=σa×(t1+tp)×{(L1−ΔL1)−(Lp−ΔLp)}
F2=σb×(t2+tp)×{(L2−ΔL2)−(Lp−ΔLp)}
となる。F1−F2の値の絶対値が小さくなるほどそりは少なくなり、また、大きくなるほどそりは増大する。
上に示した図であるが、本発明の実施の形態では、第1の基板1と第2の基板7の材料としては、両者とも同系の樹脂を用いているため、σaとσb、ΔL1とΔL2の間に大きな差は出てこない。よって、第1の基板1と第2の基板7の板厚の差が大きな影響を与えることがわかる。ここで、第1の基板1は部品を実装するため、最低でも4層以上の積層板である必要がある。本実施の形態では6層基板としている。それに対して、近年の薄型化への要求が大きくなっている背景を踏まえると、部品を実装しない第2の基板7に対してはなるべく薄く作製することが要求されている。本実施の形態では2層基板を用いている。そのため板厚に関してはt1>t2となり、層間で発生する力の関係としてF1>F2となる。また、異系の樹脂を用いた場合、必ずしも板厚によらない場合が発生するが、その際は、F1、F2値を計算することによって、力の大小関係を把握する。
ここで、本発明の実施の携帯では第1の基板1とシート5、6の層間で発生する力、つまりF1の方が大きいため、第1の基板1にスリット加工を施した場合を考える。また、F1、F2の大小関係が逆転する場合には、大きい値を示した基板にスリット加工を施す。
図5は加熱圧着工程後の第1の基板1の断面図である。ここで、スリット11部には加熱圧着工程により、シート5から流れ出した樹脂により充填されている。このスリット11の総幅をα[mm]としたとき、スリット加工を施した第1の基板の硬化収縮量ΔLαは以下のように変化する。
ΔLα=ΔL1×(L1−α)/L1+ΔLp×α/L1
=ΔL1+α×(ΔLp−ΔL1)/L1
ΔLpとΔL1では図6よりΔLp>ΔL1であるため、ΔLα>ΔL1となる。図6については次段落で説明する。従って上記F1の式のΔL1がスリット加工を施すとΔLαになり、F1の値としては減少することがわかる。そのため、F1−F2の値の絶対値がスリット加工を加えることによって低減することができるために、そり量が小さくなる。
図6は本発明の樹脂シート5と第1の基板1と第2の基板7の硬化収縮量を示した表である。
従って、樹脂シート5の硬化収縮量ΔLpと第1の基板1の硬化収縮量ΔL1、第2の基板7の硬化収縮量ΔL2との間にはΔLp>ΔL1≒ΔL2が成り立つ。
以上のように本発明の実施の携帯では、第1の基板1とシート5、6と第2の基板7を加熱圧着して一体化する際に、第1の基板1に加工されたスリット11部にシート5、6の樹脂が流れ込んで充填されることにより、スリット11部に流れ込んだシート5、6の樹脂の硬化収縮が第1の基板1の硬化収縮に寄与し、第1の基板1の硬化収縮量をΔL1からΔLαに増大させ、シート5、6の硬化収縮量ΔLpに近づけることができる。その結果、第1の基板1とシート5、6との間に発生する内部応力が低減され、加熱圧着後の積層基板のそりを低減することができる。
ここでのスリット11部に流れ込んだシート5、6の樹脂の硬化収縮が第1の基板1の硬化収縮に与える寄与分は、上記のそり低減のメカニズムの説明の中では便宜的にシート5、6自体の硬化収縮量ΔLpを元に第1の基板1の硬化収縮量ΔL1との差および第1の基板1の寸法L1に対するスリット11の総幅αの割合から算出した。しかしながらスリット11部に流れ込んだシート5、6の樹脂の硬化収縮量は織布あるいは不織布を補強材として構成されるシート5、6の硬化収縮量ΔLpよりもはるかに大きいものであり、したがって実際の第1の基板1の硬化収縮に与える寄与分は上記のそり低減のメカニズムの説明の中での算出量よりも大きくなり、そり低減の効果も理論値よりも大きいと予想される。
尚、更に詳細には、第1の基板1の硬化収縮量をΔL1からΔLαに増大させ、シート5、6の硬化収縮量ΔLpに近づけることができたものの、依然としてシート5、6の硬化収縮量ΔLpは第1の基板1の硬化収縮量ΔLαよりも大きいために第1の基板1とシート5、6間に上方向(上側から見て凹形状)へそりを起こそうとする力F1が発生するが、この力F1は第2の基板7とシート5、6間に発生する下方向(上側から見て凸形状)へそりを起こそうとする力F2と釣り合う程度に低減できればよい。
本発明の積層板の製造方法は、電子部品が埋設された積層板をそりが発生することなく製造し得るものであり、パソコン、移動体通信機器、ビデオカメラ、デジタルカメラ等の各種電子機器に用いられる積層基板の製造方法として有用である。
本発明の実施の形態1における積層基板の製造方法を示す概略図 本発明の実施の形態1における第1の基板の平面図 本発明の実施の形態1における積層基板の製造方法の加熱圧着後の積層基板の断面図 本発明の実施の形態1における積層基板の製造方法のそり低減のメカニズムを示した図 加熱圧着工程後の第1の基板の断面図 本発明の実施の形態1における各層の硬化収縮量表を示した図 従来の積層基板の組み立てを示す断面図
符号の説明
1 第1の基板
2 集積回路
3 抵抗
4 半田
5 シート(孔あり)
6 シート(孔なし)
7 第2の基板
8 インナービア
9 金属パターン
10 孔
11 スリット
12 外枠
13 個別基板
14 支持部

Claims (4)

  1. 硬化後の熱硬化性樹脂で構成され複数の個別基板と外枠と前記個別基板間および前記個別基板と前記外枠との間にスリットと前記個別基板の角部に支持部とを有する集合基板である第1の基板を準備する工程と、
    前記第1の基板の上面に設けられたランドと電子部品の電極とを半田により接続固定する工程と、
    少なくとも1層以上の配線層を有する熱硬化性の樹脂基板からなる第2の基板を準備する工程と、
    前記第1の基板の上に熱流動性を有する樹脂を含浸した織布あるいは不織布からなり、かつ、前記電子部品が挿入される箇所には孔が設けられているシートを積層する工程と、
    前記シートの上面に前記第2の基板を積層する工程と、
    それを前記半田が溶融しない温度で加熱圧着して一体化する工程とを備え、
    前記の加熱圧着して一体化する工程は、真空室内において前記シートの樹脂が前記第1の基板のスリットに充填され硬化収縮されることを含むものであることを特徴とする積層基板の製造方法。
  2. 個別基板間に形成したスリットは、同一直線上にあるスリットの長さの合計が、スリットと平行な第1の基板の一辺の長さに対して80%〜95%となるように形成する請求項1に記載の積層基板の製造方法。
  3. 個別基板と外枠との間に形成したスリットは、同一直線上にあるスリットの長さの合計が、スリットと平行な第1の基板の一辺の長さに対して80%〜95%となるように形成する請求項1に記載の積層基板の製造方法。
  4. スリットの面積の合計が第1の基板の面積の20%以下となるようにスリットを形成する請求項1に記載の積層基板の製造方法。
JP2006015909A 2006-01-25 2006-01-25 積層基板の製造方法 Expired - Fee Related JP4779668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006015909A JP4779668B2 (ja) 2006-01-25 2006-01-25 積層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006015909A JP4779668B2 (ja) 2006-01-25 2006-01-25 積層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007201035A JP2007201035A (ja) 2007-08-09
JP4779668B2 true JP4779668B2 (ja) 2011-09-28

Family

ID=38455338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006015909A Expired - Fee Related JP4779668B2 (ja) 2006-01-25 2006-01-25 積層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4779668B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014041696A1 (ja) * 2012-09-14 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
JP2014107433A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 多数個取り基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224295A (ja) * 1987-03-12 1988-09-19 古河電気工業株式会社 積層プリント回路基板の製造方法
JP2761871B2 (ja) * 1996-10-07 1998-06-04 北陸電気工業株式会社 プリント基板
JP4137451B2 (ja) * 2002-01-15 2008-08-20 ソニー株式会社 多層基板製造方法
JP2004311849A (ja) * 2003-04-09 2004-11-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2007201035A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
JP5088138B2 (ja) 実装基板および電子機器
JP5114041B2 (ja) 半導体素子内蔵プリント配線板及びその製造方法
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
WO2006078027A1 (ja) 多層プリント配線基板
JP2006324568A (ja) 多層モジュールとその製造方法
WO2009119027A1 (ja) リジッドフレックス回路板の製造方法およびリジッドフレックス回路板
JP4553466B2 (ja) プリント回路基板
JP5093104B2 (ja) 受動部品内蔵インターポーザ
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4779668B2 (ja) 積層基板の製造方法
JP5003202B2 (ja) 熱伝導基板とその製造方法及び回路モジュール
JP5581828B2 (ja) 積層回路基板および基板製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2008118155A (ja) 半導体装置用パッケージ
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2007103776A (ja) 電子部品内蔵基板の製造方法
CN101411253B (zh) 多层布线基板及其制造方法
JP4622449B2 (ja) 電子部品内蔵基板及びその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2009246145A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2007134369A (ja) 積層基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
JP3749201B2 (ja) プリント配線板の製造方法
JP5078451B2 (ja) 電子部品内蔵モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees