JP4550774B2 - 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法 - Google Patents

配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法 Download PDF

Info

Publication number
JP4550774B2
JP4550774B2 JP2006168458A JP2006168458A JP4550774B2 JP 4550774 B2 JP4550774 B2 JP 4550774B2 JP 2006168458 A JP2006168458 A JP 2006168458A JP 2006168458 A JP2006168458 A JP 2006168458A JP 4550774 B2 JP4550774 B2 JP 4550774B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode layer
internal electrode
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006168458A
Other languages
English (en)
Other versions
JP2007096265A5 (ja
JP2007096265A (ja
Inventor
元彦 佐藤
計宏 林
晃文 土佐
健二 村上
元信 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006168458A priority Critical patent/JP4550774B2/ja
Priority to US11/512,247 priority patent/US7573697B2/en
Publication of JP2007096265A publication Critical patent/JP2007096265A/ja
Priority to US12/497,198 priority patent/US7778010B2/en
Publication of JP2007096265A5 publication Critical patent/JP2007096265A5/ja
Application granted granted Critical
Publication of JP4550774B2 publication Critical patent/JP4550774B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法に関する。
近年、集積回路技術の進歩によりますます半導体チップの動作が高速化している。それに伴い、電源配線等にノイズが重畳されて、誤動作を引き起こすことがある。そこで、半導体チップを搭載する配線基板の上面或いは下面にコンデンサを搭載して、ノイズの除去を図っている。
しかしながら、上記の手法では、配線基板の完成後に、別途コンデンサを搭載する必要があるため、プロセス数が多くなってしまう。また、配線基板にコンデンサを搭載する領域を予め確保する必要があり、他の電子部品の自由度を低下させてしまう。さらに、他の配線等に制限されることによりコンデンサと半導体チップとの配線距離が長くなり、配線が有する抵抗やインダクタンスが大きくなってしまう。
このようなことから、配線基板にコンデンサを内蔵させることが提案されている。配線基板にコンデンサの内蔵させる手法としては、例えば配線基板の中核を成すコア基板に開口を設け、この開口内にコンデンサを収容する手法がある。
この手法においては、コア基板にコンデンサを固定する必要があるため、コア基板の開口内にコンデンサが配置された状態で、コア基板とコンデンサとの間の隙間に樹脂充填材を充填している。具体的には、コア基板の裏面に粘着テープを貼り付けるとともに、コンデンサの裏面が粘着テープに貼り付けられるようにコア基板の開口内にコンデンサを配置して、粘着テープによりコア基板に対するコンデンサの位置を固定した状態で、樹脂充填材を充填する。
しかしながら、従来のコンデンサの端部の厚さは他の部分の厚さより薄くなっているために、コンデンサの端部付近には段差が形成されている。このため、樹脂充填材を充填すると、樹脂充填材がコンデンサの裏面側に入り込んでしまう。その結果、コンデンサの裏面に配置されている外部端子に樹脂充填材が接触してしまい、導通不良を引き起こすおそれやその充填樹脂を取り除く工程が必要となってしまう。
なお、内部電極層の外周面がセラミック層間から露出したコンデンサが開示されている(例えば特許文献1参照)が、内部電極層の片側の外周面しか露出していないので、上記段差は充分に緩和されていないものと考えられる。
特開2004−228190号公報
本発明は、上記課題を解決するためになされたものである。即ち、配線基板に内蔵させた場合における同通不良を低減させることが可能な配線基板内蔵用コンデンサ、これを備えた配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法を提供することを目的とする。
本発明の一の態様によれば、積層された複数の誘電体層と、互いに異なる前記誘電体層間に配置された複数の内部電極層と、前記誘電体層間にかつ前記内部電極層より前記誘電体層の外周側に、前記内部電極層と所定の間隔をおいて配置されたダミー電極層とを具備し、前記ダミー電極層の外周面は、前記誘電体層間から露出していることを特徴とする配線基板内蔵用コンデンサが提供される。
本発明の他の態様によれば、請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサを内蔵したことを特徴とする配線基板が提供される。
本発明の一及び他の態様の配線基板内蔵用コンデンサによれば、配線基板内蔵用コンデンサの端部付近の段差が充分に緩和されているので、配線基板内蔵用コンデンサを配線基板に内蔵させた場合における導通不良を低減させることができる。また、本発明の他の態様の配線基板によれば、導通不良が低減された配線基板を提供することができる。
(第1の実施の形態)
以下、図面を参照しながら本発明の第1の実施の形態を説明する。図1は本実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図であり、図2(a)及び図2(b)は本実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。図3は本実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図である。
図1〜図3に示されるコンデンサ1は、直方体状に形成された積層コンデンサである。コンデンサ1は、コンデンサ1の中核を成すコンデンサ本体2を備えている。コンデンサ本体2は、上下方向に積層された複数のセラミック層3(誘電体層)と、セラミック層3間に配置された複数の内部電極層4,5とから構成されている。
セラミック層3は、例えばチタン酸バリウム(BaTiO)のような高誘電率セラミック等のセラミック材料から構成されている。
内部電極層4(第1の内部電極層)及び内部電極層5(第2の内部電極層)は、セラミック層3の積層方向においてセラミック層3を介して交互に配置されている。内部電極層4と内部電極層5とはセラミック層3で電気的に絶縁されている。内部電極層4,5の総数は約100層程度となっている。内部電極層4,5は主にNi等の導電性材料から構成されているが、セラミック層3を構成するセラミック材料と同様のセラミック材料を含有していても良い。内部電極層4,5の厚さは例えば2μm以下となっている。
コンデンサ本体2の表面及び裏面には、例えば電源供給用端子或いはグランド接続用端子として使用される複数の外部端子6〜9が形成されている。なお、外部端子6〜9は、必ずしもコンデンサ本体2の表面及び裏面の両方に形成されている必要はなく、表面及び裏面のいずれか一方に形成されていてもよい。
外部端子6〜9は、主にNi等の導電性材料から構成されているが、外部端子6〜9はセラミック層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれ外部端子6〜9に含ませることにより、セラミック層3と外部端子6〜9との密着性を高めることができる。なお、外部端子6〜9にこのようなセラミック材料を含有させなくともよい。
外部端子6〜9の表面上には、後述する絶縁層43やビア導体60等との密着性を向上させるための第1のめっき膜(図示せず)が形成されている。第1のめっき膜は、外部端子6〜9の酸化防止という機能をも有している。第1のめっき膜は例えばAu、或いはCu等の導電性材料から構成されている。
外部端子6〜9と第1のめっき膜との間には、外部端子6〜9と第1のめっき膜との密着性の低下を抑制するための第2のめっき膜(図示せず)が形成されている。詳細に説明すると、上記のように外部端子6〜9にセラミック材料を含有させると、セラミック材料が外部端子6〜9の表面に露出してしまい、外部端子6〜9と第1のめっき膜との密着性が低下するおそれがある。このようなことを抑制するために第2のめっき膜が形成されている。第2のめっき膜は、例えば、外部端子6〜9の主成分である導電性材料と同一の導電性材料から構成されていることが好ましい。なお、セラミック材料を添加した外部端子6〜9に直接めっき処理ができ、密着強度も高い場合には、上記第2のめっき膜を形成させなくても良い。
コンデンサ本体2内には、コンデンサ本体2の表面から裏面にかけてコンデンサ本体2を貫通したビア導体10,11が形成されている。なお、ビア導体10,11は少なくとも1つのセラミック層3をセラミック層3の厚さ方向に貫通していればよく、必ずしもコンデンサ本体2を貫通していなくともよい。
ビア導体10,11は、上面が外部端子6,7に接続され、下面が外部端子8,9に接続され、側面が内部電極層4,5に接続されている。ここで、図2(a)に示されるように内部電極層4にはビア導体11が貫通する領域にクリアランスホール4aが形成されており、内部電極層4とビア導体11とは電気的に絶縁されている。また、同様に図2(b)に示されるように内部電極層5にはビア導体10が貫通する領域にクリアランスホール5aが形成されており、内部電極層5とビア導体10とは電気的に絶縁されている。
ビア導体10,11は、主にNi等の導電性材料から構成されているが、セラミック層3を構成するセラミック材料と同様のセラミック材料を含有している。このようなセラミック材料をそれぞれビア導体10,11に含ませることにより、セラミック層3とビア導体10,11との密着性を高めることができる。なお、ビア導体10,11にこのようなセラミック材料を含有させなくともよい。
コンデンサ本体2内には、電極としては機能しないダミー電極層12,13が配置されている。具体的には、ダミー電極層12,13は、セラミック層3間にかつ内部電極層4,5よりセラミック層3の外周側に、内部電極層4,5と所定の間隔をおいて配置されている。
ダミー電極層12(第1のダミー電極層)は内部電極層4とほぼ同一平面に配置されており、ダミー電極層13(第2のダミー電極層)は内部電極5とほぼ同一平面に形成されている。具体的には、ダミー電極層12は内部電極層4が配置されたセラミック層3間と同一の層間に配置されており、ダミー電極層13は内部電極層5が配置されたセラミック層3間と同一の層間に配置されている。なお、ダミー電極層12,13は、内部電極層4,5が配置されたセラミック層3間とは異なる層間に形成されていてもよい。
内部電極層4とダミー電極層12、及び内部電極層5とダミー電極層13は、それぞれ電気的に絶縁されている。なお、内部電極層4,5とダミー電極層12,13との間の隙間S,Sにはそれぞれセラミック層3が入り込んでおり、内部電極層4,5とダミー電極層12,13とは確実に電気的に絶縁されている。
内部電極層4とダミー電極層12との間の隙間S(第1の隙間)と、内部電極層5とダミー電極層13との間の隙間S(第2の隙間)とは、セラミック層3の積層方向においてずれた位置関係にあり、重なり合っていない。なお、内部電極層4とダミー電極層12との間の隙間S同士はそれぞれセラミック層3の積層方向において揃っており、内部電極層5とダミー電極層13との間の隙間S同士はそれぞれセラミック層3の積層方向において揃っている。
隙間S(後述する隙間S1a及び隙間S1bを含む。)の幅w(後述する幅w1a及び幅w1bを含む。)及び隙間S(後述する隙間S2a及び隙間S2bを含む。)の幅w(後述する幅w2a及び幅w2bを含む。)は、それぞれ50μm以上であることが好ましい。隙間Sの幅w及び隙間Sの幅wを上記のように規定したのは、50μm未満であると、後述するセラミックグリーンシート23,26の積層時に隙間S,Sにセラミックグリーンシート23,26が充填されず、デラミネーションが生ずるおそれがあるからである。
ダミー電極層12,13は内部電極層4,5を取り囲むように形成されている。ここで、ダミー電極層12は、後述するようにスクリーン印刷等の印刷方法を用いて形成されるが、隙間Sのうちダミー電極層12の印刷方向と直交する方向に延びる隙間S1aの幅w1a及びダミー電極層12の印刷方向と平行な方向に延びる隙間S1bの幅w1bはそれぞれ50〜350μmとなっており、かつ隙間S1aの幅w1aは隙間S1bの幅w1b以上であることが好ましい。隙間S1aの幅w1a及び隙間S1bの幅w1bをそれぞれ50〜350μmとしたのは、50μm未満であると、印刷時に隙間S1a及び隙間S1bに印刷にじみが生じる場合があり、その場合に信頼性を確保することができなくなる可能性があるからであり、また、350μmを超えると、コンデンサを形成する面積が小さくなり、電気特性が劣化してしまうからである。また、隙間S1aの幅w1aを隙間S1bの幅w1b以上としたのは、印刷の特性上、にじみ等の少ないパターンを形成するためである。
ダミー電極層13も、後述するようにスクリーン印刷等の印刷方法を用いて形成されるが、上記と同様の理由から隙間Sのうちダミー電極層13の印刷方向と直交する方向に延びる隙間S2aの幅w2a及びダミー電極層13の印刷方向と平行な方向に延びる隙間S2bの幅w2bはそれぞれ50〜350μmとなっており、かつ隙間S2aの幅w2aは隙間S2bの幅w2b以上であることが好ましい。
ダミー電極層12,13の外周面12a,13aはセラミック層3間から露出している。ここで、コンデンサ1の端部付近に形成される段差の緩和を考慮すると、ダミー電極層12,13における全ての外周面12a,13aがセラミック層3間から露出していることが好ましいが、一部の外周面12a,13aのみ露出していてもよい。ダミー電極層12,13の外周の長さは、セラミック層3の外周の長さの80%以上であることが好ましい。
ダミー電極層12の一部は、セラミック層3の積層方向においてダミー電極層13及び内部電極層5の一部と重なり合っている。ここで、セラミック層3の積層方向におけるダミー電極層12とダミー電極層13との重なり部分の幅wは、セラミック層3の積層方向におけるダミー電極層12と内部電極層5との重なり部分の幅w以上となっていることが好ましい。なお、本実施の形態では、ダミー電極層12の一部が、セラミック層3の積層方向において内部電極層5の一部と重なり合っている例について説明しているが、ダミー電極層13の一部が、セラミック層3の積層方向において内部電極層4の一部と重なり合っていてもよい。この場合には、セラミック層3の積層方向におけるダミー電極層12とダミー電極層13との重なり部分の幅は、セラミック層3の積層方向におけるダミー電極層13と内部電極層4との重なり部分の幅以上となっていることが好ましい。
セラミック層3の積層方向におけるダミー電極層12とダミー電極層13との重なり部分の幅wは、100μm以上となっていることが好ましい。幅wを上記のように規定したのは、100μm未満であると、コンデンサの端部が急激に盛り上がった形状となり、コンデンサの端部に形成される段差が充分に緩和されず、樹脂充填材がコンデンサ裏面側に入り込んでしまうおそれがあるからである。
ダミー電極層12,13の総数は、コンデンサ1の端部付近に形成される段差の緩和を考慮すると、内部電極層4,5の総数の半分(約50層程度)以上であることが好ましく、内部電極層4,5の総数とほぼ同数(約100層程度)であることがより好ましい。
ダミー電極層12,13は導電性材料から構成されているが、ダミー電極層12,13を構成する導電性材料は、後述するセラミックグリーンシート23,26等の焼成時の影響や形成工程を考慮すると、内部電極層4,5を構成する導電性材料と同じ材料であることが好ましい。また、同様の理由からダミー電極層12,13の厚さは内部電極層4,5の厚さとほぼ同じ厚さ(例えば2μm以下)となっていることが好ましい。
なお、コンデンサ1の外周面1aの4箇所の角部には、図3に示されるように面取り寸法Cが0.6mm以上の平面状の面取り部1bが形成されている。ここで、コンデンサ1の外周面1aとは、コンデンサ1における外部端子6〜9が形成される面以外の側面であり、具体的には、コンデンサ1の外周面1aは、セラミック層3の外周面3aとダミー電極層12,13の外周面12a,13aとから構成されている。面取り寸法Cとは、図3に示される長さである。面取り寸法Cは、実際に測定してもよいが、C面長Cから求めることも可能である。C面長Cとは図3に示されるような線分の長さであり、C面長Cを√2で割った値が面取り寸法Cである。
面取り寸法Cは、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。なお、面取り部1bの代わりに或いは面取り部1bとともに、曲率半径が0.6mm以上の丸み部がコンデンサ1の外周面1aの少なくとも1箇所の角部に形成されていてもよい。この場合、丸み部の曲率半径は、コンデンサ製作上の観点から0.8mm以上1.2mm以下であることが望ましい。
コンデンサ1は、例えば、以下の手順により作製することが可能である。なお、本実施の形態では、複数のコンデンサ1を一度に作製するプロセスについて説明する。図4(a)及び図4(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図及び平面図であり、図5(a)及び図5(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図及び平面図であり、図6(a)及び図6(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図であり、図7(a)及び図7(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。
まず、それぞれ表面に例えばスクリーン印刷により焼成後内部電極層4となる内部電極パターン21及び焼成後ダミー電極層12となるダミー電極パターン22が形成され、焼成後セラミック層3となる複数のセラミックグリーンシート23(誘電体シート)を用意する(図4(a)及び図4(b))。
また、それぞれ表面に例えばスクリーン印刷により焼成後内部電極層5となる内部電極パターン24及び焼成後ダミー電極層13となるダミー電極パターン25が形成され、焼成後セラミック層3となる複数のセラミックグリーンシート26(誘電体シート)を用意する(図5(a)及び図5(b))。
本実施の形態では、複数のコンデンサ1を一度に作製するので、各セラミックグリーンシート23の表面には複数の内部電極パターン21及び複数のダミー電極パターン22が形成されているとともに、各セラミックグリーンシート26には複数の内部電極パターン24及び複数のダミー電極パターン25が形成されている。ここで、図4(b)及び図5(b)に示される破線は、個々のコンデンサの境界線を表しているが、ダミー電極パターン22,25の外周はこの境界線まで形成されている。なお、ダミー電極パターン22,25は隣り合うダミー電極パターン22,25と一体的に形成されている。
内部電極パターン21,24は、図4(b)及び図5(b)に示される破線で囲まれる領域(以下、この領域を「コンデンサ形成領域」と称する。)R内にそれぞれ形成されている。内部電極パターン21,24には、クリアランスホール4a,5aとなるクリアランスホール21a,24aが形成されている。
ダミー電極パターン22,25は、内部電極パターン21,24よりセラミックグリーンシート23,26の外周側に、内部電極パターン21,24と所定の間隔をおいて内部電極パターン21,24を取り囲むように形成されている。なお、ダミー電極パターン22,25の内周はコンデンサ形成領域R内に位置している。
ダミー電極パターン22,25は、内部電極パターン21,24を形成する工程と別の工程で形成してもよいが、効率の面から内部電極パターン21,24を形成する工程と同じ工程で形成することが好ましい。
次いで、所定枚のセラミックグリーンシートを積層して形成されたカバー層27上に、内部電極パターン21等が形成されたセラミックグリーンシート23と、内部電極パターン24等が形成されたセラミックグリーンシート26とを交互に積層し、さらにその上にカバー層27と同様の手順により形成されたカバー層28を積層し、加圧して、積層体29を形成する。その後、積層体29の表面から裏面にかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、焼成後ビア導体10,11となるビア導体ペースト30を形成する(図6(a))。
次いで、ビア導体ペースト30が形成された積層体29上に、同様の手順により形成された積層体29を重ねて、加圧して、積層体31を形成する。その後、積層体31の表面及び裏面に、例えばスクリーン印刷等によりビア導体ペースト30に接続された焼成後外部端子6〜9となる外部端子パターン32を形成する(図6(b))。
外部端子パターン32を形成した後、例えばパンチング等により、コンデンサ1の角部となる箇所のセラミックグリーンシート23,26とダミー電極パターン22,25の部分を矩形状に打ち抜き、面取り部1bとなる部分31aを形成する(図7(a))。また、レーザ等により図7(a)に示される破線に沿ったブレイク溝を形成する。
その後、これらを脱脂し、さらに所定温度で所定時間焼成する。この焼成により、これにより、セラミックグリーンシート23等が焼結して、セラミック層3が形成されるとともに、内部電極パターン21等が焼結して、内部電極層4等が形成される。
焼成後、外部端子6〜9の表面に例えば無電解めっき等により第2のめっき膜を形成し、さらに第2のめっき膜の表面に例えば無電解めっき等により第1のめっき膜を形成する。なお、セラミック材料を添加した外部端子6〜9に直接めっき処理ができ、密着強度も高い場合には、上記第2のめっき膜を形成させなくても良い。
そして、最後に、図7(a)に示される破線に沿って隣り合うコンデンサ1を切り離す(図7(b))。これにより、図1に示されるコンデンサ1が複数作製される。
コンデンサ1は、配線基板に内蔵されて使用される。以下、コンデンサ1を内蔵した配線基板について説明する。図8は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図8に示される配線基板40は、直方体状に形成されたオーガニック基板である。配線基板40は、例えばセラミック粒子或いは繊維をフィラーとして強化された高分子材料を主体に構成されている。
配線基板40は、配線基板40の中核を成す配線基板本体としての例えばコア基板41を備えている。コア基板41は、例えばガラス−エポキシ樹脂複合材料等から形成されたコア材41a、及びコア材41aの両面に形成され、所望のパターンを有する例えばCu等の配線層41b等から構成されている。
コア基板41には、コア基板41の上下方向に貫通した複数のスルーホールが形成されており、スルーホールには配線層41bに電気的に接続されたスルーホール導体41cが形成されている。
コア基板41の中央部には、コンデンサ1を収容するためのコンデンサ収容部としての例えば開口41dが形成されている。開口41dは、コンデンサ1より大きな例えば直方体状に形成されており、開口41d内にはコンデンサ1が収容されている。なお、コア基板41のコンデンサ収容部は、開口41dに限らず、凹部であってもよい。
コア基板41の内側面4箇所の隅部には、曲率半径が0.1mm以上2mm以下の丸み部或いは面取り寸法が0.1mm以上2mm以下の面取り部が形成されている。
コア基板41とコンデンサ1との間の隙間には、充填材としての例えば高分子材料等からなる樹脂充填材42が充填されており、この樹脂充填材42を介してコンデンサ1がコア基板41に対して固定されている。
ここで、コア基板41とコンデンサ1との間の隙間への樹脂充填材42の充填は、例えば、コア基板41の裏面に粘着テープを貼り付けるとともに、コンデンサ41の裏面が粘着テープに貼り付けられるようにコア基板41の開口41d内にコンデンサ1を配置して、粘着テープによりコア基板41に対するコンデンサ1の位置を固定した状態で、行われる。なお、樹脂充填材42は、コア基板41とコンデンサ1との面内方向及び厚さ方向の熱膨張差を自身の弾性変形により吸収する作用をも有する。
コア基板41及びコンデンサ1の表面の上方、及びコア基板41及びコンデンサ1の裏面の下方には、ビルドアップ配線層が形成されている。ビルドアップ配線層は、例えばエポキシ樹脂等の熱硬化性樹脂から構成された絶縁層43〜49を備えている。絶縁層43,44間等には、例えばCu等の導電性材料から構成された配線層50〜55が形成されている。
絶縁層46の表面及び絶縁層49の裏面は、例えば感光性樹脂組成物等からなるソルダーレジスト56,57により覆われている。ソルダーレジスト56,57には開口が形成されており、開口から半導体チップ(図示せず)に電気的に接続するための端子58及び例えば主基板(図示せず)等に接続するための端子59が露出している。端子58にはビア導体60等を介して外部端子6,7及び配線層41b等が電気的に接続されており、端子59にはビア導体61を介して外部端子8,9及び配線層41b等が電気的に接続されている。
本実施の形態では、内部電極層4,5よりセラミック層3の外周側にダミー電極層12,13を形成しているので、コンデンサ1の端部の厚さを厚くすることができ、コンデンサの端部付近に形成される段差が緩和されたコンデンサ1を提供することができる。これにより、樹脂充填材42をコア基板41とコンデンサ1との隙間に充填する際に、樹脂充填材42がコンデンサ1の裏面側へ入り込み難くなる。その結果、樹脂充填材42がコンデンサ1の裏面に配置された外部端子8,9と接触し難くなるので、導通不良を低減させることができる。なお、例えば外部端子6,7の表面から外部端子8,9の裏面までの距離が0.87mmである場合、ダミー電極層12,13を形成していない場合には、コンデンサの端部付近の段差は40〜50μmであったのに対し、ダミー電極層12,13を形成した場合には、コンデンサの端部付近の段差は10μm程度まで緩和されていた。
本実施の形態では、内部電極層4,5と所定の間隔をおいてダミー電極層12,13を形成しているので、外部端子6〜9に第1及び第2のめっき膜を形成する際に、ダミー電極層12,13にめっき液が付着した場合であっても、内部電極層4,5にはめっき液が付着し難い。これにより、内部電極層4,5間が電気的に短絡し難く、導通不良を低減することができる。
内部電極層4とダミー電極層12との間の隙間Sと、内部電極層5とダミー電極層13との間の隙間Sとがセラミック層3の積層方向において重なり合っている場合には、セラミック層3の積層方向において内部電極層4,5及びダミー電極層12,13の両方が存在しない部分が存在してしまう。このような部分は、内部電極層4,5及びダミー電極層12,13が存在しないので、他の部分より厚さが薄くなってしまい、局部的に凹んだ形状となる。この凹みがコンデンサ1の外周から比較的近い箇所に形成された場合には、樹脂充填材42がコンデンサ1の裏面側へ入り込んでしまうおそれがある。これに対し、本実施の形態では、内部電極層4とダミー電極層12との間の隙間Sと、内部電極層5とダミー電極層13との間の隙間Sとがセラミック層3の積層方向において重なり合っていないので、このような局所的な凹みが形成され難くなり、導通不良をより低減させることができる。
本実施の形態では、コンデンサ1の外周面1aの角部に面取り寸法Cが0.6mm以上の面取り部1bが形成されているので、樹脂充填材42のコンデンサ1側の隅部に熱応力が集中し難く、樹脂充填材42のコンデンサ1側の隅部におけるクラックの発生を抑制することができる。なお、コンデンサ1の外周面1aの角部に曲率半径が0.6mm以上の丸み部1cが形成されている場合であっても、面取り部1bと同様の効果が得られる。
本実施の形態では、コンデンサ1の外周面1aの角部に面取り部1bや丸み部が形成されているので、面取り部1bや丸み部が形成されていない場合に比べて、コンデンサ1の角部付近に存在する信号線からセラミック層4までの距離が大きくなる。これにより、コンデンサ1の角部付近に存在する信号線の信号遅延を低減させることができる。
(第2の実施の形態)
以下、図面を参照しながら本発明の第2の実施の形態を説明する。本実施の形態では、第1の内部電極層及び第2の内部電極層のうちいずれか一方とほぼ同一平面となるようにダミー電極層が配置されている例について説明する。なお、本実施の形態及びそれ以降の実施の形態においては、第1の実施の形態で説明した部材と同一の部材には同一の符号が付してあるとともに、第1の実施の形態で説明した内容と重複する内容は省略することがある。図9は本実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図である。
図9に示されるように、本実施の形態のコンデンサ70は、ダミー電極層12は配置されているが、第1の実施の形態のダミー電極層13に該当する電極層は配置されていない。なお、内部電極層5の外周面はセラミック層3間から露出していない。
本実施の形態では、内部電極層4の外周側にダミー電極層12を配置しているので、第1の実施の形態で説明した効果と同様の効果が得られる。なお、図9に示すダミー電極層12を配置せずに第1の実施の形態に該当するダミー電極層13を配置してもよく、この場合においても、本実施の形態と同様の効果が得られる。
(第3の実施の形態)
以下、図面を参照しながら本発明の第3の実施の形態を説明する。本実施の形態では、ダミー電極層を形成せずに、ほぼ全ての内部電極層において内部電極層の全ての外周面をセラミック層間から露出させた例について説明する。図10は本実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図であり、図11(a)及び図11(b)は本実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。
図10〜図11(b)に示されるように、本実施の形態のコンデンサ80は、ほぼ全ての内部電極層4,5におけるほぼ全ての外周面4b,5bがセラミック層間3から露出している。また、本実施の形態においても、コンデンサ80の外周面80aには、面取り部80bが形成されているが、本実施の形態においては、コンデンサ80の外周面80aは、セラミック層3の外周面3aと内部電極層4,5の外周面4b,5bとから構成されている。
コンデンサ80は、例えば、以下の手順により作製することが可能である。図12(a)及び図12(b)は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。
本実施の形態のコンデンサ80は、上記第1の実施の形態で説明した手順とほぼ同様の手順により作製することが可能であるが、図12(a)及び図12(b)に示されるように各セラミックグリーンシート23,26の表面には第1の実施の形態でのダミー電極パターン22,25が形成されていないとともに、内部電極パターン21,24の外周はコンデンサの境界線まで形成されている。なお、内部電極パターン21,24は隣り合う内部電極パターン21,24と一体的に形成されている。
本実施の形態では、ほぼ全ての内部電極層4,5においてほぼ全ての外周面4b,5bをセラミック層3間から露出させているので、第1の実施の形態で説明した効果と同様の効果が得られる。
(第4の実施の形態)
以下、図面を参照しながら本発明の第4の実施の形態を説明する。本実施の形態では、内部電極パターンが形成されるセラミックグリーンシートとは異なるセラミックグリーンシートの表面にかつクリアランスホールに対応する位置にセラミックパターンを形成する例について説明する。
以下、コンデンサを作製するプロセスについて説明する。図13(a)及び図13(b)は本実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図であり、図14は本実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。
まず、カバー層27,28を構成し、セラミックパターン35(誘電体パターン)が形成されたセラミックグリーンシート36(誘電体シート)を複数枚用意する(図13(a)及び図13(b))。なお、本実施の形態では、セラミックパターン35は、カバー層27,28を構成するセラミックグリーンシート26の表面に形成されているが、内部電極パターン21,24が形成されるセラミックグリーンシート23,26の表面にかつクリアランスホール21a,24a内に形成してもよい。
セラミックパターン35は、クリアランスホール21a,24aに対応する位置に形成されている。セラミックパターン35を構成する材料は、セラミックグリーンシート36を構成するセラミック材料と同じ材料であることが好ましい。
セラミックグリーンシート36等を用意した後、セラミックパターン35が形成されたセラミックグリーンシート36と、内部電極パターン21等が形成されていない所定枚のセラミックグリーンシートとを積層して、カバー層27を作製する。そして、カバー層27上に内部電極パターン21及びダミー電極パターン22が形成されたセラミックグリーンシート23と内部電極パターン24及びダミー電極パターン25が形成されたセラミックグリーンシート26とを交互に積層し、さらにその上に同様の手順により形成したカバー層28を積層する。その後、これらを加圧して、積層体90を形成する。積層体90を形成した後、積層体90の表面から裏面にかけて貫通するビアホールを形成し、ビアホールに導電性ペーストを圧入して、焼成後ビア導体10,11となるビア導体ペースト30を形成する(図14)。以下の製造工程は、第1の実施の形態と同様であるので、説明を省略する。
通常、クリアランスホールが存在する部分のコンデンサ本体の厚さは一方の内部電極層が存在しないため、コンデンサ本体の他の部分の厚さより薄くなる。これに対し、本実施の形態では、クリアランスホール21a,24aに対応する位置のカバー層27,28にセラミックパターン35を形成しているので、クリアランスホール21a,24aが存在する部分のコンデンサ本体2の厚さを厚くすることができ、コンデンサ本体2の他の部分の厚さとほぼ同じ厚さにすることができる。なお、セラミックパターン35を内部電極パターン21,24が形成されるセラミックグリーンシート23,26の表面にかつクリアランスホール21a,24a内に形成した場合であっても、上記と同様の効果が得られる。
内部電極パターン21,24が形成されるセラミックグリーンシート23,26の表面にかつクリアランスホール21a,24a内に、厚さが内部電極パターン21,24より厚いセラミックパターンを形成すると、セラミックグリーンシート23等を積層する際にセラミックパターンが変形して、内部電極パターン21,24が位置ズレを起こすおそれがある。これに対し、本実施の形態では、内部電極パターン21,24が形成されるセラミックグリーンシート23,26とは異なるセラミックグリーンシート36の表面にかつクリアランスホール21a,24aに対応する位置にセラミックパターン35を形成しているので、内部電極パターン21,24の厚さより厚いセラミックパターン35を形成し、セラミックパターン35が多少変形した場合であっても、セラミックグリーンシート36には内部電極パターン21,24が形成されていないので、セラミックグリーンシート23等を積層する際における内部電極パターン21,24の位置ズレが生じ難い。
(第5の実施の形態)
以下、図面を参照しながら本発明の第5の実施の形態を説明する。本実施の形態では、コンデンサをコア基板上の絶縁層内に配置させた例について説明する。図15は本実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
図15に示されるように、配線基板100のコア基板41には開口が形成されておらず、コンデンサ110はコア基板41上の絶縁層44内に配置されている。本実施の形態のコンデンサ110は内部電極層4,5の総数が約10層程度となっており、第1〜第3の実施の形態で説明したコンデンサ1,70,80の厚さより薄くなっている。なお、本実施の形態では、コンデンサ110は第1の実施の形態で説明したコンデンサ1と同様の構造であるが、第2,第3の実施の形態で説明したコンデンサ70,80と同様の構造であってもよい。
コンデンサ110は、例えば以下の手順により、絶縁層44内に配置することが可能である。まず、コア基板41上に形成された絶縁層43上に、ダミー電極層12,13が形成されたコンデンサ本体2を配置する。その後、コンデンサ本体2上に絶縁層44を載置し、これらを加熱しながら加圧する。これにより、コンデンサ本体2上の絶縁層44がコンデンサ本体2の側方に流動して、絶縁層44内にコンデンサ本体2が配置される。さらにその後、配線層41bの直上に、絶縁層43,44及びコンデンサ本体2を貫通したビアホールを形成し、このビアホール内に配線層41bに接続されたビア導体10,11を形成するとともに、コンデンサ本体2の表面に外部端子6,7を形成して、コンデンサ110を完成させる。
コンデンサの厚さが極めて薄い場合、コンデンサの機械的強度が低下するとともにコンデンサに反りが発生してしまうおそれがある。これに対し、本実施の形態では、ダミー電極12,13を備えているので、コンデンサ110の機械的強度を向上させることができるとともにコンデンサ110に発生する反りを低減させることができる。なお、本実施の形態のコンデンサ110として第2,第3の実施の形態で説明したコンデンサ70,80を使用した場合にも同様の効果が得られる。
本実施の形態では、コア基板41上に形成された絶縁層44内にコンデンサ110を配置しているので、コンデンサ110と半導体チップとの距離をより短くすることができる。これにより、配線抵抗やインダクタンスをより低減させることができる。
なお、第2の実施の形態において、内部電極層4の外周側にダミー電極層12を配置している場合は、内部電極層5の少なくとも一部の外周面がセラミック層3から露出していてもよい。また、内部電極層5の外周側にダミー電極層13を配置している場合は、内部電極層4の少なくとも一部の外周面がセラミック層3から露出していてもよい。外周付近の誘電体層間の一部において、ダミー電極層に該当する電極層が配置されていないことによる段差を緩和することができる。
本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。
第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。 第1の実施の形態に係る配線基板内蔵用コンデンサの模式的な平面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図及び平面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図及び平面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。 (a)及び(b)は第1の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。 第1の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。 第2の実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図である。 第3の実施の形態に係る配線基板内蔵用コンデンサの模式的な縦断面図である。 (a)及び(b)は第3の実施の形態に係る配線基板内蔵用コンデンサの模式的な横断面図である。 (a)及び(b)は第3の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した平面図である。 (a)及び(b)は第4の実施の形態に係るセラミックパターンが形成されたセラミックグリーンシートの側面図及び平面図である。 第4の実施の形態に係る配線基板内蔵用コンデンサの製造工程を模式的に示した断面図である。 第5の実施の形態に係る配線基板内蔵用コンデンサが内蔵された配線基板の模式的な縦断面図である。
符号の説明
1,70,80,110…コンデンサ、3…セラミック層、4,5…内部電極層、4b,5b…外周面、10,11…ビア導体、12,13…ダミー電極層、12a,13a…外周面、40,100…配線基板、41…コア基板、42…樹脂充填材。

Claims (11)

  1. 積層された複数の誘電体層と、
    互いに異なる前記誘電体層間に配置された複数の内部電極層と、
    前記誘電体層間にかつ前記内部電極層より前記誘電体層の外周側に、前記内部電極層と所定の間隔をおいて前記内部電極層を取り囲むように配置されたダミー電極層と
    を具備し、
    前記ダミー電極層の外周面は、前記誘電体層間から露出していることを特徴とする配線基板内蔵用コンデンサ。
  2. 前記内部電極層は、第1の内部電極層と、前記誘電体層を介して前記第1の内部電極層と交互に配置された第2の内部電極層とを備えており、
    前記ダミー電極層は、前記第1の内部電極層と一平面に配置された第1のダミー電極と、前記第2の内部電極層と一平面に配置された第2のダミー電極層とを備えており、
    前記第1の内部電極層と前記第1のダミー電極層との間の第1の隙間と、前記第2の内部電極層と前記第2のダミー電極層との間の第2の隙間とは、前記誘電体層の積層方向において重なり合っていないことを特徴とする請求項記載の配線基板内蔵用コンデンサ。
  3. 前記第1の隙間の幅及び前記第2の隙間の幅は、それぞれ50μm以上であることを特徴とする請求項記載の配線板内蔵用コンデンサ。
  4. 前記第1のダミー電極層と前記第2のダミー電極層、及び前記第1のダミー電極層と前記第2の内部電極層又は前記第2のダミー電極と前記第1の内部電極層は、前記誘電体層の積層方向において一部が重なり合っており、
    前記誘電体層の積層方向における前記第1のダミー電極層と前記第2のダミー電極層との重なり部分の幅は、前記誘電体層の積層方向における前記第1のダミー電極層と前記第2の内部電極層との重なり部分の幅又は前記第2のダミー電極層と前記第1の内部電極層との重なり部分の幅以上であることを特徴とする請求項又は記載の配線板内蔵用コンデンサ。
  5. 前記第1のダミー電極層と前記第2のダミー電極層は、前記誘電体層の積層方向において一部が重なり合っており、
    前記誘電体層の積層方向における前記第1のダミー電極層と前記第2のダミー電極層との重なり部分の幅は、100μm以上であることを特徴とする請求項乃至のいずれか1項に記載の配線板内蔵用コンデンサ。
  6. 前記内部電極層は、第1の内部電極層と、前記誘電体層を介して前記第1の内部電極層と交互に配置された第2の内部電極層とを備えており、
    前記ダミー電極層は、前記第1の内部電極層及び前記第2の内部電極層のうちいずれか一方と一平面となるように配置されていることを特徴とする請求項に記載の配線基板内蔵用コンデンサ。
  7. 少なくとも1つの前記誘電体層を前記誘電体層の厚さ方向に貫通し、かつ少なくとも1つの前記内部電極層に電気的に接続されたビア導体をさらに備えることを特徴とする請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサ。
  8. 請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサを内蔵したことを特徴とする配線基板。
  9. 隣接する第1、第2のコンデンサ形成領域において積層された複数の誘電体シートと、
    前記第1のコンデンサ形成領域中の前記誘電体シート間に配置された複数の第1領域内部電極パターンと、
    前記第2のコンデンサ形成領域中の前記誘電体シート間に配置された複数の第2領域内部電極パターンと、
    前記第1領域内部電極パターンおよび、第2領域内部電極パターンと所定の間隔を置いて、かつ前記第1、第2のコンデンサ形成領域の境界及び外周に沿って前記誘電体シート間に配置されたダミー電極パターンと、
    前記積層された誘電体シートの前記第1、第2のコンデンサ形成領域の境界に沿って配置される溝部と
    を具備することを特徴とする積層体。
  10. 隣接する第1、第2のコンデンサ形成領域において積層された誘電体層と、
    前記第1のコンデンサ形成領域中の前記誘電体層間に配置された複数の第1領域内部電極層と、
    前記第2のコンデンサ形成領域中の前記誘電体層間に配置された複数の第2領域内部電極層と、
    前記第1領域内部電極層および、第2領域内部電極層と所定の間隔を置いて、かつ前記第1、第2のコンデンサ形成領域の境界及び外周に沿って前記誘電体層間に配置されたダミー電極層と、
    前記誘電体層の前記第1、第2のコンデンサ形成領域の境界に沿って配置される溝部と
    を具備することを特徴とするコンデンサ集合体。
  11. 第1のコンデンサ形成領域内に配置される第1領域内部電極パターンと、前記第1のコンデンサ形成領域に隣接する第2のコンデンサ形成領域内に配置される第2領域内部電極パターンと、前記第1領域内部電極パターンおよび、第2領域内部電極パターンと所定の間隔を置いて、かつ前記第1、第2のコンデンサ形成領域の境界及び外周に沿って配置されるダミー電極パターンとを具備する誘電体シートを積層するステップと、
    前記積層された誘電体シートを加圧して積層体を形成するステップと、
    前記積層体の前記第1、第2のコンデンサ形成領域の境界に沿って溝部を形成するステップと、
    前記積層体を焼成するステップと、
    前記焼成された積層体を前記溝部に沿って切断して前記第1、第2のコンデンサ形成領域それぞれに対応するコンデンサを形成すると共に、前記ダミー電極パターンの外周面を前記誘電体シート間から露出させるステップと
    を具備することを特徴とする配線基板内蔵用コンデンサ製造方法。
JP2006168458A 2005-08-31 2006-06-19 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法 Expired - Fee Related JP4550774B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006168458A JP4550774B2 (ja) 2005-08-31 2006-06-19 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
US11/512,247 US7573697B2 (en) 2005-08-31 2006-08-30 Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US12/497,198 US7778010B2 (en) 2005-08-31 2009-07-02 Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005251953 2005-08-31
JP2006168458A JP4550774B2 (ja) 2005-08-31 2006-06-19 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法

Publications (3)

Publication Number Publication Date
JP2007096265A JP2007096265A (ja) 2007-04-12
JP2007096265A5 JP2007096265A5 (ja) 2010-04-22
JP4550774B2 true JP4550774B2 (ja) 2010-09-22

Family

ID=37981537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168458A Expired - Fee Related JP4550774B2 (ja) 2005-08-31 2006-06-19 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法

Country Status (1)

Country Link
JP (1) JP4550774B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009127252A1 (de) * 2008-04-16 2009-10-22 Osram Gesellschaft mit beschränkter Haftung Elektronisches vorschaltgerät
JP2019079987A (ja) * 2017-10-26 2019-05-23 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
WO2023127470A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 積層セラミックコンデンサの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175071A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2003198139A (ja) * 2001-12-25 2003-07-11 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2004235371A (ja) * 2003-01-29 2004-08-19 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175071A (ja) * 1991-12-26 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2003198139A (ja) * 2001-12-25 2003-07-11 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2004235371A (ja) * 2003-01-29 2004-08-19 Kyocera Corp コンデンサ素子内蔵多層配線基板
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Also Published As

Publication number Publication date
JP2007096265A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
KR101659146B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101254345B1 (ko) 배선기판 내장용 콘덴서, 그 제조방법 및 배선기판
KR20130102120A (ko) 부품내장 배선기판
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
JPWO2005067359A1 (ja) セラミック多層基板
JP2015035497A (ja) 電子部品内蔵配線板
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
JP4550774B2 (ja) 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
US20130050957A1 (en) Electronic component incorporating board and composite module
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP4795863B2 (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP4653033B2 (ja) 配線基板
JP2008078573A (ja) 部品内蔵型多層プリント配線板
JP2019212713A (ja) フレキシブルプリント配線板
JP2013165149A (ja) 多層セラミック基板、およびその製造方法
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
JP2011049379A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100312

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Ref document number: 4550774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees