WO2023127470A1 - 積層セラミックコンデンサの製造方法 - Google Patents

Abstract

複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、コンデンサ本体の内部に設けられ、複数の第１の内部電極と電気的に接続された第１のビア導体と、コンデンサ本体の内部に設けられ、複数の第２の内部電極と電気的に接続された第２のビア導体と、コンデンサ本体の表面に設けられ、第１のビア導体と電気的に接続された第１の外部電極と、コンデンサ本体の表面に設けられ、第２のビア導体と電気的に接続された第２の外部電極とを備える積層セラミックコンデンサの製造方法は、セラミックグリーンシートに、内部電極用導電性ペーストおよびダミー電極用導電性ペーストを塗工する工程（Ｓ１）と、内部電極用導電性ペーストおよびダミー電極用導電性ペーストが塗工されたセラミックグリーンシートを複数枚積層することにより、マザー積層体を作製する工程（Ｓ２）と、マザー積層体に、セラミックグリーンシートの積層方向に延伸する複数の貫通孔を形成し、形成した複数の貫通孔にビア導体用導電性ペーストを充填する工程（Ｓ３）と、積層方向において内部電極用導電性ペーストが塗工されていない位置で、ビア導体用導電性ペーストが充填されたマザー積層体を切断して、複数の未焼成チップに個片化する工程（Ｓ５）と、未焼成チップを焼成してコンデンサ本体を得る工程（Ｓ９）と、コンデンサ本体に第１の外部電極および第２の外部電極を形成する工程（Ｓ１０）とを備える。複数の未焼成チップに個片化する工程（Ｓ５）では、マザー積層体を、ダミー電極用導電性ペーストが塗工された位置で切断することを含む。

Description

積層セラミックコンデンサの製造方法

　本発明は、積層セラミックコンデンサの製造方法に関する。

　電流の流れるルートを太くする、電流の流れるルートを短くする、極性の異なる電流が発生させる磁界を相互に相殺させるなどして、ＥＳＬ（等価直列インダクタンス）を小さくした積層コンデンサが知られている。特許文献１および特許文献２には、ＥＳＬを小さくした積層コンデンサの一例が開示されている。

　特許文献１に開示された積層コンデンサ２００は、図１１に示すように、複数の誘電体層２０１と、複数の第１の内部電極２０２と、複数の第２の内部電極２０３とが積層されたコンデンサ本体２１０を備えている。コンデンサ本体２１０は、複数の第１の内部電極２０２と電気的に接続され、コンデンサ本体２１０の一方の主面まで延伸している複数の第１のビア導体２０４と、複数の第２の内部電極２０３と電気的に接続され、コンデンサ本体２１０の一方の主面まで延伸している複数の第２のビア導体２０５とを備えている。コンデンサ本体２１０の一方の主面には、複数の第１のビア導体２０４とそれぞれ電気的に接続される複数の第１の外部電極２１１と、複数の第２のビア導体２０５とそれぞれ電気的に接続される複数の第２の外部電極２１２が形成されている。

　特許文献２に記載された積層コンデンサは、複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体を備えている。コンデンサ本体は、複数の第１の内部電極と電気的に接続され、コンデンサ本体の一方の主面まで延伸している複数の第１のビア導体と、複数の第２の内部電極と電気的に接続され、コンデンサ本体の他方の主面まで延伸している複数の第２のビア導体とを備えている。コンデンサ本体の一方の主面には、複数の第１のビア導体とそれぞれ電気的に接続される複数の第１の外部電極が配置されており、他方の主面には、複数の第２のビア導体とそれぞれ電気的に接続される複数の第２の外部電極が配置されている。

特開２００６－１３５３３３号公報 特開平７－２０１６５１号公報

　しかしながら、特許文献１に記載の積層コンデンサ２００では、図１１に示すように、その外周領域２２０において、積層方向に内部電極２０２，２０３が配置されていない。このため、積層方向に内部電極２０２，２０３が配置されている領域と、積層方向に内部電極２０２，２０３が配置されていない外周領域２２０との間で、積層コンデンサ２００の厚みに差が生じる。特許文献２に記載の積層コンデンサについても同様である。

　本発明は、上記課題を解決するものであり、積層方向に内部電極が配置されている領域と、積層方向に内部電極が配置されていない領域との間の厚みの差を抑制することができる積層セラミックコンデンサの製造方法を提供することを目的とする。

　本発明の積層セラミックコンデンサの製造方法は、複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、前記コンデンサ本体の内部に設けられ、複数の前記第１の内部電極と電気的に接続された第１のビア導体と、前記コンデンサ本体の内部に設けられ、複数の前記第２の内部電極と電気的に接続された第２のビア導体と、前記コンデンサ本体の表面に設けられ、前記第１のビア導体と電気的に接続された第１の外部電極と、前記コンデンサ本体の表面に設けられ、前記第２のビア導体と電気的に接続された第２の外部電極とを備える積層セラミックコンデンサの製造方法であって、
　セラミックグリーンシートに、内部電極用導電性ペーストおよびダミー電極用導電性ペーストを塗工する工程と、
　前記内部電極用導電性ペーストおよびダミー電極用導電性ペーストが塗工された前記セラミックグリーンシートを複数枚積層することにより、マザー積層体を作製する工程と、
　前記マザー積層体に、前記セラミックグリーンシートの積層方向に延伸する複数の貫通孔を形成し、形成した複数の前記貫通孔にビア導体用導電性ペーストを充填する工程と、
　前記積層方向において前記内部電極用導電性ペーストが塗工されていない位置で、前記ビア導体用導電性ペーストが充填された前記マザー積層体を切断して、複数の未焼成チップに個片化する工程と、
　前記未焼成チップを焼成して前記コンデンサ本体を得る工程と、
　前記コンデンサ本体に前記第１の外部電極および前記第２の外部電極を形成する工程と、
を備え、
　前記複数の未焼成チップに個片化する工程では、前記マザー積層体を、前記ダミー電極用導電性ペーストが塗工された位置で切断することを含むことを特徴とする。　

　本発明によれば、セラミックグリーンシートに内部電極用導電性ペーストとともにダミー電極用導電性ペーストを塗工し、内部電極用導電性ペーストおよびダミー電極用導電性ペーストを塗工したセラミックグリーンシートを複数枚積層して得られるマザー積層体を、積層方向において内部電極用導電性ペーストが塗工されていない位置で切断して未焼成チップに個片化する工程を経て積層セラミックコンデンサを製造する。マザー積層体の切断には、ダミー電極用導電性ペーストが塗工された位置での切断が含まれる。そのような製造方法により、積層方向に内部電極が配置されている領域と、積層方向に内部電極が配置されていない外周領域との間の厚みの差が抑制された積層セラミックコンデンサを製造することができる。

本発明の一実施形態における積層セラミックコンデンサの平面図である。 図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。 積層セラミックコンデンサの断面のうち、ダミー電極が配置されている領域付近の拡大図である。 図２に示す積層セラミックコンデンサとは別の構成の積層セラミックコンデンサの断面図である。 一実施形態における積層セラミックコンデンサの製造方法の一例を説明するためのフローチャートである。 （ａ）～（ｄ）は、積層セラミックコンデンサの製造工程のうち、未焼成チップを作製するまでの工程を説明するための図である。 （ａ）～（ｅ）は、図６に続いて、積層セラミックコンデンサの製造工程を説明するための図である。 （ａ）は、本発明の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサの積層方向における厚みの分布を示す図であり、（ｂ）は、従来の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサの積層方向における厚みの分布を示す図である。 （ａ）、（ｂ）、（ｃ）はそれぞれ、パターンＡ、パターンＢ、パターンＣの積層セラミックコンデンサを製造するためのダミー電極用導電性ペーストの印刷パターンを説明するための図である。 （ａ）、（ｂ）、（ｃ）はそれぞれ、パターンＡ、パターンＢ、パターンＣの積層セラミックコンデンサの積層方向における厚みの分布を示す図である。 特許文献１に記載の積層コンデンサの構成を示す断面図である。

　以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。

　以下では、本発明の積層セラミックコンデンサの製造方法によって製造される積層セラミックコンデンサの構造について説明してから、積層セラミックコンデンサの製造方法について説明する。

　図１は、本発明の一実施形態における積層セラミックコンデンサ１００の平面図である。図２は、図１に示す積層セラミックコンデンサ１００のＩＩ－ＩＩ線に沿った断面図である。

　積層セラミックコンデンサ１００は、コンデンサ本体１と、第１のビア導体５と、第２のビア導体６と、第１の外部電極１１と、第２の外部電極１２と、ダミー電極１３とを備える。

　コンデンサ本体１は、複数の誘電体層２と、複数の第１の内部電極３と、複数の第２の内部電極４とが積層された構造を有する。より詳細には、コンデンサ本体１は、誘電体層２を介して第１の内部電極３と第２の内部電極４とが交互に複数積層された構造を有する。

　誘電体層２の材質は任意であり、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＳｒＺｒＯ₃、または、ＣａＺｒＯ₃などを主成分とするセラミック材料からなる。これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。

　コンデンサ本体１の形状は任意である。本実施形態では、コンデンサ本体１は、全体として直方体の形状を有する。全体として直方体の形状とは、例えば、直方体の角部や稜線部が丸みを帯びている形状や、直方体の表面に凹凸が存在する形状のように、完全な直方体の形状ではないが、６つの表面を有し、全体として直方体ととらえることができる形状のことである。したがって、コンデンサ本体１は、第１の主面１ａと、第２の主面１ｂと、第１の側面１ｃと、第２の側面１ｄと、第３の側面１ｅと、第４の側面１ｆとを備える。

　コンデンサ本体１の第１の主面１ａおよび第２の主面１ｂは、誘電体層２、第１の内部電極３および第２の内部電極４の積層方向Ｔに相対する表面である。コンデンサ本体１の第１の側面１ｃ～第４の側面１ｆは、コンデンサ本体１の表面のうち、第１の主面１ａおよび第２の主面１ｂ以外の表面を構成している。コンデンサ本体１の第１の側面１ｃ～第４の側面１ｆは、第１の主面１ａおよび第２の主面１ｂと直交しているが、直交していなくてもよい。

　コンデンサ本体１の寸法は任意である。例えば、積層方向Ｔにおける平面視で矩形のコンデンサ本体１の縦方向の寸法を０．３ｍｍ以上３．０ｍｍ以下、横方向の寸法を０．３ｍｍ以上３．０ｍｍ以下、積層方向Ｔにおける寸法を５０μｍ以上２００μｍ以下とすることができる。積層方向Ｔにおけるコンデンサ本体１の寸法とは、コンデンサ本体１の厚みのことである。

　第１の内部電極３および第２の内部電極４の材質は任意であり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを用いることが可能である。第１の内部電極３および第２の内部電極４は、共材として、誘電体層２に含まれる誘電体セラミックと同じセラミック材料を含んでいてもよい。その場合、第１の内部電極３および第２の内部電極４に含まれる共材の割合は、例えば、２０ｖｏｌ％以下である。

　第１の内部電極３および第２の内部電極４の厚さは任意であるが、例えば、０．３μｍ以上１．０μｍ以下程度とすることができる。第１の内部電極３および第２の内部電極４の層数は任意である。例えば、第１の内部電極３と第２の内部電極４の合計層数は、１０層以上１５０層以下程度とすることができる。

　第１の内部電極３には、後述する複数の第２のビア導体６を挿通させるために、複数の第１の貫通孔３ａが形成されている。第２の内部電極４には、後述する複数の第１のビア導体５を挿通させるために、複数の第２の貫通孔４ａが形成されている。

　積層セラミックコンデンサ１００は、第１の内部電極３と第２の内部電極４とが誘電体層２を介して対向することにより静電容量が形成される。

　コンデンサ本体１はさらに、第１のビア導体５と第２のビア導体６とを備える。本実施形態では、図１に示すように、複数の第１のビア導体５および複数の第２のビア導体６がマトリクス状に設けられている。ただし、第１のビア導体５および第２のビア導体６の配置がマトリクス状の配置に限定されることはない。第１のビア導体５および第２のビア導体６の数は、任意の数とすることができる。

　図２に示すように、第１のビア導体５は、コンデンサ本体１の第１の主面１ａから第２の主面１ｂまで積層方向Ｔに延伸する態様でコンデンサ本体１の内部に設けられ、複数の第１の内部電極３と電気的に接続されている。第１のビア導体５は、第２の内部電極４に形成されている第２の貫通孔４ａを挿通しており、第２の内部電極４とは絶縁されている。

　図２に示すように、第２のビア導体６は、コンデンサ本体１の第１の主面１ａから第２の主面１ｂまで積層方向Ｔに延伸する態様でコンデンサ本体１の内部に設けられ、複数の第２の内部電極４と電気的に接続されている。第２のビア導体６は、第１の内部電極３に形成されている第１の貫通孔３ａを挿通しており、第１の内部電極３とは絶縁されている。

　図２に示すように、第１のビア導体５および第２のビア導体６はそれぞれ、コンデンサ本体１の第２の主面１ｂに露出しているが、露出していなくてもよい。

　第１のビア導体５および第２のビア導体６の材質は任意であり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを用いることが可能である。

　第１のビア導体５および第２のビア導体６の形状は任意であるが、例えば、円柱状とすることができる。その場合の第１のビア導体５および第２のビア導体６の直径は、例えば、３０μｍ以上１５０μｍ以下程度である。また、隣り合う第１のビア導体５と第２のビア導体６との間の距離、より詳しくは、第１のビア導体５の中心と第２のビア導体６の中心との間の距離Ｌ１（図２参照）は、例えば、５０μｍ以上５００μｍ以下程度である。

　第１の外部電極１１は、コンデンサ本体１の表面のうち、第１の主面１ａおよび第２の主面１ｂのうちの少なくとも一方の主面に設けられ、第１のビア導体５と電気的に接続されている。本実施形態では、第１の外部電極１１は、コンデンサ本体１の第１の主面１ａに設けられている。第１の外部電極１１の数は、第１のビア導体５の数と同じである。上述したように、第１のビア導体５は、複数の第１の内部電極３と電気的に接続されているため、第１の外部電極１１は、複数の第１の内部電極３と電気的に接続されている。

　第２の外部電極１２は、コンデンサ本体１の表面のうち、第１の主面１ａおよび第２の主面１ｂのうちの少なくとも一方の主面に設けられ、第２のビア導体６と電気的に接続されている。本実施形態では、第２の外部電極１２は、コンデンサ本体１の第１の主面１ａに設けられている。第２の外部電極１２の数は、第２のビア導体６の数と同じである。上述したように、第２のビア導体６は、複数の第２の内部電極４と電気的に接続されているため、第２の外部電極１２は、複数の第２の内部電極４と電気的に接続されている。

　第１の外部電極１１および第２の外部電極１２の材質は任意である。本実施形態において、第１の外部電極１１および第２の外部電極１２は、めっきにより形成されるめっき電極である。めっき電極を構成する材料として、Ｃｕ、Ｎｉ、Ｓｎ等が挙げられる。めっき電極は、単層で構成されていてもよいし、複数層で構成されていてもよい。

　ダミー電極１３は、コンデンサ本体１の内部のうち、積層方向Ｔにおいて第１の内部電極３および第２の内部電極４のいずれも設けられていない外周領域２１に設けられている。図１および図２に示すように、外周領域２１は、コンデンサ本体１のうち、積層方向Ｔと直交する方向における外側部分の領域である。ダミー電極１３は、第１の内部電極３および第２の内部電極４のいずれにも電気的に接続されていない。ここでは、コンデンサ本体１のうち、外周領域２１以外の領域、すなわち、積層方向Ｔにおいて第１の内部電極３および第２の内部電極４のうちの少なくとも一方の内部電極が設けられている領域を、内周領域２２と呼ぶ。

　なお、ダミー電極１３は、コンデンサ本体１の内部のうち、積層方向Ｔにおいて第１の内部電極３および第２の内部電極４のいずれも設けられていない外周領域２１に設けられているが、外周領域２１の全てに設けられる必要はない。

　コンデンサ本体１の内部のうち、積層方向Ｔにおいて第１の内部電極３および第２の内部電極４が設けられていない外周領域２１にダミー電極１３が設けられていることにより、積層方向Ｔにおいて第１の内部電極３および第２の内部電極４のうちの少なくとも一方の内部電極が設けられている内周領域２２と、外周領域２１との間の積層方向Ｔにおけるコンデンサ本体１の厚さの差を抑制することができる。

　ダミー電極１３の材質は任意であり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを用いることが可能である。ダミー電極１３の材質は、第１の内部電極３および第２の内部電極４の材質と同じであってもよいし、異なっていてもよい。

　ダミー電極１３の厚さも任意であるが、第１の内部電極３および第２の内部電極４の厚さと同じか、またはそれに近い厚さであることが好ましい。ダミー電極１３の厚さが第１の内部電極３および第２の内部電極４の厚さと同じか、またはそれに近い厚さであることにより、コンデンサ本体１の内周領域２２と外周領域２１との間の厚さの差をより効果的に抑制することができる。

　積層方向Ｔにおけるダミー電極１３の枚数も任意であるが、積層方向Ｔにおける第１の内部電極３と第２の内部電極４との合計枚数と同じであるか、またはそれに近い数であることが好ましい。ダミー電極１３の枚数が第１の内部電極３と第２の内部電極４の合計枚数と同じであるか、またはそれに近い数であることにより、コンデンサ本体１の内周領域２２と外周領域２１との間の厚さの差をより効果的に抑制することができる。

　図３は、積層セラミックコンデンサ１００の断面のうち、ダミー電極１３が配置されている領域の拡大図である。サイズの一例として、コンデンサ本体１の側面（図３では第３の側面１ｅ）と第１の内部電極３または第２の内部電極４との間の寸法Ｌ２は、３０μｍであり、コンデンサ本体１の側面（図３では第３の側面１ｅ）から第１の内部電極３または第２の内部電極４へと向かう方向におけるダミー電極１３の寸法Ｌ３は、６μｍである。この場合、積層方向Ｔと直交する方向において、ダミー電極１３と第１の内部電極３との間の距離Ｌ４、および、ダミー電極１３と第２の内部電極４との間の距離Ｌ４は、２４μｍである。

　上記ダミー電極１３の寸法Ｌ３は、任意である。ただし、積層方向Ｔと直交する方向において、ダミー電極１３と第１の内部電極３との間の距離、および、ダミー電極１３と第２の内部電極４との間の距離Ｌ４が短くなると、ダミー電極１３が第１の内部電極３および第２の内部電極４と電気的に接続される可能性がある。このため、積層方向Ｔと直交する方向において、ダミー電極１３と第１の内部電極３との間の距離、および、ダミー電極１３と第２の内部電極４との間の距離Ｌ４は、２０μｍ以上であることが好ましい。

　図２に示すように、ダミー電極１３は、コンデンサ本体１の複数の側面１ｃ～１ｆのうちの少なくとも１つの側面に露出している。図２は、第１の側面１ｃおよび第３の側面１ｅを含む位置でコンデンサ本体１を切断したときの断面を示しており、ダミー電極１３がコンデンサ本体１の第１の側面１ｃおよび第３の側面１ｅに露出した状態を示している。

　コンデンサ本体１の外周領域２１は、図１に示すように、４つの側面１ｃ～１ｆに対応した外周部分の領域である。ダミー電極１３は、コンデンサ本体１の外周領域２１のうち、４つの側面１ｃ～１ｆのうちの少なくとも１つの側面に対応した位置に設けられている。

　（別の構成の積層セラミックコンデンサ）
　上述した積層セラミックコンデンサ１００は、コンデンサ本体１にダミー電極１３が設けられているが、本発明による積層セラミックコンデンサの製造方法では、コンデンサ本体１にダミー電極１３が設けられていない構造の積層セラミックコンデンサを製造することもできる。

　図４は、コンデンサ本体１にダミー電極が設けられていない積層セラミックコンデンサ１００Ａの断面図である。図４に示す断面図は、図２に示す断面図と同じ位置で切断したときの断面を示している。コンデンサ本体１にダミー電極は設けられていないので、コンデンサ本体１の第１の側面１ｃ～第４の側面１ｆは、誘電体層２のみが露出している。

　後述するように、本発明の積層セラミックコンデンサの製造方法によって積層セラミックコンデンサ１００Ａを製造すれば、コンデンサ本体１にダミー電極１３が含まれていなくても、内周領域２２と外周領域２１との間の積層方向Ｔにおけるコンデンサ本体１の厚さの差を抑制することができる。

　（積層セラミックコンデンサの製造方法）
　上述した積層セラミックコンデンサ１００，１００Ａの製造方法の一例について、図５に示すフローチャートを参照しながら説明する。ただし、フローチャートによる説明とともに参照する図（図６、図７）では、積層セラミックコンデンサ１００を製造する場合の工程を示している。

　図５のステップＳ１では、セラミックグリーンシート、内部電極用導電性ペースト、および、ダミー電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシートは、公知のものを用いることが可能であり、例えば、セラミック粉体と樹脂成分と溶媒とを含むセラミックスラリーを基材の上に塗工して乾燥させることにより、得ることができる。

　内部電極用導電性ペーストは、第１の内部電極３および第２の内部電極４を形成するための導電性ペーストであり、公知のものを用いることが可能である。内部電極用導電性ペーストは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属またはその前駆体からなる粒子と溶媒とを含む。内部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。

　ダミー電極用導電性ペーストは、ダミー電極１３を形成するための導電性ペーストであり、例えば、内部電極用導電性ペーストと同じものを用いる。ただし、ダミー電極用導電性ペーストとして、内部電極用導電性ペーストとは異なる導電性ペーストを用意してもよい。

　ステップＳ１に続くステップＳ２では、用意したセラミックグリーンシート３１に、内部電極用導電性ペースト３２およびダミー電極用導電性ペースト３３を印刷等の方法で塗工することによって、電極パターンを形成する（図６（ａ））。ここでは、複数の積層セラミックコンデンサ１００，１００Ａを一度に製造することが可能な電極パターンを形成する。

　ダミー電極用導電性ペースト３３は、内部電極用導電性ペースト３２の厚さと同じかまたはそれに近い厚さとなるように塗工することが好ましい。内部電極用導電性ペースト３２の厚さと同じか、またはそれに近い厚さとなるようにダミー電極用導電性ペースト３３を塗工することにより、製造される積層セラミックコンデンサ１００，１００Ａの内周領域２２と外周領域２１との間の厚さの差をより効果的に抑制することができる。

　また、ダミー電極用導電性ペースト３３は、内部電極用導電性ペースト３２が塗工されている全てのセラミックグリーンシート３１か、または、全てに近い数のセラミックグリーンシート３１に塗工することが好ましい。内部電極用導電性ペーストが塗工されている全てのセラミックグリーンシート３１か、または全てに近い数のセラミックグリーンシート３１にダミー電極用導電性ペースト３３を塗工することにより、製造される積層セラミックコンデンサ１００，１００Ａの内周領域２２と外周領域２１との間の厚さの差をより効果的に抑制することができる。

　なお、図１および図２に示す積層セラミックコンデンサ１００には、第１のビア導体５および第２のビア導体６を含むビア導体が６行６列の配列で合計３６個含まれているが、ここでは、図面のスペースの関係上、３行３列で合計９個のビア導体を含む積層セラミックコンデンサを製造するものとして説明する。

　内部電極用導電性ペースト３２は、第１の内部電極３および第２の内部電極４を形成する位置に塗工する。ダミー電極用導電性ペースト３３は、セラミックグリーンシート３１の積層方向において、内部電極用導電性ペースト３２が塗工されない領域に塗工する。

　ただし、ダミー電極用導電性ペースト３３は、セラミックグリーンシート３１の積層方向において、内部電極用導電性ペースト３２が塗工されない全ての領域に塗工する必要はない。

　ステップＳ２に続くステップＳ３では、内部電極用導電性ペースト３２およびダミー電極用導電性ペースト３３が塗工されたセラミックグリーンシート３１を複数枚積層することにより、マザー積層体４０を作製する（図６（ｂ））。マザー積層体４０を作製する際、積層方向の外側に、電極パターンが形成されていないセラミックグリーンシート３１を配置してもよい。本実施形態では、複数枚のセラミックグリーンシート３１を積層した後、積層方向にプレスすることによって、マザー積層体４０を作製する。プレスの方法は任意であり、例えば、剛体プレスや静水圧プレス等が利用可能である。

　ステップＳ３に続くステップＳ４では、マザー積層体４０に、積層方向に延伸する複数の貫通孔を形成し、形成した複数の貫通孔にビア導体用導電性ペースト３４を充填する（図６（ｃ））。貫通孔は、任意の方法により形成することが可能であり、例えば、レーザにより形成する。ビア導体用導電性ペースト３４は、第１のビア導体５および第２のビア導体６を形成するための導電性ペーストであり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属またはその前駆体からなる粒子と溶媒とを含む。ビア導体用導電性ペースト３４には、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。

　ステップＳ４に続くステップＳ５では、セラミックグリーンシート３１の積層方向において内部電極用導電性ペースト３２が塗工されていない位置でマザー積層体４０を切断して、複数の未焼成チップ４１に個片化する（図６（ｄ））。マザー積層体４０の切断には、ダミー電極用導電性ペースト３３が塗工された位置での切断が含まれる。すなわち、上述したように、ダミー電極用導電性ペースト３３は、セラミックグリーンシート３１のうち、積層方向において内部電極用導電性ペースト３２が塗工されない領域に塗工されているので、マザー積層体４０は、ダミー電極用導電性ペースト３３が塗工された位置で切断される。ただし、上述したように、ダミー電極用導電性ペースト３３は、セラミックグリーンシート３１の積層方向において、内部電極用導電性ペースト３２が塗工されない全ての領域に塗工する必要はないので、ダミー電極用導電性ペースト３３が塗工されていない位置で切断される場合もある。マザー積層体４０の切断は、例えば、押切り、ダイシング、レーザ切断などの方法により行うことができる。

　ここで、マザー積層体４０を切断する際に、例えば、ダミー電極用導電性ペースト３３の幅が切断刃の幅と同じくらいか、または小さい場合、マザー積層体４０を切断して得られる未焼成チップ４１には、ダミー電極用導電性ペースト３３が含まれなくなる。その場合、図４に示すように、製造される積層セラミックコンデンサ１００Ａには、ダミー電極が含まれない。したがって、図４に示すようなダミー電極を含まない積層セラミックコンデンサ１００Ａを製造する場合には、セラミックグリーンシート３１に塗工するダミー電極用導電性ペースト３３の幅を調整すればよい。

　すなわち、ダミー電極１３を含む積層セラミックコンデンサ１００を製造する場合には、マザー積層体４０の切断により得られる未焼成チップ４１にダミー電極用導電性ペースト３３が含まれるように、ダミー電極用導電性ペースト３３を塗工する。また、ダミー電極１３を含まない積層セラミックコンデンサ１００Ａを製造する場合には、マザー積層体４０の切断により得られる未焼成チップ４１にダミー電極用導電性ペースト３３が含まれないように、ダミー電極用導電性ペースト３３を塗工する。上述したように、塗工するダミー電極用導電性ペースト３３の幅を調整することによって、未焼成チップ４１にダミー電極用導電性ペースト３３が含まれる構成とすることもできるし、ダミー電極用導電性ペースト３３が含まれない構成とすることもできる。

　本発明の積層セラミックコンデンサの製造方法では、セラミックグリーンシート３１に内部電極用導電性ペースト３２とともにダミー電極用導電性ペースト３３を塗工し、内部電極用導電性ペースト３２およびダミー電極用導電性ペースト３３を塗工したセラミックグリーンシート３１を複数枚積層して得られるマザー積層体４０を、積層方向において内部電極用導電性ペースト３２が塗工されていない位置で切断して個片化する工程を経て積層セラミックコンデンサを製造する。マザー積層体４０の切断には、ダミー電極用導電性ペースト３３が塗工された位置での切断が含まれる。ダミー電極用導電性ペースト３３を塗工することにより、積層方向に内部電極用導電性ペースト３２が塗工されている領域と塗工されていない領域との間のマザー積層体４０の厚みの差を抑制することができる。したがって、製造される積層セラミックコンデンサにダミー電極が含まれていなくても、積層方向において第１の内部電極３および第２の内部電極４が含まれている内周領域２２と、第１の内部電極３および第２の内部電極４が含まれていない外周領域２１との間の厚みの差を抑制することができる。

　なお、上述したように、未焼成チップ４１にダミー電極用導電性ペースト３３が含まれる場合の図を参照しながら説明を続けるが、未焼成チップ４１にダミー電極用導電性ペースト３３が含まれない場合でも、製造工程は同じである。

　ステップＳ５に続くステップＳ６では、図７（ａ）に示すように、基体５１を用意する。基体５１の材質、形状等は任意であり、例えば、表裏対向する一対の主面を備えたセラミックの板を使用する。

　ステップＳ６に続くステップＳ７では、基体５１の表面に導電層を形成する。同じく図７（ａ）を参照すると、基体５１の少なくとも一方の主面上に、導電層５２を形成する。導電層５２の材質、状態等は任意であり、例えば、基体５１の一方の主面上に導電性ペーストを塗工することによって、導電層５２を形成する。導電性ペーストの主材料の材質は任意であり、合金を含む種々の金属の１つまたは複数を使用することができる。なお、この段階で基体５１を加熱して導電性ペーストを基体５１に焼き付けるようにしてもよい。

　なお、上述したステップＳ６～Ｓ７の工程は、ステップＳ１～Ｓ５の工程より先に行ってもよいし、ステップＳ１～Ｓ５の工程と並行して行ってもよい。

　ステップＳ７に続くステップＳ８では、図７（ｂ）に示すように、個片化した未焼成チップ４１の表面のうち、ビア導体用導電性ペースト３４が露出している表面を、基体５１の導電層５２に取り付ける。未焼成チップ４１を基体５１の導電層５２に取り付ける方法は任意である。例えば、未焼成チップ４１の粘着力を利用してもよいし、導電層接着剤を用いて未焼成チップ４１を導電層５２に取り付けてもよい。

　ステップＳ８に続くステップＳ９では、基体５１の導電層５２に取り付けた状態で、未焼成チップ４１を焼成する。これにより、図７（ｃ）に示すように、焼成後のチップであるコンデンサ本体１が得られる。このとき、導電層５２も焼成されて、導電性ペーストから金属膜になる。このため、導電層５２は、第１のビア導体５および第２のビア導体６と電気的に接続されている。この状態では、コンデンサ本体１の第１の主面１ａに第１のビア導体５および第２のビア導体６が露出している。

　ステップＳ９に続くステップＳ１０では、図７（ｄ）に示すように、コンデンサ本体１に第１の外部電極１１および第２の外部電極１２を形成する。ここでは、コンデンサ本体１の第１の主面１ａに露出している第１のビア導体５および第２のビア導体６の上にめっきを施すことによって、第１の外部電極１１および第２の外部電極１２を形成する。具体的には、導電層５２に電流を流して、露出している第１のビア導体５および第２のビア導体６に電解めっきを施すことによって、第１の外部電極１１および第２の外部電極１２を形成する。

　このように、導電層５２に電流を流すことによる電解めっきを施すことにより、コンデンサ本体１の第１の主面１ａに露出している第１のビア導体５および第２のビア導体６の上にのみめっきを施すことができる。したがって、コンデンサ本体１にダミー電極１３が含まれ、コンデンサ本体１の側面にダミー電極１３が露出している場合でも、ダミー電極１３は、導電層５２と電気的に接続されていないので、めっきは施されない。

　最後に、図７（ｅ）に示すように、第１の外部電極１１および第２の外部電極１２が形成されたコンデンサ本体１を、基体５１の導電層５２から取り外す。以上の工程により、積層セラミックコンデンサ１００，１００Ａが得られる。

　（実施例）
　図８（ａ）は、本発明の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサ１００の積層方向Ｔにおける厚みの分布を示す図であり、図８（ｂ）は、従来の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサの積層方向Ｔにおける厚みの分布を示す図である。従来の積層セラミックコンデンサの製造方法には、上述したダミー電極用導電性ペーストを塗工する工程は含まれない。図８（ａ）、（ｂ）において、横軸は、積層セラミックコンデンサの対向する一対の側面間の距離を表し、縦軸は、積層方向Ｔにおける積層セラミックコンデンサの厚みを示す。

　本発明の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサ１００では、従来の積層セラミックコンデンサの製造方法によって製造された積層セラミックコンデンサと比べて、外周領域２１と内周領域２２との間の厚みの差が１０μｍ程度改善された。

　続いて、本発明の積層セラミックコンデンサの製造方法によって、ダミー電極１３の寸法を変更した３種類の積層セラミックコンデンサを作製して、特性について調べた。ダミー電極１３の寸法は、積層セラミックコンデンサの側面から第１の内部電極３または第２の内部電極４へと向かう方向における寸法Ｌ３（図３参照）を意味する。ここでは、ダミー電極１３の寸法が小さいパターンＡの積層セラミックコンデンサ、パターンＡの積層セラミックコンデンサと比べてダミー電極１３の寸法が大きいパターンＢの積層セラミックコンデンサ、パターンＢの積層セラミックコンデンサと比べてダミー電極１３の寸法が大きいパターンＣの積層セラミックコンデンサを作成した。パターンＣの積層セラミックコンデンサにおいて、ダミー電極１３の寸法は、内部電極と接触するほど大きい。

　図９（ａ）、（ｂ）、（ｃ）はそれぞれ、パターンＡ、パターンＢ、パターンＣの積層セラミックコンデンサを製造するためのダミー電極用導電性ペースト３３の印刷パターンを説明するための図である。図９（ａ）～（ｃ）はいずれも、セラミックグリーンシート３１の上に、内部電極用導電性ペースト３２とダミー電極用導電性ペースト３３を塗工した状態を示している。図９（ａ）に示す印刷パターンでは、ダミー電極用導電性ペースト３３の幅は６０μｍであり、図９（ｂ）に示す印刷パターンでは、ダミー電極用導電性ペースト３３の幅は１１２μｍである。図９（ｃ）に示す印刷パターンでは、内部電極用導電性ペースト３２が塗工されていない全ての領域にダミー電極用導電性ペースト３３を塗工した。図９（ａ）～（ｃ）では、未焼成チップを構成する領域を点線で示している。なお、図９（ｂ）に示す印刷パターンでは、ダミー電極用導電性ペースト３３が交差する位置は、印刷のつぶれを抑制するために、ダミー電極用導電性ペースト３３を塗工していない。

　＜焼成前の断面観察＞
　パターンＡ、パターンＢ、パターンＣの積層セラミックコンデンサの焼成前の端面の断面を確認したところ、パターンＣの積層セラミックコンデンサでは、外周端部の外層がめくれ上がっていた。これは、セラミックグリーンシート３１のうち、内部電極用導電性ペースト３２が塗工されていない全ての領域にダミー電極用導電性ペースト３３が塗工されるため、層間の密着性が低下し、個片化するための切断時にめくれあがったものと考えられる。一方、パターンＡおよびパターンＢの積層セラミックコンデンサでは、上記のようなセラミックグリーンシートのめくれ上がりは見られなかった。

　＜段差と容量＞
　図１０（ａ）、（ｂ）、（ｃ）はそれぞれ、パターンＡ、パターンＢ、パターンＣの積層セラミックコンデンサの積層方向Ｔにおける厚みの分布を示す図である。図１０（ａ）～（ｃ）において、横軸は、積層セラミックコンデンサの対向する一対の側面間の距離を表し、縦軸は、積層方向Ｔにおける積層セラミックコンデンサの厚みを示す。なお、パターンＡの積層セラミックコンデンサにおけるダミー電極１３の最大寸法は１３μｍであり、パターンＢの積層セラミックコンデンサにおけるダミー電極１３の最大寸法は４４μｍであった。

　パターンＣの積層セラミックコンデンサでは、焼成後も誘電体層の外周端部の外層がめくれ上がっていることが確認できた。また、めくれ上がった隙間にダミー電極１３が巻き込まれて、積層方向Ｔに隣接するダミー電極１３同士が電気的に接続され、それにより、積層方向に隣接する内部電極同士が電気的に接続されていることが確認できた。したがって、パターンＣの積層セラミックコンデンサのように、セラミックグリーンシート３１のうち、内部電極用導電性ペースト３２が塗工されていない全ての領域にダミー電極用導電性ペースト３３を塗工することは好ましくない。

　これに対して、パターンＡおよびパターンＢの積層セラミックコンデンサでは、誘電体層のめくれ上がりは見られず、特性上の問題も生じていないことが確認できた。パターンＡの積層セラミックコンデンサの容量は４３６ｎＦであり、パターンＢの積層セラミックコンデンサの容量は、３９６ｎＦであった。また、パターンＡおよびパターンＢの積層セラミックコンデンサでは、内周領域と外周領域との厚さの差は、±１０μｍ以内に抑えられている。

　なお、パターンＢの積層セラミックコンデンサは、パターンＡの積層セラミックコンデンサと比べて、ダミー電極１３の寸法が大きく、そのため、外周領域が膨らんでしまう。このため、パターンＢの積層セラミックコンデンサと比べて、ダミー電極１３の寸法が小さいパターンＡの積層セラミックコンデンサの方が外周領域の膨らみが小さいので好ましい。

　本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

　例えば、第１の外部電極１１および第２の外部電極１２は、コンデンサ本体１の第１の主面１ａにのみ設けられているが、第２の主面１ｂにも設けられていてもよい。その場合、第１の外部電極１１は、コンデンサ本体１の第１の主面１ａおよび第２の主面１ｂに設けられ、第１のビア導体５と電気的に接続されている。また、第２の外部電極１２は、コンデンサ本体１の第１の主面１ａおよび第２の主面１ｂに設けられ、第２のビア導体６と電気的に接続されている。コンデンサ本体１の第２の主面１ｂ側の第１の外部電極１１および第２の外部電極１２は、第１の主面１ａ側の第１の外部電極１１および第２の外部電極１２を形成した後、コンデンサ本体の第１の主面１ａを基体の導電層に取り付けて、上述したように、導電層に電流を流すことによる電解めっきを施すことによって形成することが可能である。

　また、第１の外部電極１１は、コンデンサ本体１の第１の主面１ａに設けられ、第２の外部電極１２は、コンデンサ本体１の第２の主面１ｂに設けられる構成としてもよい。

１　　　コンデンサ本体
２　　　誘電体層
３　　　第１の内部電極
４　　　第２の内部電極
５　　　第１のビア導体
６　　　第２のビア導体
１１　　第１の外部電極
１２　　第２の外部電極
１３　　ダミー電極
２１　　外周領域
２２　　内周領域
３１　　セラミックグリーンシート
３２　　内部電極用導電性ペースト
３３　　ダミー電極用導電性ペースト
３４　　ビア導体用導電性ペースト
４０　　マザー積層体
４１　　未焼成チップ
５１　　基体
５２　　導電層
１００、１００Ａ　積層セラミックコンデンサ

Claims (7)

1. 　複数の誘電体層と、複数の第１の内部電極と、複数の第２の内部電極とが積層されたコンデンサ本体と、前記コンデンサ本体の内部に設けられ、複数の前記第１の内部電極と電気的に接続された第１のビア導体と、前記コンデンサ本体の内部に設けられ、複数の前記第２の内部電極と電気的に接続された第２のビア導体と、前記コンデンサ本体の表面に設けられ、前記第１のビア導体と電気的に接続された第１の外部電極と、前記コンデンサ本体の表面に設けられ、前記第２のビア導体と電気的に接続された第２の外部電極とを備える積層セラミックコンデンサの製造方法であって、
   　セラミックグリーンシートに、内部電極用導電性ペーストおよびダミー電極用導電性ペーストを塗工する工程と、
   　前記内部電極用導電性ペーストおよびダミー電極用導電性ペーストが塗工された前記セラミックグリーンシートを複数枚積層することにより、マザー積層体を作製する工程と、
   　前記マザー積層体に、前記セラミックグリーンシートの積層方向に延伸する複数の貫通孔を形成し、形成した複数の前記貫通孔にビア導体用導電性ペーストを充填する工程と、
   　前記積層方向において前記内部電極用導電性ペーストが塗工されていない位置で、前記ビア導体用導電性ペーストが充填された前記マザー積層体を切断して、複数の未焼成チップに個片化する工程と、
   　前記未焼成チップを焼成して前記コンデンサ本体を得る工程と、
   　前記コンデンサ本体に前記第１の外部電極および前記第２の外部電極を形成する工程と、
   を備え、
   　前記複数の未焼成チップに個片化する工程では、前記マザー積層体を、前記ダミー電極用導電性ペーストが塗工された位置で切断することを含むことを特徴とする積層セラミックコンデンサの製造方法。
2. 　前記ダミー電極用導電性ペーストを塗工する工程では、前記マザー積層体の切断により得られる前記未焼成チップに前記ダミー電極用導電性ペーストが含まれないように、前記ダミー電極用導電性ペーストを塗工することを特徴とする請求項１に記載の積層セラミックコンデンサの製造方法。
3. 　前記ダミー電極用導電性ペーストを塗工する工程では、前記マザー積層体の切断により得られる前記未焼成チップに前記ダミー電極用導電性ペーストが含まれるように、前記ダミー電極用導電性ペーストを塗工することを特徴とする請求項１に記載の積層セラミックコンデンサの製造方法。
4. 　前記ダミー電極用導電性ペーストを塗工する工程では、前記内部電極用導電性ペーストと同じ厚さとなるように前記ダミー電極用導電性ペーストを塗工することを特徴とする請求項１～３のいずれか一項に記載の積層セラミックコンデンサの製造方法。
5. 　前記ダミー電極用導電性ペーストを塗工する工程では、前記内部電極用導電性ペーストが塗工されている全ての前記セラミックグリーンシートに前記ダミー電極用導電性ペーストを塗工することを特徴とする請求項１～４のいずれか一項に記載の積層セラミックコンデンサの製造方法。
6. 　前記第１の外部電極および前記第２の外部電極を形成する工程では、前記コンデンサ本体の表面に露出している前記第１のビア導体および前記第２のビア導体の上にめっきを施すことによって、前記第１の外部電極および前記第２の外部電極を形成することを特徴とする請求項１～５のいずれか一項に記載の積層セラミックコンデンサの製造方法。
7. 　基体を用意する工程と、
   　前記基体の表面に導電層を形成する工程と、
   　前記未焼成チップの表面のうち、前記ビア導体用導電性ペーストが露出している表面を、前記基体の前記導電層に取り付ける工程と、
   をさらに備え、
   　前記未焼成チップを焼成する工程では、前記基体の前記導電層に取り付けた状態で前記未焼成チップを焼成し、
   　前記第１の外部電極および前記第２の外部電極を形成する工程では、前記導電層に電流を流して、露出している前記第１のビア導体および前記第２のビア導体に電解めっきを施すことにより、前記第１の外部電極および前記第２の外部電極を形成することを特徴とする請求項６に記載の積層セラミックコンデンサの製造方法。

Images