JP2011228390A - キャパシタ及びその製造方法 - Google Patents

キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2011228390A
JP2011228390A JP2010095017A JP2010095017A JP2011228390A JP 2011228390 A JP2011228390 A JP 2011228390A JP 2010095017 A JP2010095017 A JP 2010095017A JP 2010095017 A JP2010095017 A JP 2010095017A JP 2011228390 A JP2011228390 A JP 2011228390A
Authority
JP
Japan
Prior art keywords
via conductor
film
capacitor
dielectric film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010095017A
Other languages
English (en)
Other versions
JP5429019B2 (ja
Inventor
Yoshihiko Imanaka
佳彦 今中
Hideyuki Amada
英之 天田
Fumiaki Kumasaka
文明 熊坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010095017A priority Critical patent/JP5429019B2/ja
Priority to PCT/JP2011/059159 priority patent/WO2011129360A1/ja
Publication of JP2011228390A publication Critical patent/JP2011228390A/ja
Priority to US13/652,717 priority patent/US9082552B2/en
Application granted granted Critical
Publication of JP5429019B2 publication Critical patent/JP5429019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】高容量でインピーダンス及びインダクタンスが小さく信頼性の高いキャパシタ及びその製造方法を提供する。
【解決手段】金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の誘電体膜を形成し、誘電体膜に、金属箔に接続された第１のビア導体及び第２のビア導体を埋め込み、誘電体膜上に、第１のビア導体に接続された第１の電極パターンを形成し、金属箔をパターニングし、第２のビア導体に接続された第２の電極パターンを形成する。
【選択図】図１

Description

本発明は、キャパシタ及びその製造方法に関する。
電子機器の小型化・高性能化に向けて、実装技術に関しても更なる高性能化が求められている。現在、ＰＣやサーバなどの素子に使用されている実装パッケージには、素子の周りにデカップリングキャパシタなどを配置し、電源電圧降下時の電流供給、ノイズ除去などを行っている。素子の高速化、低電圧化に伴い、この機能はますます重要視されている。
電流供給を高速で処理するためには、デカップリングキャパシタ及び電源供給系のインピーダンスを低く抑える必要がある。このため、高容量でインダクタンスの低いキャパシタ及びキャパシタ配線長の短縮が求められている。キャパシタの配置位置は、素子直下部が最も有効であり、キャパシタ内蔵パッケージが求められている。また、低コスト化にも効果があり、その実現が期待されている。
キャパシタ内蔵化の方法としては、キャパシタ部品をパッケージ内に埋め込む方法、キャパシタ膜を形成する方法など、各種方法が提案されている。これらのうち、膜をパターニングしてキャパシタを形成する方法は、回路内部の必要部分に選択的にキャパシタを配置することが可能であるため、膜状のキャパシタを導入することが最も期待されている。
現在、広く一般に普及しているパッケージは、エポキシ樹脂系の材料を用いたものである。一方、キャパシタはチタン酸バリウム系の誘電体セラミックスで形成されている。セラミックスの形成プロセス温度は１０００℃以上であり、通常、耐熱温度が２５０℃程度の樹脂パッケージの製造工程中に、直接、セラミック膜を導入することは不可能と考えられている。
特開２００２−１９４５６０号公報 特開２００３−２７７９４９号公報
今中佳彦，明渡純，エアロゾルデポジションによる高周波受動素子集積化技術，セラミックス，Vol. 39，No. 8，584-589 (2004) Y. Imanaka, N. Hayashi, M. Takenouchi and J. Akedo, Aerosol deposition for post-LTCC, Journal of the European Ceramic Society 27 (2007) 2789-95
誘電体セラミックス膜の形成方法としては、スパッタ法、ゾルゲル法等が挙げられる。しかしながら、スパッタ法により堆積した膜では、成膜直後のアモルファス状態の膜を結晶化・緻密化するために、６００℃程度以上の温度で熱処理が行われる。また、ゾルゲル法により堆積した膜でも、アルコキシド液を塗布した後に溶剤を揮発させる熱処理が行われる。このため、これら熱処理過程で熱収縮、熱応力などが発生し、膜に亀裂やマイクロクラックが形成されることがあり、特に膜厚が薄い場合は、良質の膜を得ることが困難であった。
また、シリコンウェーハやサファイアウェーハなどの表面が平滑な基板上に誘電体セラミックス膜を形成することによりキャパシタ構造を構築する方法では、下地に基板があるために膜応力が均一化されず、ある層数以上の多層化では、層間はクリなどが起こることがあった。また、下地に基板が設置されているために端子の取り出しの自由度が低くなるため、引き回し電極の配置などの系を含めた全体のインピーダンスが増加することがあった。
本発明の目的は、高容量でインピーダンス及びインダクタンスが小さく信頼性の高いキャパシタ及びその製造方法を提供することにある。
実施形態の一観点によれば、第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、前記第１の金属箔をパターニングし、前記第２のビア導体に接続された第２の電極パターンを形成する工程とを有するキャパシタの製造方法が提供される。
また、実施形態の他の観点によれば、第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、前記第１の金属箔を除去する工程とを含み、第１のビア導体及び第２のビア導体が埋め込まれた第１の誘電体膜と、前記第１のビア導体に接続された第１の電極パターンとを有する複数の第１の基板を形成する工程と、第２の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第２の誘電体膜を形成する工程と、前記第２の誘電体膜に、前記第２の金属箔に接続された第３のビア導体及び第４のビア導体を埋め込む工程と、前記第２の誘電体膜上に、前記第３のビア導体に接続された第２の電極パターンを形成する工程と、前記第２の金属箔を除去する工程とを含み、第３のビア導体及び第４のビア導体が埋め込まれた第２の誘電体膜と、前記第３のビア導体に接続された第２の電極パターンとを有する複数の第２の基板を形成する工程と、前記第１の基板と前記第２の基板とを、前記第１の配線パターンが前記第１のビア導体と前記第４のビア導体に対して交互に接続され、前記第２の配線パターンが前記第３のビア導体と前記第２のビア導体に対して交互に接続されるように、繰り返し積層する工程とを有するキャパシタの製造方法が提供される。
また、実施形態の更に他の観点によれば、銅により形成された複数の電極層と、チタン酸バリウム系セラミックス材料により形成された複数の誘電体層とが交互に積層された積層体と、前記積層体を貫くように形成され、奇数層目の前記電極層を互いに電気的に接続する第１のスルービアと、前記積層体を貫くように形成され、偶数層目の前記電極層を互いに電気的に接続する第２のスルービアとを有するキャパシタが提供される。
このために、繰り返し積層せずとも、ビアが形成された誘電体層の片面に導体を形成したもの、もしくはビアが形成された誘電体層の両面に導体が形成されたものを多数枚配置し、アニール時に圧力をかけながら、一体化することも可能である。
開示のキャパシタ及びその製造方法によれば、誘電体層の焼成温度を低温化できるとともに、焼成に伴う応力の発生を抑制することができる。これにより、銅などの低抵抗の金属材料を用いて内部配線を形成することができ、キャパシタ周りのインピーダンス及びインダクタンスを低減することができる。また、積層数を容易に増加することができ、蓄積容量を大幅に増加することができる。
図１は、第１実施形態によるキャパシタの構造を示す概略断面図である。 図２は、第１実施形態によるキャパシタの構造を示す平面図である。 図３は、第１実施形態によるキャパシタの製造方法を示す工程断面図（その１）である。 図４は、第１実施形態によるキャパシタの製造方法を示す工程断面図（その２）である。 図５は、第１実施形態によるキャパシタの製造方法を示す工程断面図（その３）である。 図６は、第１実施形態によるキャパシタの製造方法を示す工程断面図（その４）である。 図７は、第１実施形態によるキャパシタの製造方法を示す工程断面図（その５）である。 図８は、エアロゾルデポジション装置の構造を示す概略図である。 図９は、エアロゾルデポジション膜のＴＥＭ像（その１）である。 図１０は、エアロゾルデポジション膜のＴＥＭ像（その２）である。 図１１は、第２実施形態によるキャパシタの製造方法を示す工程断面図（その１）である。 図１２は、第２実施形態によるキャパシタの製造方法を示す工程断面図（その２）である。 図１３は、第３実施形態によるキャパシタの製造方法を示す工程断面図である。 図１４は、第４実施形態による電子装置の製造方法を示す工程断面図である（その１）。 図１５は、第４実施形態による電子装置の製造方法を示す工程断面図である（その２）。 図１６は、第５実施形態による電子装置の製造方法を示す工程断面図である（その１）。 図１７は、第５実施形態による電子装置の製造方法を示す工程断面図である（その２）。 図１８は、第６実施形態による電子装置の構造を示す概略断面図（その１）である。 図１９は、第６実施形態による電子装置の構造を示す概略断面図（その２）である。
［第１実施形態］
第１実施形態によるキャパシタ及びその製造方法について図１乃至図１０を用いて説明する。
図１は、本実施形態によるキャパシタの構造を示す概略断面図である。図２は、本実施形態によるキャパシタの構造を示す平面図である。図３乃至図７は、本実施形態によるキャパシタの製造方法を示す工程断面図である。図８は、エアロゾルデポジション装置の構造を示す概略図である。図９及び図１０は、エアロゾルデポジション膜のＴＥＭ像である。
はじめに、本実施形態によるキャパシタの構造について図１及び図２を用いて説明する。
本実施形態によるキャパシタは、図１に示すように、複数の電極層１０と複数の誘電体層１６とが交互に積層されたものである。
複数の電極層１０は、複数の第１の電極層１０Ａと、複数の第２の電極層１０Ｂとを含む。第１の電極層１０Ａは、例えば図２（ａ）に示すように、千鳥配列された複数のビアパターン１２Ａと、ビアパターン１２Ａから分離するように開口部が設けられたグリッド状の電極パターン１４Ａとを有している。同様に、第２の電極層１０Ｂは、例えば図２（ｂ）に示すように、千鳥配列された複数のビアパターン１２Ｂと、ビアパターン１２Ｂから分離するように開口部が設けられたグリッド状の電極パターン１４Ｂとを有している。第１の電極層１０Ａのビアパターン１２Ａと第２の電極層１０Ｂのビアパターン１２Ｂとは、互い違いになるように配置されている。
第１の電極層１０Ａと第２の電極層１０Ｂとは、誘電体層１６を介して交互に積層されている。複数の第１の電極層１０Ａの電極パターン１４Ａは、誘電体層１６に埋め込まれた導体ビア１８Ａ及びビアパターン１２Ｂを介して互いに接続されている。また、複数の第２の電極層１０Ｂの電極パターン１４Ｂは、誘電体層１６に埋め込まれた導体ビア１８Ｂ及びビアパターン１２Ａを介して互いに接続されている。換言すれば、奇数層目の電極層の電極パターン（電極パターン１４Ａ）は、導体ビア１８Ａを介して互いに接続されており、偶数層目の電極層の電極パターン（電極パターン１４Ｂ）は、導体ビア１８Ｂを介して互いに接続されている。
これにより、複数の第１の電極層１０Ａの電極パターン１４Ａを一方の電極とし、複数の第２の電極層１０Ｂの電極パターン１４Ｂを他方の電極とし、これら電極間の誘電体層１６をキャパシタ誘電体膜とするキャパシタが形成されている。
図１に示すように、電極パターン１４Ａ、導体ビア１８Ａ、及びビアパターン１２Ｂを繰り返し積層してなる構造体は、キャパシタを貫通するスルービアとしても機能する。同様に、電極パターン１４Ｂ、導体ビア１８Ｂ、及びビアパターン１２Ａを繰り返し積層してなる構造体は、キャパシタを貫通するスルービアとしても機能する。
誘電体層は、特に限定されるものではないが、例えば、チタン酸バリウム系セラミックスを主組成とした誘電体材料により形成することができる。チタン酸バリウム系セラミックスとしては、ＢａＴｉＯ３のほか、ＢａＴｉＯ３のＢａサイトの一部をアルカリ土類元素（Ｓｒ，Ｃａ等）及び希土類元素（Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒ）からなる群から選択される少なくとも１種の元素で置換したものが挙げられる。また、これらについて、Ｔｉサイトの一部を、Ｖ、Ｎｂ、Ｔａ及びＺｒからなる群から選択される少なくとも１種の元素で置換したもの等が挙げられる。
電極層及びビア導体は、例えば、銅、金、白金、アルミニウム、タングステン、モリブデン、ニッケル、クロム、チタン、パラジウム、鉄、及びこれらの合金からなる群から選択される少なくとも１種を含む導電性材料を適用することができる。なお、後述する本実施形態によるキャパシタの製造方法を用いることにより、チタン酸バリウム系セラミックス材料の一般的な焼成温度（１３００℃〜１４００℃程度）よりも融点の低い金属材料（例えば銅）を用いて電極層及びビア導体を形成することも可能である。また、微細なスルービア構造を形成することができる。
これにより、銅などの導電率の高い金属材料を用いてキャパシタの内部配線を形成することができ、スルービア構造を適用することと相俟って、インピーダンス及びインダクタンスの小さいキャパシタを実現することができる。また、キャパシタ容量は電極層と誘電体層との積層数により適宜制御することができ、高容量のキャパシタを容易に実現することができる。
なお、図１のキャパシタでは、８層の電極層と７層の誘電体層とを交互に積層した例を示したが、電極層と誘電体層の積層数は、これに限定されるものではない。少なくとも１層の誘電体層と、これを挟持する２層の電極層とを有するキャパシタであればよい。
次に、本実施形態によるキャパシタの製造方法について図３乃至図１０を用いて説明する。なお、以下の説明では、金属箔、電極層及びビア導体として銅を用いる場合について説明するが、金属箔、電極層及びビア導体の構成材料は、融点がエアロゾルデポジション膜の焼成温度よりも高い材料であれば、適宜変更することができる。また、成膜時に被成膜体になる金属箔は、後工程でめっきビアを形成するためのシード層の役目をするが、ビア導体形成方法として電界めっきを使用しない場合でアニール処理を最後に行うケースにおいては、金属箔ではなく樹脂シートなどを用いてもよい。
まず、例えば膜厚３５μｍの銅箔２０上に、エアロゾルデポジション法により、例えば膜厚が２μｍのチタン酸バリウムのエアロゾルデポジション膜２２を堆積する（図３（ａ））。なお、エアロゾルデポジション膜２２は、チタン酸バリウムのナノレベルの微結晶体の膜である。
エアロゾルデポジション法によるチタン酸バリウムの堆積は、例えば図８に示すようなエアロゾルデポジション装置を用いて行うことができる。
図８に示すエアロゾルデポジション装置は、成膜基板１０３を保持する基板保持部材１０２と、成膜ノズル１０４とを備えた成膜室１０１を有している。成膜室１０１には、エアロゾル用配管１０５を介してエアロゾル状態の材料粒子を供給するエアロゾル発生器１０６と、エアロゾル発生器１０６にキャリアガスを供給するキャリアガス供給手段１０７とが接続されている。エアロゾル用配管１０５の途中には、エアロゾル発生器１０６から搬送された材料粒子を破砕して微粒子化し、微粒子化された材料粒子の表面に非晶質層を形成するための表面非晶質層形成装置１３０が設けられている。
成膜室１０１には、また、真空ポンプ１０８が接続されている。真空ポンプ１０８は、配管１１６を介してエアロゾル発生器１０６にも接続されている。また、エアロゾル発生器１０６には超音波振動器１０９が設けられている。キャリアガス供給手段１０７は、酸素ガスタンク１１０と、酸素ガスタンク１１０とエアロゾル発生器１０６とを結ぶ配管１１１と、配管１１１の途中に設けられた流量計（ＭＦＣ）１１２とを有している。キャリアガス供給手段１０７は、また、窒素ガスタンク１１３と、窒素ガスタンク１１３とエアロゾル発生器１０６とを結ぶ配管１１４と、配管１１４の途中に設けられた流量計１１５とを有している。基板保持部材１０２には、支柱１１７を介してＸＹＺθステージ１１８が設けられており、成膜基板１０３を移動しながら成膜できるようになっている。
図８のエアロゾルデポジション装置を用いたエアロゾルデポジション膜２２の堆積方法について説明する。
まず、平均粒径が例えば０．５μｍのチタン酸バリウム粉末をエアロゾル発生器１０６に収容したのち、超音波振動基１０９により容器全体に超音波を加え、例えば１５０℃出加熱しながら例えば３０分間真空脱気する。これにより、粉末表面に付着した水分を除去する。なお、チタン酸バリウム粉末は、予め加熱処理を行っておき、粉体粒子表面に形成されている吸着水分、未分解物、有機不純物等の不純物成分を除去するとともに、粉体粒子の結晶構造を均質にし、粒子の歪みや応力を除去する処理を行うようにしてもよい。
次いで、エアロゾル発生器１０６に、高純度酸素ガスを例えば２ｋｇ／ｃｍ2 のガス圧で、例えば４Ｌ／分の流量で送気して粉体に上昇気流を与え、酸素ガスとの混合エアロゾル体を形成する。この混合エアロゾル体を表面非晶質層形成室１３０で分級・改質したのち成膜ノズル１０４から銅箔２０上に噴射し、基板保持部材１０２を所定方向に走査しながら成膜を行う。銅箔２０上に噴射した材料粒子の表面エネルギーの高い非晶質層の作用により、材料粒子同士が結合して膜状態となり、エアロゾルデポジション膜２２を形成することができる。このとき、成膜室１０１は予め真空に引いて圧力を例えば１０Ｐａ以下とし、成膜時には成膜室１０１の圧力を例えば２００Ｐａに維持する。
上述の条件で混合エアロゾル体を例えば２分間、銅箔２０表面に吹き付けることにより、例えば膜厚２μｍのエアロゾルデポジション膜２２を形成することができる（成膜速度：１±０．５μｍ／ｍｉｎ程度）。
図９及び図１０は、上述の条件で堆積したエアロゾルデポジション膜２２の透過型電子顕微鏡（ＴＥＭ）像である。図９（ｂ）は、図９（ａ）の拡大図である。
図９に示すように、堆積直後のエアロゾルデポジション膜の膜内部には、１００ｎｍ程度（５０ｎｍ〜３００ｎｍ程度）の大粒径粒子と１０ｎｍ程度（１ｎｍ〜２０ｎｍ程度）の小粒径粒子とが含まれており、粒子の表面部分には１ｎｍ程度以上の非晶質層（結晶乱れ、無秩序層）が形成されている。また、図１０に示すように、下地の銅箔とエアロゾルデポジション膜との界面部には５００ｎｍ程度以下の凹凸が存在している。これは、銅箔とエアロゾルデポジション膜とのインターロッキング層であり、銅箔とエアロゾルデポジション膜との間の密着性を高める効果がある。上述の条件で堆積したエアロゾルデポジション膜２２の相対密度は、９０％程度以上であった。また、各粒子は結晶性に優れており、膜中の粒子内部には転位ループなどの連続的欠陥・歪みは、形成されていない。
次いで、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜２２を焼成してチタン酸バリウム膜２４を形成する（図３（ｂ））。なお、チタン酸バリウム膜２４は、エアロゾルデポジション膜２２に含まれるチタン酸バリウムの微結晶体がアニールによって粒成長した緻密な膜である。
図９に示すエアロゾルデポジション装置で堆積したエアロゾルデポジション膜２２は、表面に非晶質層（結晶乱れ・無秩序層）を形成する改質処理を行った材料粒子を噴射することにより形成したものである。このようにして堆積した材料粒子は内部結晶構造に歪みや欠陥をもたず、エアロゾルデポジション膜２２中に導入される応力を極めて低くすることができる。また、エアロゾルデポジションにより堆積した膜の相対密度は高く、熱処理に伴う体積変化を抑制することができる。これにより、銅箔２０に与えるストレスを低減することができ、銅箔２０上に、緻密な歪みを有しない良質のチタン酸バリウム膜２４を形成することができる。
また、このように堆積したエアロゾルデポジション膜２２では、チタン酸バリウム膜２４を形成するための熱処理は、銅の融点（１０８５℃程度）よりも低い８００℃〜１０５０℃程度の温度で行うことができる。これにより、キャパシタの内部配線として、低抵抗の銅を用いることが可能となる。例えば、室温成膜のチタン酸バリウム膜がポーラスである場合、熱処理中に膜が収縮するため、銅箔上に密着性の良い緻密な膜ができない。また、室温成膜のチタン酸バリウム膜中に歪みが多く存在している場合、熱処理中に歪みが開放され、密着力の高い膜ができない。
次いで、フォトリソグラフィにより、チタン酸バリウム膜２４上に、ビア孔の形成予定領域を露出するフォトレジスト膜２６を形成する（図３（ｃ））。
次いで、例えばフッ酸と硝酸とを含むエッチング液を用いたウェットエッチングにより、フォトレジスト膜２６をマスクとしてチタン酸バリウム膜２４をエッチングし、チタン酸バリウム膜２４に、銅箔２０に達するビア孔２８を形成する。
次いで、例えばアッシングにより、フォトレジスト膜２６を除去する（図３（ｄ））。
次いで、銅箔２０をシード層として銅の電界めっきを行い、ビア孔２８内にビア導体３０を形成する（図３（ｅ））。このビア導体の形成は、電界めっきに限らず、無電界めっき、スパッタ、蒸着、エアロゾルデポジション、ガラスデポジション、粉末充填などの方法を適用してもよい。
なお、エアロゾルデポジション膜（ナノレベルの微結晶体膜）２２からチタン酸バリウム膜（アニールして粒成長した緻密な膜）２４を形成するための熱処理は、必ずしもエアロゾルデポジション膜２２の堆積直後に行う必要はない。例えば、エアロゾルデポジション膜２２にビア孔２８を形成後に熱処理を行い、チタン酸バリウム膜２４を形成してもよい。または、エアロゾルデポジション膜２２に形成したビア孔２８内にビア導体３０を形成後に熱処理を行い、粒成長を施したチタン酸バリウム膜１６を形成してもよい。
また、チタン酸バリウム膜（アニール後のチタン酸バリウム膜）２４（或いはエアロゾルデポジション膜２２）へのビア孔２８の開口は、レーザ照射等により行ってもよい。レーザを用いる場合では、チタン酸バリウム膜２４に対してパワーが加わる一方、銅箔２０では反射するため、銅箔２０を突き抜けることなくチタン酸バリウム膜２４にビア孔２８を形成することができる。
次いで、同様の手順により、銅箔２０とは別の銅箔３２上に、エアロゾルデポジション法により、例えば膜厚が２μｍのチタン酸バリウムのエアロゾルデポジション膜３４を堆積する（図４（ａ））。
次いで、フォトリソグラフィ及びウェットエッチングにより、エアロゾルデポジション膜３４に、ビア孔３６を形成する（図４（ｂ））。ビア孔３６の形成は、ビア孔２８の場合と同様、レーザ照射等により行ってもよい。
次いで、銅箔３２をシード層として銅の電界めっきを行い、ビア孔３６内にビア導体３８を形成する（図４（ｃ））。
次いで、ビア導体３８が埋め込まれたエアロゾルデポジション膜３４上に、例えばスパッタ法により、例えば膜厚０．５μｍの銅膜４０を形成する。なお、銅膜４０は、スパッタ法のほか、めっき法や無電界めっき法等により形成してもよい。また、銅膜４０により、ビア導体３８を兼用してもよい。
次いで、フォトリソグラフィ及びドライエッチングにより、銅膜４０をパターニングし、ビア導体３８に接続されたビアパターン１２Ａ及び電極パターン１４Ａを形成する。
このようにして、ビア導体３８が埋め込まれたエアロゾルデポジション膜３４と、ビアパターン１２Ａ及び電極パターン１４Ａを含む銅膜４０とが形成された銅箔３２を、複数枚用意する（図４（ｄ））。
また、図４（ａ）乃至図４（ｄ）と同様にして、ビア導体４６が埋め込まれたエアロゾルデポジション膜４４と、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜４８とが形成された銅箔４２を、複数枚用意する（図４（ｅ））。
次いで、チタン酸バリウム膜２４及びビア導体３０を形成した銅箔２０上に、ビア導体３０とビアパターン１２Ｂ及び電極パターン１４Ｂとが接続されるように位置合わせして、エアロゾルデポジション膜４４及び銅膜４８を形成した銅箔４２を重ね合わせる（図５（ａ））。
次いで、銅箔２０と銅箔４２との間に圧力をかけながら、例えば、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜４４を焼成してチタン酸バリウム膜５０を形成するとともに、チタン酸バリウム膜２４，５０を接合する（図５（ｂ））。この熱処理方法に、一軸圧力をかけながら、ヒーター熱を用いてアニールする方法、ホットプレス、ＳＰＳ法、ミリ波焼成、マイクロ波焼成を用いてもよい。
積層には、一軸プレス、ラバープレス等を適用することができる。もしくは、積層時には、機械的に重ね合わせるだけであり、一定加重を付与するだけでもよい。熱処理は、銅の酸化を防ぐために、非酸化性雰囲気中で行うことが望ましい。
なお、一体化焼成時に、チタン酸バリウム膜２４とエアロゾルデポジション膜４４との間に、接合を容易にするための化合物層を形成してもよい。このような化合物層には、例えば、Ｐｂ５Ｇｅ３Ｏ１１、ＬｉＦ、Ｂｉ２Ｏ３、Ｌｉ２Ｂｉ２Ｏ５等の、Ｌｉ、Ｂｉ、Ｇｅ系の化合物を適用することができる。これら化合物の形成には、例えば、エアロゾルデポジション法により堆積する方法、或いは、表面を平坦化するように研磨作用を行いながら、面上に塗布する方法等を適用することができる。
次いで、例えば塩化第二鉄水溶液により、銅箔４２を除去する（図５（ｃ））。
次いで、ビア導体４６が埋め込まれたチタン酸バリウム膜５０上に、ビア導体４６とビアパターン１２Ａ及び電極パターン１４Ａとが接続されるように位置合わせして、エアロゾルデポジション膜３４及び銅膜４０を形成した銅箔３２を重ね合わせる（図５（ｄ））。
次いで、銅箔２０と銅箔３２との間に圧力をかけながら、例えば、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜３４を焼成してチタン酸バリウム膜５２を形成するとともに、チタン酸バリウム膜５０，５２を接合する（図６（ａ））。一体化焼成時に、チタン酸バリウム膜５０とエアロゾルデポジション膜３４との間に、接合を容易にするための化合物層を形成してもよい。
次いで、例えば塩化第二鉄水溶液により、銅箔３２を除去する（図６（ｂ））。
なお、銅箔３２は、必ずしも完全に除去する必要はない。膜厚が例えば１μｍ程度になるまでハーフエッチングを行った後、ビアパターン１２Ｂ及び電極パターン１４Ｂにパターニングしてもよい。
次いで、図５（ａ）乃至図６（ｂ）の工程と同様にして、ビア導体３８が埋め込まれたチタン酸バリウム膜５２上に、銅膜４８及びチタン酸バリウム膜５０と銅膜４０及びチタン酸バリウム膜５２とを、繰り返し（ここでは例えば２回ずつ）積層する（図６（ｃ））。
次いで、ビア導体３８が埋め込まれた最上層のチタン酸バリウム膜５２上に、例えばスパッタ法により、例えば膜厚０．５μｍの銅膜５４を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、銅膜５４をパターニングし、ビア導体３８に接続されたビアパターン１２Ｂ及び電極パターン１４Ｂを形成する（図７（ａ））。なお、ビアパターン１２Ｂ及び電極パターン１４Ｂは、最上層に形成する銅箔３２により形成してもよい。
次いで、例えば塩化第二鉄水溶液により、銅箔２０を、膜厚が１μｍ程度になるまでハーフエッチングする（図７（ｂ））。なお、銅箔２０のハーフエッチングは、必ずしも行う必要はない。
次いで、フォトリソグラフィ及びドライエッチングにより、薄膜化した銅箔２０をパターニングし、ビア導体３０に接続されたビアパターン１２Ａ及び電極パターン１４Ａを形成する（図７（ｃ））。
こうして、図１に示す本実施形態によるキャパシタを完成する。
このように、本実施形態によれば、エアロゾルデポジション法により堆積したチタン酸バリウム膜と電極層とを有する複数の基板を積層してキャパシタを形成するので、焼成温度を低温化できるとともに、焼成に伴う応力を抑制することができる。これにより、銅などの低抵抗の金属材料を用いて内部配線を形成することができ、インピーダンス及びインダクタンスを低減することができる。また、積層数を容易に増加することができ、蓄積容量を大幅に増加することができる。
［第２実施形態］
第２実施形態によるキャパシタ及びその製造方法について図１１及び図１２を用いて説明する。図１乃至図１０に示す第１実施形態によるキャパシタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１１及び１２図は、本実施形態によるキャパシタの製造方法を示す工程断面図である。
本実施形態では、図１に示す第１実施形態によるキャパシタの他の製造方法について説明する。
まず、図４（ａ）乃至図４（ｅ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔４２上に、エアロゾルデポジション膜４４と、エアロゾルデポジション膜４４に埋め込まれたビア導体４６と、銅膜４８とを形成する。
次いで、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜４４を焼成してチタン酸バリウム膜５０を形成する。なお、この熱処理は、エアロゾルデポジション膜４４の堆積後であれば、必ずしも銅膜４８の形成後に行う必要はない。
このようにして、ビア導体４６が埋め込まれたチタン酸バリウム膜５０と、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜４８が形成された銅箔４２を用意する。なお、このビア導体４６が埋め込まれたチタン酸バリウム膜５０と、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅箔４２は、熱処理前の状態でも可能であり、ビア導体４６が埋め込まれたエアロゾルデポジション膜４４と、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜４８が形成された銅箔４２という構成でも構わない。
また、図４（ａ）乃至図４（ｃ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔３２上に、エアロゾルデポジション膜３４と、エアロゾルデポジション膜３４に埋め込まれたビア導体３８とを形成する。
このようにして、ビア導体３８が埋め込まれたエアロゾルデポジション膜３４が形成された銅箔３２を、複数枚用意する。
次いで、チタン酸バリウム膜５０及び銅膜４８を形成した銅箔４２上に、ビアパターン１２Ｂ及び電極パターン１４Ｂとビア導体３８が接続されるように位置合わせして、エアロゾルデポジション膜３４を形成した銅箔３２を重ね合わせる（図１１（ａ））。
次いで、銅箔４２と銅箔３２との間に圧力をかけながら、例えば、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜３４を焼成してチタン酸バリウム膜５２を形成するとともに、チタン酸バリウム膜５０，５２を接合する（図１１（ｂ））。一体化焼成時に、チタン酸バリウム膜５０とエアロゾルデポジション膜３４との間に、接合を容易にするための化合物層を形成してもよい。
次いで、例えば塩化第二鉄水溶液により、銅箔３２を、膜厚が１μｍ程度になるまでハーフエッチングする（図１１（ｃ））。
次いで、フォトリソグラフィ及びドライエッチングにより、薄膜化した銅箔３２をパターニングし、ビア導体３８に接続されたビアパターン１２Ａ及び電極パターン１４Ａを形成する（図１２（ａ））。
次いで、図１１（ａ）乃至図１２（ａ）の工程と同様にして、エアロゾルデポジション膜３４が形成された銅箔３２の接合と銅箔３２のパターニングとを繰り返す。これにより、ビアパターン１２Ｂ及び電極パターン１４Ｂが形成された銅箔３２とビアパターン１２Ａ及び電極パターン１４Ａが形成された銅箔３２とを、チタン酸バリウム膜５２を介して積層する（図１２（ｂ））。
次いで、図７（ａ）乃至図７（ｃ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔４２のハーフエッチング及びパターニングを行い、ビア導体４０に接続されたビアパターン１２Ａ及び電極パターン１４Ａを形成する（図１２（ｃ））。
こうして、図１に示す本実施形態によるキャパシタを完成する。
このように、本実施形態によれば、エアロゾルデポジション法により堆積したチタン酸バリウム膜と電極層とを有する複数の基板を積層してキャパシタを形成するので、焼成温度を低温化できるとともに、焼成に伴う応力を抑制することができる。これにより、銅などの低抵抗の金属材料を用いて内部配線を形成することができ、インピーダンス及びインダクタンスを低減することができる。また、積層数を容易に増加することができ、蓄積容量を大幅に増加することができる。
［第３実施形態］
第３実施形態によるキャパシタ及びその製造方法について図１３を用いて説明する。図１乃至図１２に示す第１及び第２実施形態によるキャパシタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１３は、本実施形態によるキャパシタの製造方法を示す工程断面図である。
本実施形態では、図１に示す第１実施形態によるキャパシタの他の製造方法について説明する。
まず、図３（ａ）乃至図３（ｅ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔２０上に、ビア導体３０が埋め込まれたチタン酸バリウム膜２４を形成する（図１３（ａ））。なお、チタン酸バリウム膜２４は、熱処理を行う前のエアロゾルデポジション膜２２であってもよい。
また、図４（ａ）乃至図４（ｅ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔３２上に、ビア導体３８が埋め込まれたエアロゾルデポジション膜３４と、ビアパターン１２Ａ及び電極パターン１４Ａを含む銅膜４０とを形成する。
次いで、例えば塩化第二鉄水溶液により、銅箔３２を除去する。
こうして、ビア導体３８が埋め込まれ、ビア導体３８に接続されたビアパターン１２Ａ及び電極パターン１４Ａを含む銅膜４０が形成されたエアロゾルデポジション膜３４を、複数枚用意する（図１３（ｂ））。
また、図４（ａ）乃至図４（ｄ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔４２上に、ビア導体４６が埋め込まれたエアロゾルデポジション膜４４と、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜４８とを形成する。
次いで、例えば塩化第二鉄水溶液により、銅箔４２を除去する。
こうして、ビア導体４６が埋め込まれ、ビア導体４６に接続されたビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜４８が形成されたエアロゾルデポジション膜４４を、複数枚用意する（図１３（ｃ））。
次いで、チタン酸バリウム膜２４を形成した銅箔２０上に、用意したエアロゾルデポジション膜４４とエアロゾルデポジション膜３４とを、下層のビア導体に対してビアパターン及び電極パターンを位置合わせしながら、交互に積層する。
次いで、このように形成した積層体に圧力をかけながら、例えば、窒素雰囲気中で、８００℃〜１０５０℃程度、例えば１０００℃、３０分間の熱処理を行い、エアロゾルデポジション膜３４，４４を焼成してチタン酸バリウム膜５２，５０を形成するとともに、積層体を一体化する（図１３（ｄ））。一体化焼成時に、チタン酸バリウム膜２４、エアロゾルデポジション膜３４，４４間に、接合を容易にするための化合物層を形成してもよい。
次いで、図７（ａ）乃至図７（ｃ）に示す第１実施形態によるキャパシタの製造方法と同様にして、ビアパターン１２Ｂ及び電極パターン１４Ｂを含む銅膜５４を形成する。また、銅箔２０を薄膜化してパターニングし、ビアパターン１２Ａ及び電極パターン１４Ａを形成する（図１３（ｅ））。
この例ではチタン酸バリウム膜もしくはエアロゾルデポジション膜の下地となる銅箔部をエッチングで除去しているが、この銅箔部をハーフエッチして薄膜化した後、ビアパターン及び電極パターンとなるパターンを形成してもよい。
こうして、図１に示す本実施形態によるキャパシタを完成する。
このように、本実施形態によれば、エアロゾルデポジション法により堆積したチタン酸バリウム膜と電極層とを有する複数の基板を積層してキャパシタを形成するので、焼成温度を低温化できるとともに、焼成に伴う応力を抑制することができる。これにより、銅などの低抵抗の金属材料を用いて内部配線を形成することができ、インピーダンス及びインダクタンスを低減することができる。また、積層数を容易に増加することができ、蓄積容量を大幅に増加することができる。また、積層体を一括して熱処理することによりキャパシタを形成するので、製造プロセスを大幅に簡略化することができる。
［第４実施形態］
第４実施形態による電子装置及びその製造方法について図１４及び図１５を用いて説明する。図１乃至図１３に示す第１乃至第３実施形態によるキャパシタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１４及び図１５は、本実施形態による電子装置の製造方法を示す工程断面図である。
本実施形態では、第１乃至第３実施形態によるキャパシタを実装したインターポーザの製造方法の一例について説明する。
まず、例えば図３（ａ）乃至図７（ａ）に示す第１実施形態によるキャパシタの製造方法と同様にして、銅箔２０上に、キャパシタ６０を形成する（図１４（ａ））。なお、本実施形態では、銅箔２０上の所定の領域に、キャパシタ６０を形成するものとする。
次いで、キャパシタ６０を形成した銅箔２０上に、スルービア６６が形成された配線板６４を、プリプレグ６２を介して載置する（図１４（ｂ））。なお、キャパシタ６０の形成領域に対応する部分の配線板６４は刳り貫かれており、この刳り貫き部分にキャパシタ６０が嵌合するようになっている。
次いで、配線板６４を嵌め込んだ銅箔２０上に、プリプレグ６８を形成した銅箔７０を重ね合わせる（図１４（ｃ））。なお、プリプレグ６８を形成した銅箔７０を用いる代わりに、銅箔なしのプリプレグを用いてもよい。
次いで、銅箔２０と銅箔７０との間に圧力をかけながら熱処理を行い、銅箔２０、キャパシタ６０、配線板６４、及び銅箔７０の間隙をプリプレグ６２，６８で充填し、焼成して絶縁層７２を形成するとともに、これらを一体化する（図１４（ｄ））。
次いで、フォトリソグラフィ及びドライエッチングにより、銅箔２０，７０を所定のパターンに加工する（図１５（ａ））。
次いで、フォトリソグラフィ及びドライエッチングにより、絶縁膜７２に、スルービア６６及びキャパシタの電極に接続されるビア孔７４を形成する（図１５（ｂ））。
次いで、ビア孔７４内に、例えばめっき法により、ビア導体７６を充填する（図１５（ｃ））。
表面・裏面に残留した銅箔は、エッチングで除去するようにしてもよい。
こうして、キャパシタ６０を内蔵したインターポーザを完成する。
このように、本実施形態によれば、高容量でインピーダンス及びインダクタンスが小さく信頼性の高いキャパシタを内蔵したインターポーザを形成することができる。
［第５実施形態］
第５実施形態による電子装置及びその製造方法について図１６及び図１７を用いて説明する。図１乃至図１３に示す第１乃至第３実施形態によるキャパシタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１６及び図１７は、本実施形態による電子装置の製造方法を示す工程断面図である。
本実施形態では、第１乃至第３実施形態によるキャパシタを実装したインターポーザの製造方法の他の例について説明する。
まず、例えばスクリーン印刷により、銅箔８０上に、導体バンプ８２を形成する（図１６（ａ））。
次いで、導体バンプ８２を形成した銅箔８０上に、導体バンプ８２の上部が突き出るように絶縁材料のプリプレグ８４を積層する。
次いで、導体バンプ８２の上部が突き出たプリプレグ８４上に、例えば図１１（ａ）に示すキャパシタの基本構造体８６を、導体バンプ８２と電極層４８とが接続されるように位置合わせして積層する（図１６（ｂ））。
次いで、銅箔４２をハーフエッチングして薄膜化した後、薄膜化した銅箔４２をパターニングし、ビアパターン１２Ａ及び電極パターン１４Ａを形成する。
次いで、銅箔８０をパターニングし、電極パターン８０Ａを形成する（図１６（ｃ））。
次いで、例えばスクリーン印刷により、キャパシタの基本構造体８６を載置したプリプレグ８４上に、導体バンプ８８を形成する（図１６（ｄ））。
次いで、導体バンプ８８を形成したプリプレグ８４上及びキャパシタの基本構造体８６上に、導体バンプ８８の上部が突き出るように絶縁材料のプリプレグ９０を積層する（図１６（ｅ））。
次いで、このように形成した複数の積層体を積層する（図１７（ａ））。
次いで、最上層のプリプレグ９０上に、銅箔９２を堆積し、全体をキュアして一体化する。
その後、最上層はパターニングし、電極パターン９２Ａを形成する（図１７（ｂ））。
こうして、キャパシタを内蔵したインターポーザを完成する。
このように、本実施形態によれば、高容量でインピーダンス及びインダクタンスが小さく信頼性の高いキャパシタを内蔵したインターポーザを形成することができる。
［第６実施形態］
第６実施形態による電子装置について図１８及び図１９を用いて説明する。図１乃至図１３に示す第１乃至第３実施形態によるキャパシタ及びその製造方法、並びに、図１４乃至図１７に示す第４及び第５実施形態による電子装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１８及び図１９は、本実施形態による電子装置の構造を示す概略断面図である。
図１８に示す電子装置は、キャパシタ２０４を内蔵したインターポーザ２０２を介して多層回路基板２００上に半導体素子２０６を実装したものである。インターポーザ２０２としては、例えば、第４又は第５実施形態のインターポーザを適用することができる。多層回路基板２００とインターポーザ２０２との間、及びインターポーザ２０２と半導体素子２０６との間の接続は、はんだバンプ等の突起状電極２０８を介して行われている。インターポーザ２０２に内蔵されたキャパシタ２０４は、例えば、半導体素子２０６へ接続される電源回路のデカップリングキャパシタとして用いることができる。
また、第４又は第５実施形態の製造方法と同様の製造プロセスを用いることにより、例えば図１９に示すように、多層回路基板２００内にキャパシタ２０４を内蔵することもできる。この場合も、多層回路基板２００に内蔵されたキャパシタ２０４は、例えば、半導体素子２０６へ接続される電源回路のデカップリングキャパシタとして用いることができる。
前述のように、第１乃至第３実施形態によるキャパシタは、銅などの低抵抗の金属材料を用いて内部配線を形成することが可能である。また、層数を増やすことによって容易に蓄積容量を増加することができる。これにより、高容量でインダクタンス・インダクタンスの小さいキャパシタを実現することができる。また、スルービア構造を有しており、キャパシタ電極からの引き出し線を、キャパシタの上部及び下部へ容易に接続することができる。
したがって、第１乃至第３実施形態によるキャパシタ６０を内蔵したインターポーザ２０２や多層回路基板２００を形成することにより、キャパシタ２０４と半導体素子２０６との間の配線長を短くすることができる。これにより、例えば、デカップリングキャパシタや電源供給系のインピーダンスを低く抑えることが可能となり、電子装置の高性能化を図ることができる。
このように、本実施形態によれば、高容量でインピーダンス及びインダクタンスが小さく信頼性の高いキャパシタを内蔵した高性能の電子機器を形成することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記第１実施形態では、銅箔３２，４２上にエアロゾルデポジション膜３４，４４を形成しているが、エアロゾルデポジション膜３４，４４の下地となる基板は、必ずしも銅箔３２，４２である必要はない。この下地基板は、少なくとも、エアロゾルデポジション膜３４，４４の焼成温度に耐えうるものであればよい。また、ビア導体３８，４６を電界めっき法により形成する場合にあっては、導電性を有することが望ましいが、スパッタ法等の他の方法によりビア導体３８，４６を形成する場合にあっては、必ずしも導電性を有する必要はない。
また、上記第５実施形態では、キャパシタの基本構造体８６を導体バンプを介して積層した例を示したが、第１乃至第３実施形態と同様にして、キャパシタの基本構造体８６を２層以上積層したキャパシタを導体バンプを介して積層してもよい。
また、キャパシタを内蔵したインターポーザや多層回路基板は、図１４乃至図１９に記載した構造及び製造方法に限定されるものではなく、必要に応じて適宜変更が可能である。
［実施例１］
第１実施形態によるキャパシタの製造方法を用いて、薄膜積層キャパシタを形成した。
チタン酸バリウム膜の膜厚は１μｍとし、積層数は２０層とした。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。なお、積層数について検討したところ、５０層程度の積層が可能であることが判った。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、１５００程度であった。また、単位面積当たりのキャパシタ容量は、２６μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは３ｐＨ程度であった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、信頼性に問題はなかった。
［実施例２］
チタン酸バリウム膜上にエアロゾルデポジション膜を積層する際に、界面にエアロゾルデポジション法により膜厚１００ｎｍのＬｉＦ粉末を塗布するほかは実施例１と同様の手法により、薄膜積層キャパシタを形成した。
チタン酸バリウム膜の膜厚は１μｍとし、積層数は２０層とした。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。なお、積層数について検討したところ、５０層程度の積層が可能であることが判った。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、１０００程度であった。また、単位面積当たりのキャパシタ容量は、１７μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは３ｐＨ程度であった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、信頼性に問題はなかった。
［実施例３］
第３実施形態によるキャパシタの製造方法を用いて、薄膜積層キャパシタを形成した。
チタン酸バリウム膜の膜厚は１μｍとし、積層数は５０層とした。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。なお、積層数について検討したところ、１００層程度の積層が可能であることが判った。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、１５００程度であった。また、単位面積当たりのキャパシタ容量は、６５μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは３ｐＨ程度であった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、信頼性に問題はなかった。
［実施例４］
チタン酸バリウム膜上にエアロゾルデポジション膜を積層する際に、界面にエアロゾルデポジション法により膜厚５０ｎｍのＬｉＦ粉末を塗布するほかは実施例３と同様の手法により、薄膜積層キャパシタを形成した。
チタン酸バリウム膜の膜厚は１μｍとし、積層数は５０層とした。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。なお、積層数について検討したところ、１００層程度の積層が可能であることが判った。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、１５００程度であった。また、単位面積当たりのキャパシタ容量は、４４μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは３ｐＨ程度であった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、信頼性に問題はなかった。
［比較例１］
シリコンウェーハ上に、スパッタ法により、Ｔｉ／Ｐｔ構造の電極を形成した。
次いで、この電極上に、チタン酸バリウム組成に調整したアルコキシド液を塗布し、膜厚３００ｎｍのゾルゲル膜を形成した。
次いで、酸素を含む雰囲気中で６００℃、３０分間の熱処理を行い、ゾルゲル膜の液体成分を除去し、チタン酸バリウム膜を形成した。
次いで、Ｐｔ電極の形成とチタン酸バリウム膜の形成とを繰り返し行い、薄膜積層キャパシタを形成した。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。
上記方法で多層構造のキャパシタを形成したところ、ゾルゲル膜の熱収縮や熱応力の発生等によりチタン酸バリウム膜にクラックが発生し、３層の誘電体層を積層するのが限界であった。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、４００程度であった。また、単位面積当たりのキャパシタ容量は、３．５μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは１０ｐＨであった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、チタン酸バリウム膜へのクラックの導入によるリーク電流が確認された。
なお、本方法では、酸素アニール大気アニールなど、酸素を含む雰囲気中でのアニールが必要であるため、電極層としては耐酸化性の高いＰｔを用いている。
［比較例２］
チタン酸バリウム膜をスパッタ法により形成する点を除き、比較例１と同様の方法により、薄膜積層キャパシタを形成した。
チタン酸バリウム膜は、チタン酸バリウム組成に調整したターゲットを用いてスパッタ膜を堆積後、酸素を含む雰囲気中で６００℃、３０分間の熱処理を行い結晶化することにより、形成した。チタン酸バリウム膜の膜厚は、２００ｎｍとした。電極層間を接続するためのビア径は５０μｍ、ビアピッチは１５０μｍとした。
上記方法で多層構造のキャパシタを形成したところ、結晶化の際の熱収縮や熱応力の発生等によりチタン酸バリウム膜にクラックが発生し、３層の誘電体層を積層するのが限界であった。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、３５０程度であった。また、単位面積当たりのキャパシタ容量は、４．５μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは１０ｐＨであった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、チタン酸バリウム膜へのクラックの導入によるリーク電流が確認された。
なお、本方法では、酸素を含む雰囲気中でのアニールが必要であるため、電極層としては耐酸化性の高いＰｔを用いている。
［比較例３］
チタン酸バリウムグリーンシートにビア孔を形成し、ビア孔内にＮｉペーストを充填した。また、グリーンシート表面には、Ｎｉペーストで電極パターンをスクリーン印刷した。電極層間を接続するためのビア径は１００μｍ、ビアピッチは３５０μｍとした。
次いで、このように形成したグリーンシートをパターンＧ，Ｖを交互に配置し、積層し、一体化した。
次いで、１３５０℃、３０分間の熱処理を行い、この積層体を焼成し、薄膜積層キャパシタを形成した。
チタン酸バリウム膜の膜厚は５μｍとし、積層数は２０層とした。なお、積層数について検討したところでは、１００層程度の積層が可能であることが判った。
上記方法により形成した多層構造のキャパシタについてチタン酸バリウム膜の誘電率を測定したところ、３０００程度であった。また、単位面積当たりのキャパシタ容量は、１０μＦ／ｃｍ２であった。また、キャパシタのインダクタンスは８ｐＨであった。
電極間に３．５Ｖを印加し温度１３０℃、湿度８５％の環境下で１６８時間のＨＡＳＴ信頼性評価を行ったところ、信頼性に問題はなかった。
ただし、スクリーン印刷を用いる本方法は、ビア径及びビアピッチの微細化は困難である。また、電極材料としてはチタン酸バリウムグリーンシートの焼成温度に耐えうる材料により形成する必要があり、ここでは高融点金属のＮｉを用いている。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１） 第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、
前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、
前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、
前記第１の金属箔をパターニングし、前記第２のビア導体に接続された第２の電極パターンを形成する工程と
を有することを特徴とするキャパシタの製造方法。
（付記２） 付記１記載のキャパシタの製造方法において、
前記第１の電極パターンを形成する工程は、
第２の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第２の誘電体膜を形成する工程と、
前記第２の誘電体膜に、前記第２の金属箔に接続された第３のビア導体及び第４のビア導体を埋め込む工程と、
前記第２の誘電体膜上に、前記第３のビア導体に接続された前記第１の電極パターンを形成する工程と、
前記第１のビア導体と前記第１の電極パターンとが接続されるように、前記第２のビア導体と前記第４のビア導体とが接続されるように、前記第１の誘電体膜と前記第２の誘電体膜とを接合する工程とを有する
ことを特徴とするキャパシタの製造方法。
（付記３） 付記２記載のキャパシタの製造方法において、
前記第１の電極パターンを形成する工程の後、前記第４のビア導体に接続された第３の電極パターンを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記４） 付記３記載のキャパシタの製造方法において、
前記第３の電極パターンを形成する工程は、
前記第２の金属箔を除去する工程と、前記第２の誘電体膜上に前記第３の電極パターンを形成する工程とを有する
ことを特徴とするキャパシタの製造方法。
（付記５） 付記３記載のキャパシタの製造方法において、
前記第３の電極パターンを形成する工程では、前記第２の金属箔をパターニングすることにより、前記第３の電極パターンを形成する
ことを特徴とするキャパシタの製造方法。
（付記６） 付記１乃至５のいずれか１項に記載のキャパシタの製造方法において、
前記金属箔、前記ビア導体、及び前記電極パターンの材料の融点よりも低い温度で前記誘電体膜を焼成する熱処理工程を更に有する
ことを特徴とするキャパシタの製造方法。
（付記７） 第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、前記第１の金属箔を除去する工程とを含み、第１のビア導体及び第２のビア導体が埋め込まれた第１の誘電体膜と、前記第１のビア導体に接続された第１の電極パターンとを有する複数の第１の基板を形成する工程と、
第２の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第２の誘電体膜を形成する工程と、前記第２の誘電体膜に、前記第２の金属箔に接続された第３のビア導体及び第４のビア導体を埋め込む工程と、前記第２の誘電体膜上に、前記第３のビア導体に接続された第２の電極パターンを形成する工程と、前記第２の金属箔を除去する工程とを含み、第３のビア導体及び第４のビア導体が埋め込まれた第２の誘電体膜と、前記第３のビア導体に接続された第２の電極パターンとを有する複数の第２の基板を形成する工程と、
前記第１の基板と前記第２の基板とを、前記第１の配線パターンが前記第１のビア導体と前記第４のビア導体に対して交互に接続され、前記第２の配線パターンが前記第３のビア導体と前記第２のビア導体に対して交互に接続されるように、繰り返し積層する工程と
を有することを特徴とするキャパシタの製造方法。
（付記８） 付記７記載のキャパシタの製造方法において、
前記ビア導体及び前記電極パターンの材料の融点よりも低い温度で熱処理を行い、前記誘電体膜を焼成するとともに、積層した複数の前記第１の基板と複数の前記第２の基板とを一体化する工程を更に有する
ことを特徴とするキャパシタの製造方法。
（付記９） 付記１乃至８のいずれか１項に記載のキャパシタの製造方法において、
前記金属箔、前記ビア導体、及び前記電極パターンは、銅により形成されている
ことを特徴とするキャパシタの製造方法。
（付記１０） 付記１乃至９のいずれか１項に記載のキャパシタの製造方法において、
前記誘電体膜を形成する工程では、表面を非晶質層に改質した材料粒子を含むエアロゾルを前記金属箔に噴射することにより、前記誘電体膜を形成する
ことを特徴とするキャパシタの製造方法。
（付記１１） 銅により形成された複数の電極層と、チタン酸バリウム系セラミックス材料により形成された複数の誘電体層とが交互に積層された積層体と、
前記積層体を貫くように形成され、奇数層目の前記電極層を互いに電気的に接続する第１のスルービアと、
前記積層体を貫くように形成され、偶数層目の前記電極層を互いに電気的に接続する第２のスルービアと
を有することを特徴とするキャパシタ。
１０…電極層
１２…ビアパターン
１４…配線パターン
１６…誘電体層
１８…ビア導体
２０，３２，４２…銅箔
２２，３４，４４…エアロゾルデポジション膜
２４，５０，５２…チタン酸バリウム膜
２６…フォトレジスト膜
２８，３６…ビア孔
３０，３８，４６…ビア導体
４０，４８…電極層
６０…キャパシタ
６２，６８…プリプレグ
６４…配線板
６６…スルービア
７０…銅箔
７２…絶縁層
７４…ビア孔
７６…ビア導体
８０，９２…銅箔
８２…導体バンプ
８４，９０…プリプレグ
８６…キャパシタの基本構造体
８８…導体バンプ
１０１…成膜室
１０２…基板保持部材
１０３…成膜基板
１０４…成膜ノズル
１０５…エアロゾル用配管
１０６…エアロゾル発生器
１０７…キャリアガス供給手段
１０８…真空ポンプ
１０９…超音波振動器
１１０…酸素ガスタンク
１１１，１１４，１１６…配管
１１２，１１５…流量計
１１３…窒素ガスタンク
１１７…支柱
１１８…ＸＹＺθステージ
１２０…エアロゾル
１３０…表面非晶質層形成装置
２００…多層回路基板
２０２…インターポーザ
２０４…キャパシタ
２０６…半導体素子
２０８…突起状電極

Claims (7)

  1. 第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、
    前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、
    前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、
    前記第１の金属箔をパターニングし、前記第２のビア導体に接続された第２の電極パターンを形成する工程と
    を有することを特徴とするキャパシタの製造方法。
  2. 請求項１記載のキャパシタの製造方法において、
    前記第１の電極パターンを形成する工程は、
    第２の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第２の誘電体膜を形成する工程と、
    前記第２の誘電体膜に、前記第２の金属箔に接続された第３のビア導体及び第４のビア導体を埋め込む工程と、
    前記第２の誘電体膜上に、前記第３のビア導体に接続された前記第１の電極パターンを形成する工程と、
    前記第１のビア導体と前記第１の電極パターンとが接続されるように、前記第２のビア導体と前記第４のビア導体とが接続されるように、前記第１の誘電体膜と前記第２の誘電体膜とを接合する工程とを有する
    ことを特徴とするキャパシタの製造方法。
  3. 請求項２記載のキャパシタの製造方法において、
    前記第１の電極パターンを形成する工程の後、前記第４のビア導体に接続された第３の電極パターンを形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項３記載のキャパシタの製造方法において、
    前記第３の電極パターンを形成する工程は、
    前記第２の金属箔を除去する工程と、前記第２の誘電体膜上に前記第３の電極パターンを形成する工程とを有する
    ことを特徴とするキャパシタの製造方法。
  5. 請求項１乃至４のいずれか１項に記載のキャパシタの製造方法において、
    前記金属箔、前記ビア導体、及び前記電極パターンの材料の融点よりも低い温度で前記誘電体膜を焼成する熱処理工程を更に有する
    ことを特徴とするキャパシタの製造方法。
  6. 第１の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第１の誘電体膜を形成する工程と、前記第１の誘電体膜に、前記第１の金属箔に接続された第１のビア導体及び第２のビア導体を埋め込む工程と、前記第１の誘電体膜上に、前記第１のビア導体に接続された第１の電極パターンを形成する工程と、前記第１の金属箔を除去する工程とを含み、第１のビア導体及び第２のビア導体が埋め込まれた第１の誘電体膜と、前記第１のビア導体に接続された第１の電極パターンとを有する複数の第１の基板を形成する工程と、
    第２の金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の第２の誘電体膜を形成する工程と、前記第２の誘電体膜に、前記第２の金属箔に接続された第３のビア導体及び第４のビア導体を埋め込む工程と、前記第２の誘電体膜上に、前記第３のビア導体に接続された第２の電極パターンを形成する工程と、前記第２の金属箔を除去する工程とを含み、第３のビア導体及び第４のビア導体が埋め込まれた第２の誘電体膜と、前記第３のビア導体に接続された第２の電極パターンとを有する複数の第２の基板を形成する工程と、
    前記第１の基板と前記第２の基板とを、前記第１の配線パターンが前記第１のビア導体と前記第４のビア導体に対して交互に接続され、前記第２の配線パターンが前記第３のビア導体と前記第２のビア導体に対して交互に接続されるように、繰り返し積層する工程と
    を有することを特徴とするキャパシタの製造方法。
  7. 銅により形成された複数の電極層と、チタン酸バリウム系セラミックス材料により形成された複数の誘電体層とが交互に積層された積層体と、
    前記積層体を貫くように形成され、奇数層目の前記電極層を互いに電気的に接続する第１のスルービアと、
    前記積層体を貫くように形成され、偶数層目の前記電極層を互いに電気的に接続する第２のスルービアと
    を有することを特徴とするキャパシタ。
JP2010095017A 2010-04-16 2010-04-16 キャパシタ及びその製造方法 Active JP5429019B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010095017A JP5429019B2 (ja) 2010-04-16 2010-04-16 キャパシタ及びその製造方法
PCT/JP2011/059159 WO2011129360A1 (ja) 2010-04-16 2011-04-13 キャパシタ及びその製造方法
US13/652,717 US9082552B2 (en) 2010-04-16 2012-10-16 Method of manufacturing capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095017A JP5429019B2 (ja) 2010-04-16 2010-04-16 キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011228390A true JP2011228390A (ja) 2011-11-10
JP5429019B2 JP5429019B2 (ja) 2014-02-26

Family

ID=44798731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095017A Active JP5429019B2 (ja) 2010-04-16 2010-04-16 キャパシタ及びその製造方法

Country Status (3)

Country Link
US (1) US9082552B2 (ja)
JP (1) JP5429019B2 (ja)
WO (1) WO2011129360A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013189835A1 (de) * 2012-06-18 2013-12-27 Osram Gmbh Verfahren zur herstellung einer keramischen wellenlängenkonversionsschicht und beleuchtungselement mit einer keramischen wellenlängenkonversionsschicht
KR101739989B1 (ko) 2015-01-28 2017-05-25 광운대학교 산학협력단 티탄산 바륨 박막 및 티탄산 바륨 박막의 제조 방법
JP2017123452A (ja) * 2016-01-04 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品及びその製造方法
WO2023127470A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 積層セラミックコンデンサの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299498B2 (en) 2012-11-15 2016-03-29 Eulex Corp. Miniature wire-bondable capacitor
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US9370103B2 (en) 2013-09-06 2016-06-14 Qualcomm Incorported Low package parasitic inductance using a thru-substrate interposer
WO2016136564A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタ
WO2016136411A1 (ja) * 2015-02-27 2016-09-01 株式会社村田製作所 キャパシタおよび電子機器
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10607779B2 (en) * 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode
KR20180069507A (ko) * 2016-12-15 2018-06-25 삼성전기주식회사 박막 커패시터
US10103218B1 (en) * 2017-03-27 2018-10-16 International Business Machines Corporation Densely stacked metal-insulator-metal capacitor and method of forming the same
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
KR102449358B1 (ko) * 2017-08-31 2022-09-30 삼성전기주식회사 커패시터 부품
US11511186B2 (en) * 2020-02-14 2022-11-29 Valve Corporation Controller with sensor-rich controls
US20220344250A1 (en) * 2021-04-22 2022-10-27 Qualcomm Incorporated Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods
KR20240113897A (ko) * 2021-10-01 2024-07-23 사이퀀텀, 코퍼레이션 금속 산화물의 습식 에칭 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344106A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 回路部品内蔵基板とその製造方法
JP2005005645A (ja) * 2003-06-16 2005-01-06 Fujitsu Ltd 回路基板、受動部品、電子装置、及び回路基板の製造方法
JP2008037739A (ja) * 2005-12-21 2008-02-21 Murata Mfg Co Ltd ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
WO2010150595A1 (ja) * 2009-06-24 2010-12-29 三洋電機株式会社 積層構造体及びその製造方法
JP2011052275A (ja) * 2009-09-02 2011-03-17 Fujitsu Ltd エアロゾルデポジション装置及びエアロゾルデポジション方法
WO2011118308A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
WO2011118307A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335139A (en) * 1992-07-13 1994-08-02 Tdk Corporation Multilayer ceramic chip capacitor
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
JP3850257B2 (ja) 2000-10-19 2006-11-29 独立行政法人産業技術総合研究所 脆性材料構造物の低温形成法
AU2001296006A1 (en) 2000-10-23 2002-05-06 Akedo, Jun Composite structure and method and apparatus for manufacture thereof
JP2003277949A (ja) 2000-10-23 2003-10-02 National Institute Of Advanced Industrial & Technology 複合構造物およびその作製方法並びに作製装置
US7579251B2 (en) 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
JP2005197587A (ja) * 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
US7368408B2 (en) 2004-03-01 2008-05-06 Murata Manufacturing Co., Ltd. Glass-ceramic composition, glass-ceramic sintered body, and monolithic ceramic electronic component
WO2005122657A1 (ja) * 2004-06-11 2005-12-22 Ibiden Co., Ltd. フレックスリジッド配線板とその製造方法
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
JP5188256B2 (ja) * 2008-04-30 2013-04-24 新光電気工業株式会社 キャパシタ部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344106A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd 回路部品内蔵基板とその製造方法
JP2005005645A (ja) * 2003-06-16 2005-01-06 Fujitsu Ltd 回路基板、受動部品、電子装置、及び回路基板の製造方法
JP2008037739A (ja) * 2005-12-21 2008-02-21 Murata Mfg Co Ltd ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
WO2010150595A1 (ja) * 2009-06-24 2010-12-29 三洋電機株式会社 積層構造体及びその製造方法
JP2011052275A (ja) * 2009-09-02 2011-03-17 Fujitsu Ltd エアロゾルデポジション装置及びエアロゾルデポジション方法
WO2011118308A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
WO2011118307A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013189835A1 (de) * 2012-06-18 2013-12-27 Osram Gmbh Verfahren zur herstellung einer keramischen wellenlängenkonversionsschicht und beleuchtungselement mit einer keramischen wellenlängenkonversionsschicht
KR101739989B1 (ko) 2015-01-28 2017-05-25 광운대학교 산학협력단 티탄산 바륨 박막 및 티탄산 바륨 박막의 제조 방법
JP2017123452A (ja) * 2016-01-04 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品及びその製造方法
WO2023127470A1 (ja) * 2021-12-27 2023-07-06 株式会社村田製作所 積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
US9082552B2 (en) 2015-07-14
WO2011129360A1 (ja) 2011-10-20
JP5429019B2 (ja) 2014-02-26
US20130038981A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP5429019B2 (ja) キャパシタ及びその製造方法
US8278217B2 (en) Semiconductor device and method of producing the same
TWI365015B (ja)
KR100755088B1 (ko) 다층 기판 및 그 제조방법
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
CN103069932B (zh) 布线基板及其安装结构体
JP5549494B2 (ja) キャパシタおよびその製造方法、回路基板、半導体装置
KR101409559B1 (ko) 개선된 중간 주파수 디커플링 방법
JP2019106429A (ja) ガラス配線基板、その製造方法及び半導体装置
Imanaka et al. Aerosol deposition for post-LTCC
JP2010087499A (ja) コンデンサ装置の製造方法
CN101827490A (zh) 多层印制线路板
TW200920196A (en) Wiring substrate and method of manufacturing the same
JPWO2009131140A1 (ja) 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2022504830A (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
JP5361680B2 (ja) 配線基板
JP4447881B2 (ja) インターポーザの製造方法
JP2007335871A (ja) 無収縮セラミック基板の製造方法
JP5024812B2 (ja) 誘電体構造及びその製造方法
JP4530605B2 (ja) コンデンサ素子内蔵多層配線基板
JP2010080866A (ja) 多層配線板及びその製造方法
JP3798959B2 (ja) 多層配線基板
JP2003204163A (ja) 多層配線基板
JP4372471B2 (ja) 電子部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5429019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250