JP2022504830A - ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法 - Google Patents

ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法 Download PDF

Info

Publication number
JP2022504830A
JP2022504830A JP2021520229A JP2021520229A JP2022504830A JP 2022504830 A JP2022504830 A JP 2022504830A JP 2021520229 A JP2021520229 A JP 2021520229A JP 2021520229 A JP2021520229 A JP 2021520229A JP 2022504830 A JP2022504830 A JP 2022504830A
Authority
JP
Japan
Prior art keywords
mim
energy storage
storage component
electrode layer
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021520229A
Other languages
English (en)
Other versions
JP7430718B2 (ja
Inventor
デスマリス ビンセント
アンダーソン リキャルド
アミン サレーム ムハンマド
ビルンド マリア
ヨハンソン アンデシュ
リリェバリ フレードリク
ティベルマン オラ
シャフィクル カビル エム
Original Assignee
スモルテク アクティエボラーグ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スモルテク アクティエボラーグ filed Critical スモルテク アクティエボラーグ
Publication of JP2022504830A publication Critical patent/JP2022504830A/ja
Application granted granted Critical
Publication of JP7430718B2 publication Critical patent/JP7430718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04—Hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/36—Nanostructures, e.g. nanofibres, nanotubes or fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/102—Primary casings; Jackets or wrappings characterised by their shape or physical structure
    • H01M50/11—Primary casings; Jackets or wrappings characterised by their shape or physical structure having a chip structure, e.g. micro-sized batteries integrated on chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Figure 2022504830000001
ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品であって、第１の電極層と、第１の電極層から成長した複数の導電性ナノ構造と、複数の導電性ナノ構造内の各ナノ構造及び導電性ナノ構造によって被覆されずに残された第１の電極層を被覆する導電制御材料と、導電制御材料を被覆する第２の電極層と、を備えるＭＩＭ配置と、エネルギー蓄積部品の外部電気接続のための第１の接続構造と、エネルギー蓄積部品の外部電気接続のための第２の接続構造と、ＭＩＭ配置を少なくとも部分的に埋め込む電気絶縁性封入材料と、を備える、ＭＩＭエネルギー蓄積部品。

Description

本発明は、コンデンサ及び電池を含むディスクリート金属－絶縁体－金属（ＭＩＭ）静電及び／又は電気化学的エネルギー蓄積部品並びにそのようなディスクリート金属－絶縁体－金属（ＭＩＭ）エネルギー蓄積部品を製造する方法に関する。
エレクトロニクスの小型化は、何十年にも亘る傾向であり、多くの機能を備えた様々な種類の装置を目の当たりにすることができた。この進歩の大部分は、論理アプリケーション用のトランジスタ、抵抗及びコンデンサを小型化してシリコンに統合することで可能になった。比較すると、回路基板レベルの受動部品（抵抗、コンデンサ及びインダクタ）は、サイズ及び密度が少ししか進歩しなかった。その結果、受動部品は、次第に電子システムの大きな面積及び質量分率を占め、更に低いシステムコストで多くの電子システムを更に小型化するための大きな障害である。現在のスマートフォンは、通常、１０００を超えるディスクリートコンデンサ部品を用いる。電気自動車の回路基板は、このようなディスクリートコンデンサ部品を約１００００個用いており、上昇の傾向にある。そのような多数のコンデンサの必要性は、主に、エネルギー源（電池／主電源）からパッケージングスキーム（ＰＣＢ／ＳＬＰ／ＳｏＣ／ＳｉＰ）を介して機能性シリコンチップ／ダイ及びオンチップ集積回路までの電力を送る電力管理システムの問題に取り組む必要性によって推進される。そのような装置の統合の様々な段階で取り組むべき様々な電源管理の問題がある。
シリコン回路の小型化により、単位面積当たりの更に多くの機能を実現させることができた。そのような実現は、代償が伴い、ダイの電力管理システムに対して極端に強調されている。今日のシリコンチップは、電力グリッドに沿ったトランジスタからのリーク電流、相互接続グリッドでの高周波反射、寄生スイッチングノイズ等によって引き起こされる電力ノイズに大きく悩まされている。このような電力ノイズは、回路の電圧変動及びインピーダンス不整合を引き起こす可能性があり、ゲート遅延及び論理エラー、ジッター等を引き起こす可能性があり、壊滅的である可能性がある。そのようなオンチップ電力管理ソリューションに取り組む方法は、広大な研究分野である。そのような問題に取り組む方法の一つは、回路に集積された金属絶縁体金属（ＭＩＭ）デカップリングコンデンサを用いることである。しかしながら、ダイ内部の問題に対処するためのそのような集積スキームは、ダイの表面にデカップリングコンデンサを集積するためのホワイトスペース（ダイで利用可能な高価な実際に見積もられるスペース）によって制限される。オンチップデカップリングコンデンサの場合、ホワイトスペースが減少し、今日の世代のダイ当たり約１０％しか割り当てられていないことが報告されている。
したがって、規定の２Ｄ領域内でそのようなデカップリングコンデンサの静電容量密度を上げる必要がある。いくつかの解決策が、Ａ. Ｍ. Ｓａｌｅｅｍ等による‘Ｉｎｔｅｇｒａｔｅｄ ｏｎ－ｃｈｉｐ ｓｏｌｉｄ ｓｔａｔｅ ｃａｐａｃｉｔｏｒ ｂａｓｅｄ ｏｎ ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｃａｒｂｏｎ ｎａｎｏｆｉｂｅｒｓ, ｇｒｏｗｎ ｕｓｉｎｇ ａ ＣＭＯＳ ｔｅｍｐｅｒａｔｕｒｅ ｃｏｍｐａｔｉｂｌｅ ｐｒｏｃｅｓｓ’, Ｓｏｌｉｄ Ｓｔａｔe Ｅｌｅｃｔｒｏｎｉｃｓ, ｖｏｌ． １３９， ７５ （Ｊａｎｕａｒｙ ２０１８）及び欧州特許出願公開第２０７４６４１号明細書で提案されるとともに実証されている。従来技術は、従来のＭＩＭコンデンサに関して容量値の改善を示してきた。しかしながら、実証された装置は、接点に存在するフィールド酸化物又は装置領域の外側でランダムに成長するナノ構造による寄生容量に悩まされる傾向があり、これによって、意図的ではなく制御されていない寄生効果（容量性／抵抗性／誘導性）が装置に存在し、回路の実装に悪影響を及ぼす。実用的な実装に対するそのような技術概念の利益を減少させる寄生からそのような装置を解放するために、多くの設計及び処理の改善ステップ（例えば、ＣＭＰ平坦化処理、フィールド酸化物除去等）が必要であると予想される。
別の角度から見ると、ＰＣＢ／ＳＬＰボードレベルで、ほとんどの場合に電力を供給する電源レール（例えば、±２．５Ｖ、±１２Ｖ又は３．３Ｖ等）は、リニア電源又はスイッチモード電源技術によって生成される。それらは両方とも、電子回路の電力網に給電する前に整流及びフィルタリング又は調整段階を有するにもかかわらず、リップルノイズを有する可能性がある。したがって、通常、ボード上には多くのコンデンサがあり、ＩＣのスイッチング周波数が高くなるに従ってコンデンサの量及び値が大きくなる。さらに、ＩＣの電源要件が低い動作電圧に向かうに従って電源要件及びノイズのマージンは益々厳しくなる。さらに、ＳｏＣ／ＳｉＰ、ＦＯＷＬＰ／ＦＩＷＬＰ／異種ＩＣのチップレットウェーハレベルパッケージング／異種統合のようなシステムレベルパッケージングの進歩に伴い、電力管理が主要な問題になりつつある。電源レギュレーションの不良、ＰＣＢ電源相互接続の長さ／形状、ワイヤの寄生、ＩＣのスイッチング周波数、ＥＭＩの影響等により、電圧レベルでノイズが発生する可能性がある。そのような複雑な集積パッケージの場合、性能を向上させるには、様々なＩＣに近いコンデンサが必要である。
そのようなディスクリート部品を製造するための今日の業界標準のＭＬＣＣ／ＴＳＣ／ＬＩＣＣコンデンサ技術は、１００μｍ未満、好適には、２０μｍ未満の更に低い高さ（Ｚ高さ）に対する要求の高まりに適合することが課題となっている。この要求は、バンプ相互接続の高さ及びピッチ／間隔の減少によるＳｏＣ／ＳｉＰパッケージングソリューション間で適合するためにＳｏＣ／ＳｉＰパッケージングに統合されたＩＣが高さを７０μｍ未満の高さのコンデンサを必要とするという事実によるものである。
この問題を回避するために、米国特許出願公開第２０１７／００１２０２９号明細書は、ダイの裏側にＭＩＭコンデンサ構成を収容するための実施形態を示す。しかしながら、このような方式は、ＣＭＯＳ互換性が必要であり、組み立てるダイごとに実行する必要がある。これは、互いに異なる技術ノードでのそのようなＭＩＭ構造の適応の複雑さ及びそのような実装に関連するコストのために、そのような技術概念の制限を伴う可能性がある。これは、本質的にダイ当たりのコストを大幅に増加させる可能性があり、パッケージングレベルで必要とされる機能当たりの費用便益を損なう可能性がある。
ＭＬＣＣは、世界で用いられている最も有名なタイプのディスクリート部品である。このようなディスクリート部品は、特定のシステム／装置で毎年何兆も用いられている。これらの部品の小型化にはある程度の進歩があり、商業的に見つけることができる最も薄いものは、太陽誘電によって１１０μｍであると主張されている。サムスンの電気機械システムは、厚さを減らすとともに更に低いＥＳＬ（実効直列インダクタンス）に到達するためにＬＩＣＣの概念を導入した。ＩＰＤｉＡ（現在は村田製作所の一部）は、９００ｎＦ／ｍｍ2を超える驚異的な静電容量値を備えた８０μｍの薄さのＴＳＣのディスクリート部品を導入した。しかしながら、ＭＬＣＣ、ＬＩＣＣ及びＴＳＣは、関連する材料（原材料/誘電体粒子）、処理スキーム（焼結／シリコンエッチング）並びに原材料及び処理のコストのために、Ｚ寸法（高さ）を更に下げるのに苦労する傾向がある。ＭＬＣＣプロセスでは、銅、ニッケル、銀、金、タンタル、チタン酸バリウム、アルミナ等を含むコンデンサの製造に用いられる原材料の制限を完全に理解する必要がある。セラミッククラス２ＭＬＣＣは、温度変化、印加電圧及び時間の経過（経年変化）によって悪影響が及ぼされ、静電容量値がベンダーにより当初規定した静電容量値から大幅に低下することも知られている。そのような劣化は、システムのセキュリティに関連するサブシステム（電気自動車等）に悪影響を及ぼす可能性がある。
したがって、確立された技術に基づくこれらの部品の更なる小型化は、以前ほどコスト競争力がない可能性がある。ディスクリートコンデンサ部品がコストを犠牲にすることなくフリップチップバンプ相互接続の間に収まるように、２Ｄ空間及び３Ｄ空間の両方で十分に小さくなる必要性に整合することは特に困難である。
ディスクリートコンデンサ部品を、工業製品需要を満たすために数兆単位で製造する必要があり、ＣＭＯＳ互換技術は、ＭＬＣＣ、ＬＩＣＣ又はＴＳＣに関してディスクリートコンデンサ部品を製造するために利用するにはコストが非常に高くなる。
したがって、革新的なソリューションを必要とする集積コンデンサ及びディスクリートコンデンサ部品の製品の間には大きなギャップがあることは明らかである。同じことが他のタイプのエネルギー蓄積部品にも当てはまる。
したがって、本発明の第１の態様によれば、ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品であって、第１の電極層と、第１の電極層から成長した複数の導電性ナノ構造と、複数の導電性ナノ構造内の各ナノ構造及び導電性ナノ構造によって被覆されずに残された第１の電極層を被覆する導電制御材料と、導電制御材料を被覆する第２の電極層と、を備えるＭＩＭ配置と、エネルギー蓄積部品の外部電気接続のための第１の接続構造と、エネルギー蓄積部品の外部電気接続のための第２の接続構造と、ＭＩＭ配置を少なくとも部分的に埋め込む電気絶縁性封入材料と、を備える、ＭＩＭエネルギー蓄積部品を提供する。
実施の形態によれば、エネルギー蓄積部品は、静電エネルギー、電気化学的エネルギー又はそれらの組み合わせの蓄積を容易にすることができる。
実施の形態によれば、導電制御材料は、固体誘電体であってもよく、ＭＩＭエネルギー蓄積部品は、ナノ構造電池部品であってもよい。
他の実施の形態によれば、導電制御材料は、電解質であってもよく、ＭＩＭエネルギー蓄積部品は、ナノ構造電池部品であってもよい。
有利なことに、ナノ構造は、一般に垂直に成長するように「非水平に」成長してもよい。ナノ構造は、一般には、真っ直ぐであってもよい、らせん状であってもよい、分岐していてもよい、波状であってもよい又は傾斜していてもよい。
本願の文脈において、「コンフォーマルコーティング」という用語は、材料の層の厚さが表面の配向に関係なく同じになるように材料の層を表面に堆積させることを意味すると理解されるべきである。そのようないわゆるコンフォーマル層又はフィルムを達成するための様々な堆積方法は、当業者に周知である。適切と思われる堆積方法の注目すべき例は、ＣＶＤ、ＡＬＤ、ＰＶＤ等の様々な蒸着方法である。
「固体誘電体材料」とは、室温で固体状態にある誘電体材料と理解されるべきである。したがって、この用語は、室温で液体である全ての材料を除外する。
「固体電解質材料」とは、室温で固体状態又はゾルゲル状態にある電解質材料と理解されるべきである。
固体誘電体材料は、有利には、いわゆる高誘電率誘電体であってもよい。高誘電率材料の例は、例えば、ＨｆＯｘ、ＴｉＯｘ、ＴａＯｘ及び他の周知の高誘電率材料を含む。代替的には、誘電体は、例えば、ポリプロピレン、ポリスチレン、ポリ（ｐ－キシリレン）、パリレン等のポリマーであってもよい。Ａｌ2Ｏ3、ＳｉＯｘ、ＳｉＮｘ等の他の周知の誘電体材料を用いてもよい。本発明は、必要に応じて少なくとも一つの誘電体層を用いることを考えている。有効な誘電特性又は電界特性を制御するために、複数の誘電体材料又は互いに異なる誘電体層の複数の層も考えられる。
ナノ構造の電気化学的蓄積又は電池では、導電制御材料は、導電制御材料を介したイオンの輸送を可能にすることによりエネルギーの蓄積を行うこと等による導電制御材料に存在するエネルギー蓄積メカニズムの一部として主にイオンを含む。適切な電解質は、固体又は半固体の電解質であってもよく、電解質として、例えば、チタン酸ストロンチウム、イットリア安定化ジルコニア、ＰＭＭＡ、ＫＯＨ、酸窒化リチウムリン、Ｌｉベースの複合材料等として作用するために、固体結晶、セラミック、ガーネット又はポリマー又はゲルの形態を選択してもよい。電解質層は、ポリマー電解質を含んでもよい。ポリマー電解質は、ポリマーマトリックス、添加剤及び塩を含んでもよい。
導電制御電解質材料を、ＣＶＤ、熱処理、スピンコーティング、スプレーコーティング又は産業で用いられる他の適切な方法を介して堆積してもよい。
本発明の実施の形態によれば、導電制御材料は、層状構成の固体誘電体及び電解質を含んでもよい。そのような実施の形態では、ＭＩＭエネルギー蓄積部品は、コンデンサタイプ（静電）のエネルギー蓄積装置とバッテリタイプ（電気化学）のエネルギー蓄積装置の間のハイブリッドと見なすことができる。この構成は、純粋なコンデンサ部品よりも高いエネルギー密度及び電力密度を提供し、純粋な電池部品よりも高速な充電を提供する場合がある。
本発明は、任意の基板、例えば、Ｓｉ、ガラス、ＳｉＣ、ステンレス鋼、金属箔、例えば、Ａｌ／Ｃｕ／Ａｇ等の箔又は産業で用いられるその他の適切な基板を用いることを考える。基板は、略平坦な表面を提供することができる又は平坦でない場合がある。
第１の電極層及び第２の電極層のうちの一方又は両方は、有利には、内部パターン又は穴等がほとんどない均一で途切れのない層であってもよい。別の態様では、電極の一方又は両方は、例えば、円形パターンにおいて又はコンデンサがビアの周りに形成される場合にコンデンサ電極の任意の特定の所望の設計に適合するようにパターン化されてもよい。
本発明は、エネルギー蓄積部品の設計及び性能のニーズに応じた任意の金属又は金属合金又はドープされたシリコン又は金属酸化物、例えば、ＬｉＣｏ０2等を用いることを考える。例えば、金属層は、遷移金属酸化物、リチウムと遷移金属の複合酸化物又はその混合物を含んでもよい。遷移金属酸化物は、リチウムコバルト酸化物、リチウムマンガン酸化物又は酸化バナジウムを含んでもよい。 金属接触層は、Ｌｉ、シリコンスズ酸窒化物、Ｃｕ及びその組合せからなる群から選択されるものを含んでもよい。
本発明は、第１の電極層として用いられる又は第１の電極層に含まれる基板も考える。本発明は、費用効果が高く、非常にコンパクトで、特に薄く、離散的な金属－絶縁体－金属（ＭＩＭ）エネルギー蓄積部品を、複数の垂直に成長した導電性ナノ構造を備えるＭＩＭ配置を用いて実現できる、という認識に基づく。本発明の実施の形態を通じて、１００μｍ未満のプロファイル高さを有する受動エネルギー蓄積部品を実現することができ、それらは、既存のＭＬＣＣ／ＴＳＣ部品の競争力のある代替物となることができる。部品の高さを低くすると、回路基板上の利用可能なスペースをより効率的に利用できるようになる。例えば、本発明の実施の形態による非常に薄いディスクリートＭＩＭコンデンサ部品又は電池部品を、集積回路（ＩＣ）パッケージの底側に配置することができ、それにより、更にコンパクトな回路レイアウト及びＩＣとコンデンサ間の更に短い導体距離を提供する。これらのうちの少なくとも後者は、寄生容量及び寄生インダクタンスを低減し、それにより、改善された性能のＩＣを提供する。
しかしながら、本発明は、プロファイル高さが制約されない他の利用分野で用いるのに適切であることがある１００μｍより厚いプロファイル高さの製造の可能性を排除しない。
本発明の実施形態は、（ａ）単位面積／体積当たりの非常に高い静電容量又は電気化学容量値、（ｂ）２Ｄ及びＺ方向の薄型、（ｃ）互換性があるとともに２Ｄ、２．５Ｄ及び３Ｄパッケージング/アセンブリ/埋め込み技術に適した表面実装、（ｄ）形状因子の設計の容易化、（ｅ）温度及び印加電圧に対する安定性能及びロバスト性能、（ｆ）平方当たりの低い等価直列インダクタンス（ＥＳＬ）、（ｇ）容量性劣化のない長い寿命又は長いライフサイクル及び（ｈ）高い費用効果の要件を満たすことができる。
本発明の様々な実施の形態によれば、第２の電極層は、複数の導電性ナノ構造内の互いに隣接するナノ構造間の空間をナノ構造の底部と先端との間の少なくとも途中で底部から先端に向かって完全に満たすことができる。この構成により、エネルギー蓄積部品に含まれるＭＩＭ配置のロバストネス及び信頼性が向上し、エネルギー蓄積部品のロバストネス及び信頼性が向上する。特に、ＭＩＭ配置のナノ構造の機械的安定性を高めることができる。さらに、ナノ構造の間のボイドの潜在的な発生を減らすことができ、これは、特に、温度サイクルなどに関して、エネルギー蓄積部品の信頼性に有益となり得る。
実施の形態では、第２の電極層は、複数の導電性ナノ構造内の互いに隣接するナノ構造間の空間をナノ構造の底部と先端との間で完全に満たすことができ、これにより、エネルギー蓄積部品のロバストネス及び信頼性を更に改善することができる。
様々な実施の形態によれば、第２の電極層は、有利には、固体誘電体材料層をコンフォーマルコーティングする第１のサブ層と、第１のサブ層の上に形成された第２のサブ層と、を備えてもよい。
これらの実施の形態では、第２の電極層を、種々の堆積技術を用いて形成してもよい。第１の副層を、原子層堆積（ＡＬＤ）のようなコンフォーマルコーティングに適した堆積技術を用いて堆積してもよく、第２の副層を、電気めっき又は無電解めっきのような底部から最上部への堆積を確実にする比較的廉価で高速の堆積技術を用いて堆積してもよい。したがって、この構成は、性能とコストの間の有利なトレードオフを提供することができる。
有利には、第２の電極層は、第１の副層と第２の副層の間に第３の副層を更に備えてもよく、第３の副層は、第１の副層をコンフォーマルコーティングする。この構成では、第１の副層はいわゆる接着層であってもよく、第３の副層は、電気めっきのためのシード層であってもよく、第２の副層は、電気めっき層であってもよい。さらに、例えば、金属拡散バリアとしての（一つ以上の）追加の副層は、本発明の開示に従って都合よく堆積されてもよい。本発明は、金属拡散バリア及び接着層の両方として用いてもよい第１の副層も考える。
本発明は、第１の電極層及び第２の電極層において互いに異なる材料又は材料組成物を用いることも考える。
成長したナノ構造を用いることによって、ナノ構造の特性を大幅に調整することができる。例えば、成長条件を、各ナノ構造の大きな表面積を与えるとともにナノ構造の電荷運搬能力を増加させてコンデンサ部品の実施の形態の増加した静電容量及び電池部品の実施の形態の増加したエネルギー密度を提供する形態を達成するように選択してもよい。
導電性ナノ構造は、有利には、カーボンナノファイバー（ＣＮＦ）であってもよい。代替的には、導電性ナノ構造は、カーボンナノチューブ（ＣＮＴ）又は炭化物由来（ｃａｒｂｉｄｅ－ｄｅｒｉｖｅｄ）のカーボンナノ構造又はグラフェン壁であってもよい。さらに、実施の形態では、ナノ構造は、銅、アルミニウム、銀、ケイ化物のようなナノワイヤ又は導電性を有する他のタイプのナノワイヤであってもよい。
しかしながら、ＣＮＦの使用は、本発明の実施の形態によるディスクリートエネルギー蓄積部品にとって特に有利となりうる。ＣＮＴは、ＣＮＦより高い導電率を提供できることが知られている。しかしながら、導電性ＣＮＴを形成するプロセスも、半導体ＣＮＴの割合を形成する傾向があり、この割合は不明であるか正確に制御できない場合がある。一方、ＣＮＦは、金属製であり、それにより、再現性が向上する。さらに、ＣＮＦの表面積を、同一の全体寸法（直径及び高さ）を有するＣＮＴの表面積よりも著しく大きくすることができ、これにより、更に多くの電荷蓄積場所が提供され、それにより、更に高い電荷運搬能力がもたらされる。ＭＩＭ-配置のナノ構造の同一の数及び同一の全体の寸法に対して更に高い静電容量となる。
実施の形態では、カーボンナノファイバーを、少なくとも部分的に無定形炭素によって形成してもよい。この結果、表面積当たりの炭素原子の数が増加し、電荷蓄積場所が増加し、ＭＩＭ配置のナノ構造の同一の数及び同一の全体寸法に対する静電容量が大きくなる。
実施の形態では、カーボンナノファイバーは、分岐したカーボンナノファイバーであってもよい。この結果、アクセス可能な表面積が更に増大し、電荷蓄積場所が増加し、これにより、ＭＩＭ配置のナノ構造の同一の数及び同一の全体寸法に対する静電容量が大きくなる。
さらに、実施の形態によれば、複数のＣＮＦ内の各ＣＮＦは、波形表面構造を有してもよく、これにより、（ＣＮＦ当たりの）電荷蓄積位置の数を増加させる。
波形表面構造又は分岐したナノファイバー構造を有するＣＮＦの使用から完全に利益を得るために、ＣＮＦの非常に微細な波形又は分岐したナノ構造を再現することができる非常に薄いコンフォーマルフィルムとして固体誘電体材料を堆積させることが特に有利である。
さらに、本発明の第１の態様の実施の形態によるディスクリートＭＩＭエネルギー蓄積部品は、有利には、電子装置に含まれてもよく、電子装置は、プリント回路基板（ＰＣＢ）と、ＰＣＢ上の集積回路（ＩＣ）と、を更に備える。ディスクリートＭＩＭエネルギー蓄積部品を、ＰＣＢの上の導体パターンを介してＩＣに接続してもよい。代替的には、ディスクリートＭＩＭエネルギー蓄積部品を、ＩＣパッケージに接続してもよい。回路基板は、必ずしも従来のＰＣＢである必要はないが、フレキシブルプリント回路（ＦＰＣ）又はＳＬＰ（基板のようなＰＣＢ）であってもよい。
そのようなＣＮＦ ＭＩＭエネルギー蓄積ベースの部品を、便宜上、ＣＮＦ－ＭＩＭエネルギー蓄積部品と称してもよい。
本発明の第２の態様によれば、ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品であって、少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置であって、少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置はそれぞれ、第１の電極層と、第１の電極層から成長した複数の導電性ナノ構造と、複数の導電性ナノ構造内の各ナノ構造及び導電性ナノ構造によって被覆されずに残された第１の電極層を被覆する導電制御材料と、導電制御材料を被覆する第２の電極層と、を備える、少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置と、エネルギー蓄積部品の外部電気接続のための第１の接続構造であって、第１のＭＩＭ配置の第１の電極層に導電的に接続された、第１の接続構造と、エネルギー蓄積部品の外部電気接続のための第２の接続構造であって、第１のＭＩＭ配置の第２の電極層に導電的に接続された、第２の接続構造と、エネルギー蓄積部品の外部電気接続のための第３の接続構造であって、第２のＭＩＭ配置の第１の電極層に導電的に接続された、第３の接続構造と、エネルギー蓄積部品の外部電気接続のための第４の接続構造であって、第２のＭＩＭ配置の第２の電極層に導電的に接続された、第４の接続構造と、少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置を少なくとも部分的に埋め込む電気絶縁性封入材料と、を備える、ＭＩＭエネルギー蓄積部品を提供する。
本発明のこの第２の態様の更なる実施の形態及び第２の態様によって得られる効果は、本発明の第１の態様について上述したものと非常に類似している。
本発明の第３の態様によれば、ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品を製造する方法であって、基板を設けるステップと、基板の上にＭＩＭ配置を形成するステップと、エネルギー蓄積部品の外部電気接続のための第１の接続構造を形成するステップと、エネルギー蓄積部品の外部電気接続のための第２の接続構造を形成するステップと、電気絶縁性封入材料に少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置を少なくとも部分的に埋め込むステップと、を備える、方法を提供する。
実施の形態では、方法は、ＭＩＭ配置を形成するステップの後に基板を除去するステップを更に備えてもよい。
実施の形態では、基板は、第１の電極層を構成してもよい又は第１の電極層に含まれてもよい。そのような実施の形態では、基板は、ＭＩＭ配置を形成した後に除去されない。
本発明のこの第３の態様の更なる実施の形態及び第３の態様によって得られる効果は、本発明の第１の態様及び第２の態様について上述したものと非常に類似している。
本発明のこれらの態様及び他の態様は、本発明の例示的な実施の形態を示す添付の図面を参照して更に詳しく説明される。
図解の携帯電話の形態の本発明の実施の形態によるＭＩＭエネルギー蓄積部品の応用を概略的に示す。 現在の電子装置の典型的な回路基板を表すことができる従来技術による回路基板の例を概略的に示す。 本発明の例示的な実施の形態による図２の回路基板の上の従来のエネルギー蓄積部品をエネルギー蓄積部品と置き換えることのあり得る関連事項を概略的に示す。 本発明の第１の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 ＭＩＭコンデンサ部品のための第１の例示的なＭＩＭ配置の拡大図である。 ＭＩＭ電池部品のための第２の例示的なＭＩＭ配置の拡大図である。 本発明による製造方法の例示的な実施の形態を示すフローチャートである。 本発明の第２の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 本発明の第３の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 本発明の第４の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 本発明の第５の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 本発明の第６の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。 本発明の第７の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。
図１は、ここでは携帯電話１の形態の本発明の実施の形態による電子装置を概略的に示す。図１の簡略化された概略図では、携帯電話は、ほとんどの電子装置と同様に、パッケージ化された集積回路５が実装された回路基板３と、ここではコンデンサ７の形態であるエネルギー蓄積部品を含む受動部品を備えることを示す。
合理的で費用効果の高い大量生産のために現在利用可能な技術を用いる回路基板３の例示的な図である図２では、プリント回路基板（ＰＣＢ）９に取り付けられた多数のコンデンサ７が存在する。現在用いられているコンデンサ７は、最小パッケージ高さが約０．４ｍｍであるいわゆる多層セラミックコンデンサ（ＭＬＣＣ）であることが多い。
更に速い処理速度で更にコンパクトな電子装置を提供するために、デカップリング及び一時的なエネルギー蓄積に必要なコンデンサ７によって占有されるスペースを減少させるとともにＩＣ５と当該ＩＣ５に合うコンデンサ７の間の距離を減少させることが望ましい。
これを、本発明の実施の形態によるディスクリートＭＩＭエネルギー蓄積部品、この場合、ＭＩＭコンデンサ部品を用いて実現することができる。その理由は、そのようなＭＩＭコンデンサ部品が同一の静電容量及びフットプリントを有する従来のＭＬＣＣよりも著しく小さいパッケージ高さで作製できるからである。
図３は、本発明の例示的な実施の形態による図２の回路基板の上の従来のエネルギー蓄積部品をエネルギー蓄積部品と置き換えることのあり得る関連事項の概略図である。図３から明らかなように、本発明の実施の形態によるＭＩＭ－コンデンサ部品１１の減少したパッケージ高さは、ＩＣパッケージ５の接続ボール１３の間でＩＣパッケージ５の下のコンデンサ１１の配置を可能にする。明らかに、コンデンサ１１のこの配置は、更に小さいＰＣＢ９を可能にし、したがって、更にコンパクトな電子装置１を可能にする。ＩＣ５の能動回路とコンデンサ１１の間の更に短い距離も明らかに提供される。
図４は、本発明の第１の例示的な実施の形態によるＭＩＭエネルギー蓄積部品１１の概略図である。このＭＩＭエネルギー蓄積部品は、ディスクリートＭＩＭエネルギー蓄積部品であり、ＭＩＭ配置１３と、ここでは第１のバンプ１５の形態の第１の接続構造と、ここでは第２のバンプ１７の形態の第２の接続構造と、ＭＩＭ配置１３を少なくとも部分的に埋め込む誘電封入材料１９と、を備える。図４に見えるように、電気絶縁性封入材料１９は、エネルギー蓄積部品の外側境界面を少なくとも部分的に形成する。第１の接続構造及び第２の接続構造も、エネルギー蓄積部品の外側境界面を少なくとも部分的に形成する。
ＭＩＭ配置１３の第１の構成例を、図５Ａを参照して説明する。図５ＡのＭＩＭ装置１３を備えるＭＩＭエネルギー蓄積部品は、ＭＩＭコンデンサ部品である。図５Ａに概略的に示すように、ＭＩＭ配置１３は、第１の電極層２１と、第１の電極層２１から垂直に成長した複数の導電性ナノ構造２３と、複数の導電性ナノ構造内の各ナノ構造２３及び導電性ナノ構造２３によって被覆されずに残された第１の電極層２１を被覆する固体誘電体材料層２５と、固体誘電体材料層２５を被覆する第２の電極層２７と、を備える。図５Ａに見えるように、第２の電極層２７は、互いに隣接するナノ構造間の空間をナノ構造２３の底部２９と最上部３１の間の途中を超えて完全に満たす。図５Ａの例示的なＭＩＭ配置１３では、互いに隣接するナノ構造間の空間をナノ構造２３の底部２９と最上部３１の間の全体を超えて完全に満たす。
図５Ａのナノ構造２３と第２の電極層２７の間の境界の拡大図に見えように、第２の電極層２７は、固体誘電体材料層２５をコンフォーマルコーティングする第１の副層３３と、第２の副層３５と、第１の副層３３と第２の副層３５の間の第３の副層３７と、を備える。
さらに、例えば、図示しない金属拡散バリアとしての（一つ以上の）追加の副層は、本発明の開示に従って都合よく存在してもよい。
誘電体材料層２５は、互いに異なる材料組成の副層を含んでもよい多層構造であってもよい。
ＭＩＭ配置１３の第２の構成例を、図５Ｂを参照して説明する。図５ＢのＭＩＭ配置１３を備えるＭＩＭエネルギー蓄積部品は、ＭＩＭ電気化学的エネルギー蓄積部品／電池部品である。図５Ｂに概略的に示されるように、ＭＩＭ配置１３は、第１の電極層２１と、第１の電極層２１から垂直に成長した複数の導電性ナノ構造２３と、複数の導電性ナノ構造内の各ナノ構造２３及び導電性ナノ構造２３によって被覆されずに残された第１の電極層２１を被覆する任意選択のアノード／カソード材料層３４と、ナノ構造２３を被覆する電解質３６と、電解質３６を被覆する第２の電極層２７と、を備える。図５Ｂの例示的な実施の形態では、電解質３６は、互いに隣接するナノ構造間の空間をナノ構造２３の底部２９と最上部３１の間の途中を超えて完全に満たす。図５Ｂの例示的なＭＩＭ配置１３では、互いに隣接するナノ構造間の空間をナノ構造２３の底部２９と最上部３１の間の全体を超えて完全に満たす。しかしながら、実施の形態では、ナノ構造２３の上のコンフォーマルコーティングとして電解質３６を設けることが有益となり得る。
さらに、例えば、図示しない金属拡散バリアとしての（一つ以上の）追加の副層は、本発明の開示に従って都合よく存在してもよい。
ハイブリッド部品は、図５ＡのＭＩＭ配置及び図５ＢのＭＩＭ配置の組合せであるＭＩＭ配置１３を有してもよい。例えば、図５Ａの誘電体層２５を、図５Ｂのナノ構造２３と電解質３６の間に設けてもよい。そのようなハイブリッド部品は、図５Ｂの電解質３６と最上部電極２７の間に追加の誘電体層を更に備えてもよい。
図５Ａの例示的なＭＩＭ構成１３を有するディスクリートＭＩＭコンデンサ部品を製造する本発明の実施の形態による例示的な方法を、図６のフローチャートを参照して説明する。図５ＢのＭＩＭ配置１３を形成するために同様のステップを用いてもよいことを理解されたい。
第１のステップ６０１において、基板３９を設ける（図５Ａ参照）。様々な基板、例えば、シリコン、ガラス、ステンレス鋼、セラミック、ＳｉＣ又は産業で見られる他の任意の適切な基板材料を用いてもよい。しかしながら、基板は、ポリイミドのような高温ポリマーであってもよい。基板の主な機能は、本発明の開示によるＭＩＭコンデンサの処理を容易にすることである。
次のステップ６０２において、第１の電極層２１を基板３９の上に形成する。第１の電極層２１を、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）又は産業で用いられる他の任意の方法によって形成することができる。いくつかの実装形態では、第１の電極層２１は、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｃｏ、Ｐｔ、Ａｌ、Ａｕ、Ｐｄ、Ｎｉ、Ｆｅ及びケイ化物から選択される一つ又は複数の金属を含んでもよい。いくつかの実装形態では、第１の電極層２１は、ＴｉＣ、ＴｉＮ、ＷＮ及びＡＩＮから選択される一つ又は複数の導電性合金を含んでもよい。いくつかの実装形態では、第１の金属層２１は、一つ又は複数の導電性ポリマーを含んでもよい。いくつかの実装形態では、第１の金属層２１は、金属酸化物、例えば、ＬｉＣｏ０２、ドープシリコンであってもよい。いくつかの実装形態では、第１の金属層２１は、基板自体、例えば、Ａｌ／Ｃｕ／Ａｇ箔等であってもよい。
次のステップ６０３では、触媒層を第１の電極層２１の上に設ける。触媒を、例えば、ニッケル、鉄、白金、パラジウム、ニッケルケイ化物、コバルト、モリブデン、Ａｕ若しくはその合金としてもよい又は他の材料（例えば、シリコン）と組み合わせてもよい。ここに記載した技術をナノ構造の無触媒成長プロセスにも適用できるので、触媒は任意選択とすることができる。触媒を、触媒粒子のスピンコーティングによって堆積することもできる。
いくつかの実装形態では、触媒の層は、ナノ構造を成長させるとともに接続電極として用いるために用いられる。そのような実施において、触媒は、ニッケル、鉄、白金、パラジウム、ニッケルケイ化物、コバルト、モリブデン、Ａｕ若しくはその合金の厚い層であってもよい又は周期表からの他の材料と組み合わせてもよい。（図５Ａに示さない）触媒層を、均一な層として又はパターン化された層として設けてもよい。パターン化された層の形成は、当然、パターン化されていない層よりも多くの処理を必要とするが、更に高い又は更に低い更に規則的な密度のナノ構造２３を提供することができ、それによって、完成したＭＩＭコンデンサ部品の更に高い静電容量又は複数のコンデンサが部品１１に埋め込まれている場合のコンデンサ装置ごとの絶対静電容量値を超える更なる制御を提供することができる。
ナノ構造２３は、ステップ６０４で触媒層から成長する。上記概要で説明したように、本発明者は、垂直に成長したカーボンナノファイバー（ＣＮＦ）がＭＩＭコンデンサ構成要素１１に特に適していることを見出した。垂直に成長したナノ構造を用いることによって、ナノ構造の特性の広範囲の調整が可能になる。例えば、成長条件を、各ナノ構造の大きな表面積を与える形態を実現するように選択することができ、これは、電荷蓄積容量又は２Ｄフットプリント当たりの容量を増加させることができる。ＣＮＦの代替として、ナノ構造は、金属カーボンナノチューブ又は炭化物由来のカーボンナノ構造、銅、アルミニウム、銀及びケイ化物のようなナノワイヤ又は導電性を有する他のタイプのナノワイヤであってもよい。有利には、触媒材料及び成長ガス等を、ナノ構造２３のいわゆる先端成長を実現するための既知の方法で本来選択することができ、それによって、ナノ構造２３の先端３１に触媒層材料をもたらすことができる。垂直に整列した導電性ナノ構造２３の成長に続いて、ナノ構造２３及び第１の電極層２１は、主にナノ構造２３と導電制御材料の間の接着を改善するために任意選択で金属層によってコンフォーマルコーティングされてもよい。
垂直に整列した導電性ナノ構造２３の成長に続いて、ナノ構造２３及びナノ構造２３によって被覆されずに残された第１の電極層２１の部分は、ステップ６０５において、固体誘電体材料の層２５によってコンフォーマルコーティングされる。有利には、固体誘電体材料層２５を、いわゆる高誘電率誘電体で構成してもよい。高誘電率誘電体材料は、例えば、ＨｆＯｘ、ＴｉＯｘ、ＴａＯｘ又はその他の周知の高誘電率誘電体であってもよい。代替的には、誘電体は、例えば、ポリプロピレン、ポリスチレン、ポリ（ｐ－キシリレン）、パリレン等のポリマーであってもよい。ＳｉＯｘ又はＳｉＮｘのような他の周知の誘電体材料も誘電体層として用いてもよい。他の適切な導電制御材料を適切に用いてもよい。誘電体材料を、ＣＶＤ、熱処理、原子層堆積（ＡＬＤ）、スピンコーティング、スプレーコーティング又は産業で用いられる他の適切な方法で堆積してもよい。様々な実施の形態において、実効誘電率を制御するために互いに異なる誘電率又は互いに異なる厚さの複数の誘電体層又は互いに異なる誘電体材料を用いること又は誘電体膜の特性を制御するために絶縁破壊電圧又はその組合せに影響を及ぼすことが有利となり得る。有利には、固体誘電体材料層２５は、誘電体層がナノ構造２３全体を被覆してコンデンサ装置の漏れ電流が最小になるようにナノ構造２３の上に原子均一性で均一にコーティングされる。固体誘電体層２５に原子均一性を提供する別の利点は、固体誘電体層２５がナノ構造の成長中に導入され得る導電性ナノ構造２３の非常に小さな表面不規則性に適合できることである。これは、ＭＩＭ配置１３の増加した総電極表面積を提供し、これによって、所定の部品寸法に対して更に高い静電容量を提供する。ナノ構造の上に金属層をコンフォーマルコーティングするステップは、例えば、誘電体層２５又は該当する場合は電解質層のナノ構造２３への接着を容易にするために任意選択でステップ６０４と６０５との間に導入されてもよい。
次のステップ６０６において、接着金属層－第２の電極層２７の上述した第１の副層３３－を、固体誘電体材料層２５の上にコンフォーマルコーティングする。接着金属層３３は、ＡＬＤを用いて有利に形成することができ、接着金属層３３に適した材料の例は、Ｔｉ又はＴｉＮであってもよい。
接着金属層３３の最上部に、いわゆるシード金属層３７－第２の電極層２７の上述した第３の副層３７－を、任意選択で、ステップ６０７で形成してもよい。シード金属層３７を、接着金属層３３の上にコンフォーマルコーティングしてもよい。シード金属層３７は、例えば、Ａｌ、Ｃｕ又は他の任意の適切なシード金属材料から作製してもよい。
シード金属層３７の形成に続いて、上述した第２の副層３５をステップ６０８で設ける。第２の電極層２１のこの第２の副層３５を、例えば、電気めっき、無電解めっき又は当技術分野で知られている他の任意の方法のような化学的方法によって形成してもよい。 図５に概略的に示すように、第２の副層３５は、改善された構造的なロバストネス等を提供するためにナノ構造２３の間の空間を有利に満たしてもよい。
バンプ、ボール又はピラーのような第１の接続構造１５及び第２の接続構造１７を、それ自体既知の技術を用いてステップ６０９で形成する。
次のステップ６１０において、絶縁性封入材料１９を、ＭＩＭ装置１３を少なくとも部分的に埋め込むために設ける。任意の既知の適切な封入材料、例えば、シリコーン、エポキシ、ポリイミド、ＢＣＢ、樹脂、シリカゲル、エポキシアンダーフィル等を封入層に用いることができる。いくつかの態様において、シリコーン材料は、シリコーン材料が特定の他のＩＣパッケージングスキームに適合する場合には有利になることができる。封入剤を、封入層を形成するために硬化させてもよい。本発明のいくつかの態様において、封入剤層は、硬化性材料であり得るので、受動部品を、硬化プロセスを通じて付着することができる。いくつかの態様において、封入剤の誘電率は、ＭＩＭ構造で用いられる誘電体材料の誘電率と異なる。いくつかの態様において、封止材の更に低い誘電率は、ＭＩＭコンデンサを製造する際に用いられる誘電体材料と比べると好ましい。いくつかの態様において、ＳｉＮ、ＳｉＯ又はスピンオンガラスも封止材料として用いることができる。封止材層を、スピンコーティングするとともに乾燥することができる、又は、ＣＶＤによって若しくは当技術分野で既知の他の任意の方法によって堆積することができる。
このステップの後、基板３９を、任意選択のステップ６１１において、完成したＭＩＭコンデンサ部品の所望の構成に応じて任意選択で薄くしてもよい又は完全に除去してもよい。
基板が第１の電極である場合、このステップは、さらに薄くする必要がない限り任意選択である。
次のステップ６１２において、パネル又はウェファを、ディスクリートＭＩＭコンデンサ部品１１を提供するために既知の技術を用いて個別化する。
上述した実施の形態のいずれも、産業で用いられるウェファレベルプロセス及びパネルレベルプロセスで製造するのに適している。これらはそれぞれ、便宜的にウェーハレベル処理及びパネルレベル処理と称される。ウェファレベル処理では、通常、２インチから１２インチのウェファのサイズの円形基板が用いられる。パネルレベルの処理では、サイズは、機械能力によって定義され、通常は、限定されない１２～１００インチの更に大きいサイズの円形、長方形又は正方形にすることができる。パネルレベルの処理は、通常、スマートテレビの製造に用いられる。したがって、サイズを、テレビのサイズ以上にすることができる。ウェーハレベルプロセスの一態様では、上述した実施の形態の少なくとも一つは、半導体を処理する半導体製造工場のウェーハレベルで処理される。別の態様では、パネルレベルのプロセスの場合、上述した実施の形態の少なくとも一つは、パネルレベル処理を用いて処理される。設計要件に応じて、処理後、ウェーハ又はパネルは、標準のダイシング、プラズマダイシング又はレーザー切断を用いて更に小さな断片に切断される。そのような個別化プロセスのステップは、必要に応じて形成される個別のコンポーネントの形状とサイズを調整するためにダイシング、プラズマダイシング又はレーザー切断によって構成することができる。
また、本発明は、ロールツーロール製造技術で用いられる互換性があると考えられる。ロールツーロール処理は、プラスチック又は金属箔のロール上に柔軟で大面積の電子装置を製造する方法である。この方法は、印刷方法とも称される。ロールツーロール印刷で用いられる基板材料は、通常、紙、プラスチックフィルム、金属箔又はステンレス鋼である。ロールツーロール方法は、ウェファレベル又はパネルレベルのような他の方式より著しく高いスループットを可能にし、著しく小さいカーボンフットプリントを有し、エネルギーの使用量が少なくなる。ロールツーロール処理は、フレキシブルかつ大面積の電子装置、フレキシブルソーラーパネル、印刷／フレキシブル薄膜電池、繊維及び織物、金属箔及びシート製造、医薬品、建物内のエネルギー製品並びに膜及びナノテクノロジーのような多くの製造分野で適用されている。
図７は、本発明の第２の例示的な実施の形態によるＭＩＭエネルギー蓄積部品１１の概略図である。図７のＭＩＭエネルギー蓄積部品１１は、部品の積み重ねを容易にするために導電性ビア４１を設けるという点で図４を参照して上述したものとは異なる。
図８は、本発明の第３の例示的な実施の形態によるＭＩＭエネルギー蓄積部品１１の概略図である。図８のＭＩＭエネルギー蓄積部品１１は、第１の接続構造１５及び第２の接続構造１７をＭＩＭエネルギー蓄積部品１１の対向する側面上の端部接点として設けるという点で図４を参照して上述したものとは異なる。図８では、第１の接続構造１５及び第２の接続構造１７が長方形の部品１１の短辺に配置されているように示される。実施の形態では、第１の接続構造１５及び第２の接続構造１７を、代わりに、部品の長辺に配置してもよい。そのような構成は、部品の直列インダクタンスを低減することができる。
図９は、本発明の第４の例示的な実施の形態によるＭＩＭエネルギー蓄積部品１１の概略図である。図９のＭＩＭエネルギー蓄積部品１１は、第１の接続構造１５及び第２の接続構造１７をＭＩＭエネルギー蓄積部品１１の最上面及び底面として設けるという点で図４を参照して上述したものとは異なる。この例示的な実施の形態では、ＭＩＭ装置１３の上述した製造に用いられる基板は、第１の接続構造１５及び第２の接続構造１７の形成後に完全に又は部分的に除去される。
図１０は、本発明の第５の例示的な実施の形態によるＭＩＭエネルギー蓄積部品１１の概略図である。図１０のＭＩＭエネルギー蓄積部品１１は、第１のＭＩＭ配置１３ａ及び第２のＭＩＭ配置１３ｂを備える。図１０に示すように、第１のＭＩＭ装置１３ａの第２の電極２７ａは、第１の接続構造１５に接続され、第２のＭＩＭ装置１３ｂの第２の電極２７ｂは、第２の接続構造１７に接続される。第１の電極２１は、第１のＭＩＭ配置１３ａ及び第２のＭＩＭ配置１３ｂに共通である。したがって、結果として得られるＭＩＭエネルギー蓄積部品１１は、直列に接続された二つのエネルギー蓄積部を備える。これは、第１の接続構造１５と第２の接続構造１７の間の－ＭＩＭエネルギー蓄積部品１１の全電圧が第１のエネルギー蓄積部（第１のＭＩＭ配置１３ａ）と第２のエネルギー蓄積部（第２のＭＩＭ配置１３ｂ）の間に分布していることを意味する。これにより、部品の更に高い動作電圧を提供することができ、絶縁破壊電圧を増大することができる。
図１１は、多層ＭＩＭエネルギー蓄積部品１１の形態の本発明の第６の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。図１１のエネルギー蓄積部品１１は、概念的にはＭＬＣＣ蓄積部品に類似しているが、誘電体材料の層の代わりに、図９に関連して上述したＭＩＭエネルギー蓄積部品と同様のＭＩＭ配置がそれぞれ、第１の接続構造１５に接続された電極及び第２の接続構造１７に接続された電極の間に設けられる。 図１１のＭＩＭエネルギー蓄積部品１１は、従来のＭＬＣＣ部品と同様のパッケージ高さを示すが、静電容量が著しく高くなる。
図１２は、本発明の第７の例示的な実施の形態によるＭＩＭエネルギー蓄積部品の概略図である。このＭＩＭエネルギー蓄積部品１１は、複数のＭＩＭエネルギー蓄積部及びビア４１を備える。互いに異なるＭＩＭエネルギー蓄積部を、必要に応じて、互いに異なるエネルギー蓄積容量値に調整することができる。図１２のＭＩＭエネルギー蓄積部品１１は、一部の応用では、多数のディスクリートエネルギー蓄積部品の有益な代替手段となることがある。
当業者は、本発明が決して上述した好適な実施の形態に限定されないことを理解している。それどころか、添付した特許請求の範囲内で多くの変更及び変形が可能である。
請求項において、単語「備える」は、他の要素又はステップを除外せず、不定冠詞（ａｒｔｉｃｌｅ ”ａ” ｏｒ ”ａｎ”）は、複数を除外しない。単一のプロセッサ又は他のユニットは、特許請求の範囲に記載された複数の項目の機能を果たすことができる。 特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組合せを有利に用いることができないことを示すものではない。特許請求の範囲内の引用符号は、範囲を制限するものとして解釈されるべきではない。

Claims (44)

  1. ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品であって、
    第１の電極層と、
    前記第１の電極層から成長した複数の導電性ナノ構造と、
    前記複数の導電性ナノ構造内の各ナノ構造及び前記導電性ナノ構造によって被覆されずに残された前記第１の電極層を被覆する導電制御材料と、
    前記導電制御材料を被覆する第２の電極層と、
    を備えるＭＩＭ配置と、
    前記エネルギー蓄積部品の外部電気接続のための第１の接続構造と、
    前記エネルギー蓄積部品の外部電気接続のための第２の接続構造と、
    前記ＭＩＭ配置を少なくとも部分的に埋め込む電気絶縁性封入材料と、
    を備える、ＭＩＭエネルギー蓄積部品。
  2. 前記導電制御材料は、前記複数の導電性ナノ構造内の各ナノ構造及び前記導電性ナノ構造によって被覆されずに残された前記第１の電極層をコンフォーマルコーティングする、請求項１に記載のＭＩＭエネルギー蓄積部品。
  3. 前記電気絶縁性封入材料は、前記第１の接続構造及び前記第２の接続構造が前記電気絶縁性封入材料によって被覆されないままにする、請求項１又は２に記載のＭＩＭエネルギー蓄積部品。
  4. 前記電気絶縁性封入材料は、前記エネルギー蓄積部品の外側境界面を少なくとも部分的に形成する、請求項１～３のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  5. 前記第１の接続構造及び前記第２の接続構造の各々は、前記エネルギー蓄積部品の外側境界面を少なくとも部分的に形成する、請求項１～４のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  6. 前記第２の電極層は、前記複数の導電性ナノ構造内の互いに隣接するナノ構造間の空間を前記ナノ構造の底部と最上部の間の少なくとも途中で完全に満たす、請求項１～５のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  7. 前記第２の電極層は、前記複数の導電性ナノ構造内の互いに隣接するナノ構造間の空間を前記ナノ構造の底部と最上部の間の全体に亘って完全に満たす、請求項１～６のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  8. 前記第２の電極層は、
    前記導電制御材料をコンフォーマルコーティングする第１の副層と、
    前記第１の副層の上に形成された第２の副層と、
    を備える、請求項１～７のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  9. 前記第２の電極層は、前記第１の副層と前記第２の副層との間に第３の副層を備え、前記第３の副層は、前記第１の副層をコンフォーマルにコーティングする、請求項８に記載のＭＩＭエネルギー蓄積部品。
  10. 前記導電性ナノ構造は、カーボンナノファイバー（ＣＮＦ）である、請求項１～９のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  11. 前記カーボンナノファイバーは、少なくとも部分的に無定形炭素によって形成された、請求項１０に記載のＭＩＭエネルギー蓄積部品。
  12. 前記カーボンナノファイバーは、波形表面構造を有する及び／又は分岐したナノファイバーである、請求項１０又は１１に記載のＭＩＭエネルギー蓄積部品。
  13. 前記ＭＩＭ配置は、前記第１の電極層と前記複数の導電性ナノ構造内のナノ構造との間に触媒層を更に備える、請求項１～１２のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  14. 前記触媒層は、予めパターン化された触媒層である、請求項１３に記載のＭＩＭエネルギー蓄積部品。
  15. 前記触媒層は、周期的構成で予めパターン化されている、請求項１４に記載のＭＩＭエネルギー蓄積部品。
  16. 前記ＭＩＭ配置に備えられた前記複数の導電性ナノ構造内の各ナノ構造は、前記ナノ構造の先端に触媒材料を含む、請求項１３～１５のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  17. 前記ＭＩＭ配置に備えられた前記複数の導電性ナノ構造内のナノ構造の表面密度は、少なくとも１０００／ｍｍ2である、請求項１～１６のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  18. 前記第１の電極層を直接支持する基板を更に備える、請求項１～１７のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  19. 前記基板は、電気的に非導電性である、請求項１８に記載のＭＩＭエネルギー蓄積部品。
  20. 前記ＭＩＭエネルギー蓄積部品は、最上面と、底面と、前記最上面と前記底面とを接続する側面と、を有し、
    前記第１の接続構造は、前記最上面の第１の部分を構成し、
    前記第２の接続構造は、前記最上面の第２の部分を構成する、請求項１～１９のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  21. 前記ＭＩＭエネルギー蓄積部品は、最上面と、底面と、前記最上面と前記底面とを接続する側面と、を有し、
    前記第１の接続構造は、前記最上面の一部を構成し、
    前記第２の接続構造は、前記底面の一部を構成する、請求項１～１９のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  22. 前記ＭＩＭエネルギー蓄積部品は、最上面と、底面と、前記最上面と前記底面とを接続する側面と、を有し、
    前記第１の接続構造は、前記側面の一部を構成し、
    前記第２の接続構造は、前記側面の一部を構成する、請求項１～２１のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  23. 前記ＭＩＭエネルギー蓄積部品は、前記底面から前記最上面に延在する少なくとも一つのビアを更に備える、請求項２０～２２のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  24. 前記第１の接続構造は、前記ＭＩＭ配置の第１の電極層に導電的に接続され、
    前記第２の接続構造は、前記ＭＩＭ配置の第２の電極層に導電的に接続された、請求項１～２３のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  25. 少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置を備え、前記少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置はそれぞれ、
    第１の電極層と、
    前記第１の電極層から成長した複数の導電性ナノ構造と、
    前記複数の導電性ナノ構造内の各ナノ構造及び前記導電性ナノ構造によって被覆されずに残された前記第１の電極層を被覆する導電制御材料と、
    前記導電制御材料を被覆する第２の電極層と、
    を備える、請求項１～２４のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  26. 前記第１の接続構造は、前記第１のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの一方に接続され、
    前記第１のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの他方は、前記第２のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの一方に接続され、
    前記第２の接続構造は、前記第２のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの他方に接続された、請求項２５に記載のＭＩＭエネルギー蓄積部品。
  27. 前記第１の接続構造は、前記第１のＭＩＭ配置の前記第１の電極層及び前記第２のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの一方に接続され、
    前記第２の接続構造は、前記第１のＭＩＭ配置の前記第２の電極層及び前記第２のＭＩＭ配置の前記第１の電極層と前記第２の電極層のうちの他方に接続された、請求項２５に記載のＭＩＭエネルギー蓄積部品。
  28. 前記第１のＭＩＭ配置及び前記第２のＭＩＭ配置は、層状構成で配置された、請求項２６又は２７に記載のＭＩＭエネルギー蓄積部品。
  29. 前記導電制御材料は、固体誘電体であり、前記ＭＩＭエネルギー蓄積部品は、ナノ構造コンデンサ部品である、請求項１～２８のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  30. 前記導電制御材料は、電解質であり、前記ＭＩＭエネルギー蓄積部品は、ナノ構造電池部品である、請求項１～２８のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  31. 前記導電制御材料は、層状構成の固体誘電体及び電解質を含む、請求項１～２８のいずれか一項に記載のＭＩＭエネルギー蓄積部品。
  32. プリント回路基板（ＰＣＢ）と、
    前記ＰＣＢ上の集積回路（ＩＣ）と、
    前記ＩＣに接続された請求項１～３１のいずれか一項に記載のディスクリートＭＩＭエネルギー蓄積部品と、
    を備える、電子装置。
  33. ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品であって、
    少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置であって、前記少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置はそれぞれ、
    第１の電極層と、
    前記第１の電極層から成長した複数の導電性ナノ構造と、
    前記複数の導電性ナノ構造内の各ナノ構造及び前記導電性ナノ構造によって被覆されずに残された前記第１の電極層を被覆する導電制御材料と、
    前記導電制御材料を被覆する第２の電極層と、
    を備える、少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置と、
    前記エネルギー蓄積部品の外部電気接続のための第１の接続構造であって、前記第１のＭＩＭ配置の前記第１の電極層に導電的に接続された、第１の接続構造と、
    前記エネルギー蓄積部品の外部電気接続のための第２の接続構造であって、前記第１のＭＩＭ配置の前記第２の電極層に導電的に接続された、第２の接続構造と、
    前記エネルギー蓄積部品の外部電気接続のための第３の接続構造であって、前記第２のＭＩＭ配置の前記第１の電極層に導電的に接続された、第３の接続構造と、
    前記エネルギー蓄積部品の外部電気接続のための第４の接続構造であって、前記第２のＭＩＭ配置の前記第２の電極層に導電的に接続された、第４の接続構造と、
    前記少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置を少なくとも部分的に埋め込む電気絶縁性封入材料と、
    を備える、ＭＩＭエネルギー蓄積部品。
  34. プリント回路基板（ＰＣＢ）と、
    前記ＰＣＢ上の集積回路（ＩＣ）と、
    前記ＩＣに接続された請求項３３に記載のディスクリートＭＩＭエネルギー蓄積部品と、
    を備える、電子装置。
  35. ディスクリート金属-絶縁体-金属（ＭＩＭ）エネルギー蓄積部品を製造する方法であって、
    基板を設けるステップと、
    前記基板の上にＭＩＭ配置を形成するステップと、
    前記エネルギー蓄積部品の外部電気接続のための第１の接続構造を形成するステップと、
    前記エネルギー蓄積部品の外部電気接続のための第２の接続構造を形成するステップと、
    電気絶縁性封入材料に前記少なくとも第１のＭＩＭ配置及び第２のＭＩＭ配置を少なくとも部分的に埋め込むステップと、
    を備える、方法。
  36. 前記ＭＩＭ配置を形成するステップは、
    基板を設けるステップと、
    前記基板の上に第１の電極層を形成するステップと、
    前記第１の電極層から複数の導電性ナノ構造を成長させるステップと、
    前記複数の導電性ナノ構造内の各ナノ構造及び前記導電性ナノ構造によって被覆されずに残された前記第１の電極層を導電制御材料によって被覆するステップと、
    前記導電制御材料を被覆するために第２の電極層を形成するステップと、
    を備える、請求項３５に記載の方法。
  37. 前記第２の電極層を形成するステップは、
    前記導電制御材料を第１の金属副層によってコンフォーマルコーティングするステップと、
    前記第１の金属副層の上に第２の金属副層を設けるステップと、
    を備える、請求項３６に記載の方法。
  38. 前記第２の金属副層を、原子層堆積を用いて前記導電制御材料の上に直接堆積する、請求項３７に記載の方法。
  39. 前記第２の金属副層を、電気めっき法を用いて設ける、請求項３６～３８のいずれかに一項に記載の方法。
  40. 前記ナノ構造を、カーボンナノファイバ（ＣＮＦ）が形成される材料及びプロセス設定を用いて成長させる、請求項３６～３９のいずれかに一項に記載の方法。
  41. 前記ＭＩＭ配置を形成するステップの後に前記基板を除去するステップを更に備える、請求項３５～４０のいずれかに一項に記載の方法。
  42. 前記基板をウェファの形態で設ける、請求項３５～４１のいずれかに一項に記載の方法。
  43. 前記基板をパネルの形態で設ける、請求項３５～４１のいずれかに一項に記載の方法。
  44. 前記基板をロール上のフィルムの形態で設ける、請求項３５～４１のいずれかに一項に記載の方法。
JP2021520229A 2018-10-18 2019-10-07 ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法 Active JP7430718B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1851284-8 2018-10-18
SE1851284 2018-10-18
PCT/SE2019/050975 WO2020080993A1 (en) 2018-10-18 2019-10-07 Discrete metal-insulator-metal (mim) energy storage component and manufacturing method

Publications (2)

Publication Number Publication Date
JP2022504830A true JP2022504830A (ja) 2022-01-13
JP7430718B2 JP7430718B2 (ja) 2024-02-13

Family

ID=70285324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021520229A Active JP7430718B2 (ja) 2018-10-18 2019-10-07 ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法

Country Status (7)

Country Link
US (1) US12033797B2 (ja)
EP (1) EP3867935A4 (ja)
JP (1) JP7430718B2 (ja)
KR (1) KR20210073514A (ja)
CN (1) CN112823403B (ja)
TW (1) TWI832909B (ja)
WO (1) WO2020080993A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157427A1 (ja) * 2022-02-16 2023-08-24 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116034466A (zh) * 2020-09-10 2023-04-28 斯莫特克有限公司 具有集成部件和重新分布层堆叠的电子部件封装
JP7459971B2 (ja) 2020-11-27 2024-04-02 株式会社村田製作所 キャパシタ
KR20220087784A (ko) * 2020-12-18 2022-06-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
WO2024091675A1 (en) * 2022-10-28 2024-05-02 The Scripps Research Institute High temperature dielectric polymers and films

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093749A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd キャパシタ内蔵基板及び電子回路用キャパシタ
WO2008040706A1 (en) * 2006-10-04 2008-04-10 Nxp B.V. Mim capacitor
JP2008130778A (ja) * 2006-11-20 2008-06-05 Taiyo Yuden Co Ltd コンデンサ素子及びその製造方法並びにコンデンサ
JP2009170861A (ja) * 2008-01-11 2009-07-30 Young Joo Oh 金属キャパシタ及びその製造方法
JP2011165794A (ja) * 2010-02-08 2011-08-25 Sanyo Electric Co Ltd コンデンサ及びその製造方法
JP2016535441A (ja) * 2013-10-29 2016-11-10 アイピーディーアイエイ 改良型コンデンサを有する構造
JP2017001938A (ja) * 2009-12-21 2017-01-05 ザプゴチャージャー リミテッドＺａｐｇｏｃｈａｒｇｅｒ Ｌｔｄ 高性能カーボンナノチューブエネルギー蓄積装置
WO2017151040A1 (en) * 2016-02-29 2017-09-08 Smoltek Ab Interposer with a nanostructure energy storage device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
TW506083B (en) * 2001-11-28 2002-10-11 Ind Tech Res Inst Method of using nano-tube to increase semiconductor device capacitance
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
KR100677771B1 (ko) 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
JP2012517717A (ja) 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
US20110073990A1 (en) * 2009-09-28 2011-03-31 Rudolf Berger Capacitor and Method for Making Same
JP5655339B2 (ja) 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置
GB2501871B8 (en) 2012-05-03 2022-08-17 Dyson Technology Ltd Hybrid Capacitor
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
KR102157265B1 (ko) 2012-10-19 2020-09-17 조지아 테크 리서치 코오포레이션 탄소 나노튜브들의 정렬된 어레이들 상에 형성된 다중층 코팅들
US9019750B2 (en) 2012-11-26 2015-04-28 Nanya Technology Corporation Dynamic random access memory apparatus
US8877586B2 (en) * 2013-01-31 2014-11-04 Sandisk 3D Llc Process for forming resistive switching memory cells using nano-particles
KR102114340B1 (ko) 2013-07-25 2020-05-22 삼성전자주식회사 Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
US9331058B2 (en) 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory
US9510454B2 (en) 2014-02-28 2016-11-29 Qualcomm Incorporated Integrated interposer with embedded active devices
WO2015147881A1 (en) 2014-03-28 2015-10-01 Intel Corporation Tsv-connected backside decoupling
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
EP3149754B1 (en) * 2014-05-24 2022-07-13 Georgia Tech Research Corporation Chip-scale embedded carbon nanotube electrochemical double layer supercapacitor
US9865600B2 (en) * 2014-06-18 2018-01-09 X-Celeprint Limited Printed capacitors
US9548289B2 (en) 2014-09-15 2017-01-17 Mediatek Inc. Semiconductor package assemblies with system-on-chip (SOC) packages
WO2016105425A1 (en) 2014-12-24 2016-06-30 Intel Corporation Integrated passive components in a stacked integrated circuit package
CN107851510B (zh) * 2015-08-12 2019-06-14 株式会社村田制作所 电容器
KR20170030307A (ko) 2015-09-09 2017-03-17 삼성전자주식회사 분리 배치된 커패시터를 갖는 메모리 장치
US10867752B2 (en) * 2017-09-28 2020-12-15 Samsung Electro-Mechanics Co., Ltd. Capacitor and method of manufacturing the same
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093749A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd キャパシタ内蔵基板及び電子回路用キャパシタ
WO2008040706A1 (en) * 2006-10-04 2008-04-10 Nxp B.V. Mim capacitor
JP2008130778A (ja) * 2006-11-20 2008-06-05 Taiyo Yuden Co Ltd コンデンサ素子及びその製造方法並びにコンデンサ
JP2009170861A (ja) * 2008-01-11 2009-07-30 Young Joo Oh 金属キャパシタ及びその製造方法
JP2017001938A (ja) * 2009-12-21 2017-01-05 ザプゴチャージャー リミテッドＺａｐｇｏｃｈａｒｇｅｒ Ｌｔｄ 高性能カーボンナノチューブエネルギー蓄積装置
JP2011165794A (ja) * 2010-02-08 2011-08-25 Sanyo Electric Co Ltd コンデンサ及びその製造方法
JP2016535441A (ja) * 2013-10-29 2016-11-10 アイピーディーアイエイ 改良型コンデンサを有する構造
WO2017151040A1 (en) * 2016-02-29 2017-09-08 Smoltek Ab Interposer with a nanostructure energy storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023157427A1 (ja) * 2022-02-16 2023-08-24 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路基板

Also Published As

Publication number Publication date
TWI832909B (zh) 2024-02-21
EP3867935A1 (en) 2021-08-25
EP3867935A4 (en) 2022-07-13
WO2020080993A8 (en) 2021-04-15
TW202029240A (zh) 2020-08-01
CN112823403A (zh) 2021-05-18
CN112823403B (zh) 2023-05-02
US20220013305A1 (en) 2022-01-13
WO2020080993A1 (en) 2020-04-23
KR20210073514A (ko) 2021-06-18
JP7430718B2 (ja) 2024-02-13
US12033797B2 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
JP7430718B2 (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
US20200365502A1 (en) Nanostructure energy storage and electronic device
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
US10991652B2 (en) Energy storage interposer device with conductive nanostructures
US10403434B2 (en) Capacitor component
US20230147809A1 (en) Metal-insulator-metal (mim) energy storage device with layered stack and manufacturing method
Spurney et al. 3-D packaging and integration of high-density tantalum capacitors on silicon
US20220005777A1 (en) Semiconductor assembly with discrete energy storage component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240131

R150 Certificate of patent or registration of utility model

Ref document number: 7430718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150